JP2013077726A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2013077726A JP2013077726A JP2011217195A JP2011217195A JP2013077726A JP 2013077726 A JP2013077726 A JP 2013077726A JP 2011217195 A JP2011217195 A JP 2011217195A JP 2011217195 A JP2011217195 A JP 2011217195A JP 2013077726 A JP2013077726 A JP 2013077726A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- forming
- opening
- dry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、シード層(無電解金属めっき)を形成し、ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成し、電解金属めっきで金属ポストを形成した後、前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程を含む。はんだを形成する手法として採用されていた電解めっき工法に替わり、はんだペーストの充填(印刷)手法を採用する。
【選択図】図2
Description
それに伴い、半導体パッケージにおいて、半導体素子を実装するためのインターポーザ基板や半導体素子を含む電子部品を実装するプリント基板を総称するプリント配線板には、高密度化と高速対応が要求されている。
一方、エレクトロ二クス機器には,小型・薄型化・軽量化が要求されることが多いため、高密度化,高速対応,小型化,薄型化をバランスよく併存させることが必要となっている。
ICチップの実装形態に関しては、従来から用いられてきたリードフレームやピン,ワイヤを用いた方式の採用が困難化している用途もある。
半導体素子と基板のサイズが小型化するため実装面積が低減し、半導体素子との接続端子であるバンプおよびバンプピッチは狭小化する傾向にあり、これに対して半導体素子の電極数は増加傾向にある。
実装面積の低減や半導体素子の電極数の増加に対応するには、端子領域に対して面配置可能なフリップチップを用いたフリップチップ実装方式が適しており、高密度で電気性能に優れる方式として、フリップチップ実装は、近年、急速に成長している。
この要因は、主として、はんだ接続パッドの微小化による工程歩留まりの大幅な低下と、メタルマスクの加工限界により、バンプ高さの確保が困難となっていることなどが挙げられる。
このはんだを形成する手法として、Sn,Sn−3Cu,Sn−3.5Ag,Sn−2Bi等による電解めっき工法が挙げられる。
また、その他多元系のめっきでは液管理上の課題が多い。
加えて、上記合金は、現在幅広く用いられているSn−3.0Ag−0.5Cu(SAC305)よりも融点が高く、基板への熱負荷が増加することとなる。
さらに、電解めっき工法では、はんだ印刷工法と比較し、コストが大幅な増加となることが懸念される。
導体回路を形成した基板上に、層間絶縁樹脂層,導体回路を順次積層形成(ビルドアップ)してなる多層配線基板に、半導体素子(ICチップ)をフリップチップ実装することにより得られる半導体パッケージの製造方法において、
最上層の導体回路上に複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設ける工程と、
前記ソルダーレジスト開口内を含むソルダーレジスト層に、シード層として無電解金属めっきを形成する工程と、
前記ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成する工程と、
前記開口内に電解金属めっきで金属ポストを形成する工程と、
前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する工程と、
前記はんだペーストを加熱により溶融および固化させてはんだバンプを形成する工程と、前記ドライフィルムレジスト層を除去する工程と、
前記ソルダーレジストの無電解金属めっき層を除去する工程、を含むことを特徴とする半導体パッケージの製造方法である。
従って、電解めっきに比較して低コストな印刷手法が採用される工程のウェイトが増加するため、接合強度の高い半導体パッケージ作製が低コストで実現できる。
従って、メタルマスクのコストが削減でき、更なる低コスト化が可能となる。
また、はんだペーストの充填量は、ドライフィルムレジストの厚さで調整されるため、従来のメタルマスク印刷法よりも十分なはんだ量をばらつきなく供給することができる。このため、接続信頼性の高い半導体パッケージの作製が実現できる。
本発明による半導体パッケージ22の完成図を図2に示す。
図3は本発明における半導体パッケージの製造方法を示す工程手順の説明図である。
本発明に用いられる導電層11(導体回路)は、エッチング処理を利用したサブストラクティブ法で形成されたものや、電解めっきを利用したセミアディティブ法で形成したものが挙げられ、いずれの工法で形成されたものを用いてもよい。
銅張積層板としては絶縁層に接着剤層を介して銅箔を加熱圧着したものや、絶縁材料を接着剤層を介さずに銅箔に加熱圧着したもの、銅箔に絶縁素材をキャストして加熱したもの、絶縁層に表面処理を施した後、シード層としてニクロムなどシード層をスパッタした後、導電層をスパッタやめっきによって銅箔層を形成したものなどが採用可能である。
上記ソルダーレジスト層13は、未硬化の樹脂(樹脂組成物)をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりすることにより形成することができる。
上記ソルダーレジスト層13の厚さは、5〜70μmが望ましい。
上記厚さが5μm未満では、ソルダーレジスト層の剥がれ,クラックの発生等が起こりやすく、70μmを超えると開口部の形成が困難になる。
具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。
また、導体パッド12には金属から成るものであれば構わないが、コストおよび導電性から一般的に銅が好ましい。
ソルダーレジスト層のパターン形成方法は、半導体パッケージの製造時に使用されている方法が何れも使用可能である。
この無電解銅めっき層15は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程において無電解銅めっき層15に給電することにより、無電解銅めっき層15の上に所定のパターンの電解銅めっきを行なうためのものである。
このドライフィルムレジストは、例えばアルカリ可溶性光硬化型のドライフィルムレジストが挙げられるが、特にはんだバンプ形成のためのリフロー耐熱性が求められる。
例えば、デュポンMRCドライフィルム(株)製WB5000シリーズ(厚み:50μm)が使用可能である。
さらに、ドライフィルムレジスト層16にパターン露光〜現像によりパターニングし、ドライフィルムレジスト開口17を形成する(図3(j))。
このドライフィルムレジスト開口17は、直下のソルダーレジスト開口14に対応するように形成するが、ソルダーレジスト開口14よりも大きな径にて形成する。
開口径の関係を上記の様に設定することで、ドライフィルムレジスト開口17を形成する際に、直下のソルダーレジスト開口14を完全に露出させることが容易であり、アライメント精度の上で有効である。
金属ポスト18を構成する金属は銅が好ましい。
金属被覆層19の機能・目的は各種であり、鉛フリーはんだの適用,ボイド(空隙)による接合不良の解消,はんだ濡れ性の向上などを目的とする表面処理が例示される。
環境問題に配慮した鉛フリーはんだは、錫,銀,銅を含む組成であり、鉛を含む従来の共晶組成のはんだよりも溶融温度が高い。
従って、はんだ付けの際も、リフロー処理を高温で行なう必要があるため、接合界面の金属間化合物の生成量が多く、また界面に生じたボイド(空隙)による接合不良が問題視されている。
そこで、接合不良の原因となる金属間化合物の生成量を抑制する目的で、はんだパッドにニッケル層を形成するという方法が採用されている。
金属被覆層19としては、ニッケルに限らず、パラジウム,金,銀,白金,錫等の耐食性金属から選択される単体あるいは合金が採用される。
具体的には、ニッケル−金,ニッケル−パラジウム−金,錫等により表面処理層を形成することが望ましい。
金属被覆層19は、めっき,蒸着,電着等により形成することができるが、金属被覆層の均一性に優れるという点からめっきが望ましい。
続いて、はんだペースト20のリフローを行ない硬化させることで、はんだバンプ21を形成する(図3(n))。
その後、ペースト中に含まれるフラックスを洗浄により除去した後、苛性ソーダや有機溶剤たとえばエタノールアミンなどのアルカリ溶剤にてドライフィルムレジスト層16を剥離除去する(図3(o))。
2,12・・・導体パッド
3,13・・・ソルダーレジスト(SR)層
4,14・・・ソルダーレジスト開口
5,19・・・金属被覆層
6,20・・・はんだペースト
7・・・スキージ
8・・・メタルマスク
9,21・・・はんだバンプ
15・・・無電解金属めっき層
16・・・ドライフィルムレジスト層
17・・・ドライフィルムレジスト開口
18・・・金属ポスト
22・・・半導体パッケージ
Claims (4)
- 半導体素子をフリップチップ実装する配線基板の最上層の導体回路上に、複数の金属ポスト形成用のソルダーレジスト開口を有するソルダーレジスト層を設ける第1の工程と、
前記ソルダーレジスト開口内を含むソルダーレジスト層に、シード層として無電解金属めっきを形成する第2の工程と、
前記ソルダーレジスト開口と対応する位置にレジスト開口が形成されたドライフィルムレジスト層を形成する第3の工程と、
前記開口内に電解金属めっきで金属ポストを形成する第4の工程と、
前記開口内に前記ドライフィルムレジスト層の表面と同等の高さまではんだペーストを充填する第5の工程と、
前記はんだペーストを加熱により溶融および固化させてはんだバンプを形成する第6の工程と、
前記ドライフィルムレジスト層を除去する第7の工程と、
前記ソルダーレジストの無電解金属めっき層を除去する第8の工程、を含むことを特徴とする半導体パッケージの製造方法。 - 第4の工程後、金属ポストを形成した上面に、ニッケル−金,ニッケル−パラジウム−金,錫から選択される金属被覆層を形成し、鉛フリーのはんだペーストを充填する工程を具備することを特徴とする請求項1記載の半導体パッケージの製造方法。
- 第5の工程では、
スキージを用いて、ドライフィルムレジスト上から直接はんだペーストの充填を行なうことを特徴とする請求項1または2に記載の半導体パッケージの製造方法。 - 第3の工程にて形成するドライフィルムレジスト開口は、直下のソルダーレジスト開口に対応して、かつソルダーレジスト開口径よりも大きいものであることを特徴とする請求項1〜3の何れかに記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217195A JP2013077726A (ja) | 2011-09-30 | 2011-09-30 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217195A JP2013077726A (ja) | 2011-09-30 | 2011-09-30 | 半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013077726A true JP2013077726A (ja) | 2013-04-25 |
Family
ID=48480979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011217195A Pending JP2013077726A (ja) | 2011-09-30 | 2011-09-30 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013077726A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019125709A (ja) * | 2018-01-17 | 2019-07-25 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
US20200231786A1 (en) * | 2017-10-10 | 2020-07-23 | Ajinomoto Co., Inc. | Cured product and production method of same, and resin sheet and resin composition |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
JP2009231682A (ja) * | 2008-03-25 | 2009-10-08 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
JP2011124559A (ja) * | 2009-12-08 | 2011-06-23 | Samsung Electro-Mechanics Co Ltd | パッケージ基板及びその製造方法 |
JP2011187792A (ja) * | 2010-03-10 | 2011-09-22 | Toppan Printing Co Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
-
2011
- 2011-09-30 JP JP2011217195A patent/JP2013077726A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
JP2009231682A (ja) * | 2008-03-25 | 2009-10-08 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
JP2011124559A (ja) * | 2009-12-08 | 2011-06-23 | Samsung Electro-Mechanics Co Ltd | パッケージ基板及びその製造方法 |
JP2011187792A (ja) * | 2010-03-10 | 2011-09-22 | Toppan Printing Co Ltd | 半導体パッケージおよび半導体パッケージの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200231786A1 (en) * | 2017-10-10 | 2020-07-23 | Ajinomoto Co., Inc. | Cured product and production method of same, and resin sheet and resin composition |
JP2019125709A (ja) * | 2018-01-17 | 2019-07-25 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
JP7032148B2 (ja) | 2018-01-17 | 2022-03-08 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
KR101593280B1 (ko) | 코어리스 기판을 형성하기 위한 방법 | |
US7480151B2 (en) | Wiring board and method of manufacturing the same | |
US9179552B2 (en) | Wiring board | |
WO2014155455A1 (ja) | 配線基板 | |
TWI680701B (zh) | 配線基板及其製造方法 | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP5559023B2 (ja) | 配線基板及びその製造方法 | |
JP2012129369A (ja) | 配線基板 | |
JP5851079B2 (ja) | 部品内蔵配線板 | |
JP2012164965A (ja) | 配線基板及びその製造方法 | |
JP2012142557A (ja) | 配線基板及びその製造方法 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
JP2013077726A (ja) | 半導体パッケージの製造方法 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP3608559B2 (ja) | 素子内蔵基板の製造方法 | |
JP5311656B2 (ja) | 配線基板 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP5479959B2 (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP5359993B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
CN114005760A (zh) | 一种半导体封装基板的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160209 |