JP3521341B2 - 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法

Info

Publication number
JP3521341B2
JP3521341B2 JP16599296A JP16599296A JP3521341B2 JP 3521341 B2 JP3521341 B2 JP 3521341B2 JP 16599296 A JP16599296 A JP 16599296A JP 16599296 A JP16599296 A JP 16599296A JP 3521341 B2 JP3521341 B2 JP 3521341B2
Authority
JP
Japan
Prior art keywords
wiring board
solder
substrate
pad
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16599296A
Other languages
English (en)
Other versions
JPH1012671A (ja
Inventor
晴彦 村田
幸広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP16599296A priority Critical patent/JP3521341B2/ja
Priority to DE69700216T priority patent/DE69700216T2/de
Priority to EP97109791A priority patent/EP0817550B1/en
Publication of JPH1012671A publication Critical patent/JPH1012671A/ja
Application granted granted Critical
Publication of JP3521341B2 publication Critical patent/JP3521341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ搭
載用基板やプリント基板等の配線基板及びその製造方
法、並びに被搭載基板を搭載した配線基板及びその製造
方法に関するものである。
【０００２】
【従来の技術】従来より、例えばフリップチップをフリ
ップチップ搭載用基板（以下、単に基板と記す）に接合
する場合には、図８に示すように、例えば下記の手順で
行われている。
【０００３】まず、図８（ａ）に示すように、基板Ｐ１
の導通パッドＰ２上（またはフリップチップの導通パッ
ド上）に形成された半田バンプＰ３の周囲を覆うよう
に、フラックスＰ４を塗布する。このフラックスＰ４を
塗布するのは、半田バンプＰ３の溶融前にフリップチッ
プＰ５がずれないようにするためと、半田接合性を向上
させるためである。
【０００４】次に、基板Ｐ１に設けられたアライメント
マークＰ６（図８（ｂ）参照）とフリップチップＰ５の
外径を画像認識装置で読み込み、その情報を元に機械が
フリップチップＰ５を基板Ｐ１上の所定の位置に配置す
る。次に、半田バンプＰ３を加熱して溶融させて、フリ
ップチップＰ５と基板Ｐ１とを接合する。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
な方法でフリップチップＰ５を基板Ｐ１に接合する場合
には、下記のような問題があり、一層の改善が求められ
ている。 フリップチップＰ５の位置合わせのために、高価な画
像認識装置が必要である。また、画像認識を使って位置
合わせを行うために、位置合わせに時間がかかる。
【０００６】品番別に、アライメントマークＰ６とフ
リップチップＰ５の搭載位置との関係を、位置合わせ機
に入力（学習）させなければならず、段取りが面倒であ
る。 アライメントマークＰ６は、その表面状態によって画
像認識ができないことがある（メッキにより光沢が強す
ぎる場合や、錆で変色した場合）。
【０００７】半田バンプＰ３の溶融前に、フリップチ
ップＰ５がずれないようにフラックスＰ４の粘着力を利
用してフリップチップＰ５を仮固定しているが、フラッ
クスＰ４には弱い粘着性しかないので、搬送中の振動で
フリップチップＰ５の位置がずれてしまうことがある。
【０００８】半田バンプＰ３の溶融前に、フリップチ
ップＰ５がずれないようにフラックスＰ４を塗布してい
るため、溶融後にはフラックスＰ４を洗浄して除去しな
ければならないが、基板Ｐ１とフリップチップＰ５の間
の隙間が狭いので洗浄が困難である。また、フラックス
Ｐ４が残っていると、腐食を生じたりその後の樹脂モー
ルドが不完全となり、信頼性が低下することがある。
【０００９】本発明は、前記課題を解決するためになさ
れたものであり、フリップチップ等の位置合わせやその
接合などを、精度良くしかも容易に行なうことができる
配線基板及びその製造方法、並びに被搭載基板を搭載し
た配線基板及びその製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】前記目的を達成するため
の請求項１の発明は、ー主面に被搭載基板の端子用パッ
ドと接続するための接続用パッドを備える配線基板であ
って、前記被搭載基板を所定位置に位置決めするため、
該被搭載基板の周囲の外側面の位置を規制する半田から
なる突起を有するとともに、前記被搭載基板の端子用パ
ッドおよび前記配線基板の接続用パッドの少なくともい
ずれかに、半田バンプを設けたことを特徴とする配線基
板を要旨とする。
【００１１】ここで、前記被搭載基板とは、配線基板に
搭載される基板をいい、集積回路チップ、半導体素子基
板などのほか、集積回路チップ等を搭載した配線基板な
ども含まれる。
【００１２】
【００１３】また、前記半田バンプに用いられる半田と
しては、Ｐｂ−Ｓｎ系の軟ろうの他、通常バンプ材料と
して使用されるＡｕ−Ｓｎ系、Ａｕ−Ｓｉ系等、４５０
℃以下の融点を有する広義のろう材などを採用できる。
【００１４】更に、前記突起を構成する半田の材料とし
ては、前記半田バンプの材料と同様なものを採用でき
る。尚、半田の融点に関しては、突起の融点と半田バン
プの融点を同じとした場合には、半田バンプを溶融させ
て被搭載基板を接続する時に、突起も溶融しているの
で、被搭載基板のセルフアライメント作用を阻害しな
い。これは、突起の半田の融点が低い場合も同様であ
る。一方、突起の半田の融点が高い場合には、突起が溶
融するまで確実に被搭載基板の位置ずれを防止する。
【００１５】
【００１６】
【００１７】
【００１８】請求項２の発明は、前記被搭載基板が平面
視して略矩形であり、前記突起が前記被搭載基板の各辺
に対して２つ以上配置されていることを特徴とする前記
請求項１のいずれかに記載の配線基板を要旨とする。
【００１９】
【００２０】請求項３の発明は、配線基板のー主面に、
被搭載基板の端子用パッドと接続するための接続用パッ
ドと、該被搭載基板を所定位置に位置決めするために該
被搭載基板の側面の位置を規制する突起を形成するため
の突起用パッドと、を形成した後に、前記突起用パッド
および前記接続用パッド上に半田材料を載置し、その
後、加熱により前記突起用パッド上および前記接続用パ
ッド上の半田材料を溶融させて、前記突起用パッド上に
前記半田製突起を形成するとともに、前記接続用パッド
に半田バンプを形成することを特徴とする配線基板の製
造方法を要旨とする。
【００２１】ここで、前記半田を溶融する温度として
は、（半田バンプを構成する）半田材料の融点以上であ
ればよいが、例えば融点の１０〜４０℃高い温度を採用
できる。
【００２２】請求項４の発明は、配線基板のー主面に、
被搭載基板の端子用パッドと接続するための接続用パッ
ドと、該被搭載基板を所定位置に位置決めするために該
被搭載基板の側面の位置を規制する突起を形成するため
の突起用パッドと、を形成した後に、該突起用パッドお
よび前記端子用パッドに対応する位置に形成された複数
の凹部を有する凹版の該凹部に半田ペーストを充填し、
該凹部を前記突起用パッドおよび前記接続用パッドの位
置に合わせるように前記配線基板のー主面に前記凹版を
重ね、その後、加熱により前記半田材料を溶融させて、
前記突起用パッド上に半田製突起を形成するとともに、
前記接続用パッド上に半田バンプを形成することを特徴
とする配線基板の製造方法を要旨とする。
【００２３】請求項５の発明は、前記請求項１又は２に
記載の配線基板の前記一主面に、前記突起によって位置
決めされた前記被搭載基板が接合されて一体化している
ことを特徴とする被搭載基板を載置した配線基板を要旨
とする。
【００２４】請求項６の発明は、前記請求項１又は２に
記載の配線基板の前記ー主面に、前記被搭載基板を前記
突起により位置合わせしつつ載置し、前記配線基板の接
続用パッドと前記被搭載基板の端子用パッドとを接続す
ることを特徴とする被搭載基板を載置した配線基板の製
造方法を要旨とする。
【００２５】請求項７の発明は、前記請求項１に記載の
配線基板のー主面に、前記被搭載基板を前記突起により
位置合わせしつつ載置し、その後、加熱により前記配線
基板および前記被搭載基板の少なくともいずれかに形成
した前記半田バンプを溶融させて、前記配線基板の接続
用パッドと前記被搭載部材の端子用パッドとを接続する
ことを特徴とする被搭載基板を載置した配線基板の製造
方法を要旨とする。
【００２６】請求項８の発明は、前記突起が半田からな
り、前記半田バンプの溶融と共に、該突起も溶融させる
ことを特徴とする前記請求項７に記載の被搭載基板を載
置した配線基板の製造方法を要旨とする。
【００２７】
【００２８】
【００２９】
【発明の実施の形態】請求項１の発明では、配線基板
に、被搭載基板の周囲の外側面の位置を規制するように
位置決め用の突起が設けられている。従って、配線基板
上に被搭載基板を載置する場合には、突起によって被搭
載基板の周囲の外側面の位置を規制することにより、被
搭載基板の位置決めを容易に行なうことができる。ま
た、搬送時などに、被搭載基板の位置がずれるのも防止
でき、高い精度で配線基板との接続が可能である。
【００３０】また、本発明では、配線基板上に被搭載基
板を載置する場合には、例えば被搭載基板の一端が所定
の突起に当たるまで傾けて移動させ、その突起に当たっ
たらそのまま被搭載基板を降ろすようにすることによ
り、被搭載基板の搭載の作業を一層簡易化できる。
【００３１】更に、本発明では、被搭載基板の端子用パ
ッドや配線基板の接続用パッドに、半田バンプが設けら
れている。従って、前記突起を用いて位置合わせした後
に、加熱して半田バンプを溶融させることによって、被
搭載基板の端子用パッドと配線基板の接続用パッドとを
電気的に接続するとともに半田により接合することがで
きる。
【００３２】しかも、本発明では、突起を半田から構成
するので、半田の特性を生かした使用方法が可能であ
る。具体的には、半田は通常柔らかいものであるので、
（被搭載基板の両側に位置する）突起が狭めに配置され
た場合でも、被搭載基板を突起の間に押し込むようにし
て配線基板に載置することができる。また、半田は加熱
により溶融するので、前記半田バンプによる接合の際に
溶融させることができる。半田バンプが溶融してパッド
と接合すると、表面張力により向かい合う端子用パッド
と接合用パッドの位置が揃うように被搭載基板が動こう
とするセルフアライメント作用が働く。このとき、突起
が半田バンプと同様に溶融していると、被搭載基板の動
きを阻害することがなく、両パッドの位置が揃うように
接合できる。一方、突起が溶融していない場合には、樹
脂製突起と同様に、溶融時に大きな振動が生じたりして
も、位置ずれを生ずることがない。
【００３３】尚、被搭載基板としてフリップチップを採
用でき、配線基板としてフリップチップ搭載用基板を採
用できる。これにより、容易に、フリップチップ搭載用
基板にフリップチップを位置決めして載置することがで
きる。
【００３４】また、被搭載基板として集積回路チップを
搭載したＬＧＡ基板またはＢＧＡ基板を採用でき、配線
基板としてプリント基板を採用できる。これにより、プ
リント基板にＬＧＡ基板またはＢＧＡ基板を位置決めし
て載置することができる。ここで、前記ＬＧＡ基板と
は、接続パッド（ランド）が格子状に配列されたランド
グリッドアレイ基板を意味する。また、ＢＧＡ基板と
は、ＬＧＡ基板の各パッドに半田ボールが配設されたボ
ールグリッドアレイ基板を意味する。
【００３５】請求項２の発明では、被搭載基板が平面視
して略矩形であり、突起が被搭載基板の各辺に対して２
つ以上配置されている。従って、例えば略矩形の被搭載
基板の１辺が突起に当たるように被搭載基板を動かすこ
とにより、被搭載基板を配線基板上に容易に位置決めし
て載置することができる。また、被搭載基板の回転方向
の位置ずれを容易に防止できる。
【００３６】
【００３７】請求項３の発明では、配線基板のー主面に
接続用パッド及び突起用パッドを形成した後に、突起用
パッド上および接続パッド上に半田材料を載置し、加熱
により、突起用パッド上および接続パッド上の半田材料
を溶融させて、接続用パッドに半田バンプを形成すると
ともに突起用パッド上に半田製突起を形成している。従
って、通常の半田バンプを形成する手段にて、容易に半
田製突起を形成することができるとともに、一度の加熱
によって、接続用の半田バンプと位置合わせ用の半田製
突起とを作成できるので、製造手順が簡易化される。
【００３８】
【００３９】請求項４の発明では、凹版の凹部に半田ペ
ーストを充填し、この凹部を接続用パッドおよび突起用
パッドの位置に合わせるように配線基板のー主面に凹版
を重ね、加熱により半田材料を溶融させて、接続用パッ
ド上に半田バンプを形成するとともに突起用パッドに半
田製突起を形成している。従って、半田バンプと半田製
突起を同時に形成することができる。更に、この凹部の
形状を違えることにより、大きさの異なる半田バンプ及
び半田製突起を同時に形成することができる。尚、半田
バンプを形成する際には、凹部の形状を調節することに
より、頂部を平坦にすると、向かい合う相手との接合性
を高めることもできる。
【００４０】請求項５の発明では、配線基板の一主面に
は、突起によって位置決めされた被搭載基板が接合され
ている。従って、この被搭載基板を載置した配線基板で
は、被搭載基板と配線基板のパッド相互のずれの発生が
なく、精度よく接続しており、信頼性が高い。
【００４１】請求項６の発明では、配線基板のー主面
に、被搭載基板を突起により位置合わせしつつ載置し、
配線基板の接続用パッドと被搭載基板の端子用パッドと
を接続している。これにより、被搭載基板を載置した配
線基板を容易にかつ精度よく製造することができる。
【００４２】請求項７の発明では、配線基板のー主面
に、被搭載基板を突起により位置合わせしつつ載置し、
加熱により配線基板や被搭載基板に形成した半田バンプ
を溶融させて、配線基板の接続用パッドと被搭載部材の
端子用パッドとを接続している。従って、突起によって
その移動が規制されているので、搬送の際に被搭載基板
がずれることがなく、加熱によって半田バンプを溶融さ
せることによって、配線基板と被搭載基板とを精密に位
置決めした状態で接合することができる。
【００４３】請求項８の発明では、半田バンプの溶融と
共に、半田からなる突起も溶融する。即ち、半田バンプ
の溶融時には、突起も溶融して、被搭載基板のセルフア
ライメント作用による移動の邪魔にならないようになる
ので、半田バンプの接合時の表面張力によって、向かい
合う端子用パッドと接合用パッドとの位置が揃うように
働くことができ、それによって、位置のずれが修正され
る。
【００４４】尚、加熱時の雰囲気として、非酸化性雰囲
気を採用できる。この場合には、半田やパッド等が酸化
しないので、耐久性が向上することになる。ここで、非
酸化性雰囲気とは、窒素ガス等の不活性ガス雰囲気ある
いは還元性雰囲気をいう。また、接合時にフラックスや
フラックスを含む半田ペーストを用いない構成を採用で
きる。この場合には、後からフラックスを除去する必要
がなく、より簡易に被搭載基板を載置した配線基板を製
造できる。
【００４５】
【実施例】次に、本発明の実施例について説明する。こ
こでは、集積回路チップ（ＬＳＩ素子、以下単にフリッ
プチップと称す）をフェースダウンで実装するための樹
脂製の回路基板（フリップチップ搭載用基板、以下単に
配線基板と称す）、即ち、フリップチップをフリップチ
ップ法によって接合するための配線基板及びその製造方
法、並びにフリップチップを搭載した配線基板及びその
製造方法について述べる。 （実施例１）本実施例は、樹脂によって位置合わせ用突
起を形成するものである。
【００４６】図１（ａ）に示すように、本実施例の配線
基板３は、外径が約２５ｍｍ角、板厚約１ｍｍの樹脂製
の多層配線基板であり、その一方の面（図中上面）に
は、フリップチップ２（図４参照）の接合用に、直径約
１５０μｍ×高さ６０μｍの半田バンプ１が多数形成さ
れている。
【００４７】また、配線基板３の上面には、前記多数の
半田バンプ１の周囲に、フリップチップ２の位置決めを
行うために、直径０．８ｍｍ×高さ０．４ｍｍの位置決
め用突起４が、フリップチップ２の各辺に対応して２個
づつ合計８個、フリップチップ２の外径に合わせて配置
されている。尚、配線基板３に接合されるフリップチッ
プ２は、外径１２．５ｍｍ×板厚０．４ｍｍのＳｉ製で
ある。
【００４８】以下に、位置決め用突起４を備えた配線基
板３の製造方法などについて順次説明する。 ａ）配線基板３の形成方法 本実施例の配線基板３を製造する場合には、図１
（ｂ）に拡大及び破断して示すように、ＢＴコア基板５
上にエポキシ樹脂による絶縁層７を形成するとともに、
ＢＴコア基板５及び絶縁層７にわたって、無電解Ｃｕメ
ッキ及び電解Ｃｕメッキを用いたセミアディティブ法に
よってＣｕ内部配線９を形成して積層する。尚、Ｃｕ内
部配線９の形成法としては、サブトラクティブ法やフル
アディティブ法によってもよい。
【００４９】次に、配線基板３の上面では、前記Ｃｕ
内部配線９と接合されるＣｕ配線１１の耐食のため及び
半田との密着性を向上させるために、無電解Ｎｉ−Ｐメ
ッキによって約３μｍのＮｉ−Ｐ層１３を形成し、更に
その上に、無電解Ａｕメッキによって約０．１μｍのＡ
ｕ層１５を形成して、Ｎｉ−Ｐ層１３及びＡｕ層１５か
らなる下地導電性パッド（以下単に接続用パッドと称
す）１７を作成する。尚、その他の部位には、アクリル
やエポキシ樹脂などにより、ソルダーレジスト層１９を
形成する。
【００５０】尚、上述したメッキ方法は、周知の多層プ
リント配線板のメッキ方法と同様であるので詳述しない
（例えば、「多層プリント配線板ステップ３６５」；藤
平・藤森共著；工業調査会；１９８９年発行参照）。 ｂ）位置決め用突起４の形成方法 図２に模式的に示すように、配線基板３の上面の（接
続用パッド１７も含めて）全てを覆うように、周知の感
光性エポキシ樹脂、例えば日本ペイント（株）製プロビ
コート５０００（商品名）を、厚み０．４ｍｍで塗布
し、感光性エポキシ樹脂層２１を形成する。
【００５１】次に、感光性エポキシ樹脂層２１上に、
突起形成部のみに孔２３が明けられた露光マスク２５を
載せ、感光性エポキシ樹脂層２１の突起形成部のみに紫
外線を当てて露光を行なう。 その後、現像して余分な樹脂を除去することによっ
て、樹脂による位置決め用突起４を形成する。尚、この
場合、位置決め用突起４の形成位置の精度は、露光マス
ク２５と配線基板３との位置合わせの精度によって決ま
る。 ｃ）半田バンプ１の形成方法 接続用パッド１７上に半田を塗布する方法としては、配
線基板３上に位置決め用突起４があるので印刷法は採用
しにくい。そこで、本実施例では、凹版を使用した方法
を採用する。この凹版を使用した方法とは、特願平８−
９４３１４号に記載した方法であり、この方法によれ
ば、半田バンプ１の頂部が平坦でコーポラナリティが小
さく、接合性に優れた半田バンプ１が得られる。
【００５２】まず、図３に模式的に示すように、凹版
２７として、直径０．２５ｍｍ×深さ０．１５ｍｍの凹
部２９を有するものを使用する。そして、凹部２９の中
に、共晶半田ペースト３１（溶融温度１８３℃）をスキ
ージで充填する。 次に、凹部２９と配線基板３の接続用パッド１７との
位置合わせをして、配線基板３上に凹版２７を載せる。
このとき、凹版２７の外径をフリップチップ２と同じ１
２．５ｍｍ×１８ｍｍとしておくと、位置決め用突起４
にぶつからずに配線基板３上に凹版２７を密着でき、更
に、この位置決め用突起４によって凹版２７の位置合わ
せと固定とが同時にできる。
【００５３】次に、この状態にて、凹版２７及び配線
基板３を、最高温度２２０℃の図示しないリフロー炉に
通し、共晶半田ペースト３１を溶融させ、その後冷却し
てから凹版２７を除去して、フリップチップ搭載用の半
田バンプ１を形成する。 ｄ）フリップチップ２の搭載方法 図４に模式的に示すように、位置合わせ用突起４で囲
まれた場所に、機械又は人手により、フリップチップ２
をセットする。このとき、フリップチップ２の４辺は、
位置決め用突起４によって、その縦横方向の移動を規制
されているので、ずれたりしない。また、各辺に対して
２個づつ突起４を設けたので、回転方向のずれも防止で
きる。ただし、回転ずれ防止のためには、少なくとも１
辺にて２個以上の突起を設ければ足りる。尚、フリップ
チップ２と半田バンプ１の間にフラックスを塗布するこ
とはしていない。
【００５４】次に、リフロー炉内に窒素ガスを８ｍ2
／Ｈｒ流すとともに、最高温度を２２０℃にした状態
で、フリップチップ２を載置した配線基板３をリフロー
炉内に通す。これにより、半田バンプ１を溶融させ、配
線基板３とフリップチップ２との接合を行なう。即ち、
配線基板３の接続用パッド１７とフリップチップの図示
しない端子用パッドとを半田バンプ１にて接合する。
【００５５】尚、フリップチップ２を、確実に縦横に配
置された位置決め用突起４の間に配置するために、位置
決め用突起４の位置の精度を考慮して、フリップチップ
２と位置決め用突起４との間を、３０μｍ程度空けてお
くことが望ましい。このように、本実施例では、樹脂に
よりフリップチップ２の位置合わせ用突起４を形成する
ので、従来のように、アライメントマーク及び画像認識
装置を使用せずに位置合わせを行なうことができ、その
ため、下記の作用効果を奏する。
【００５６】フリップチップ２の位置合わせのための
高価な画像認識装置が不要である。また、位置決め用突
起４を用いて位置合わせを行なうので、画像認識の場合
と比較して、位置合わせに時間がかからない。 従来のように、品番別に、アライメントマークとフリ
ップチップ２の搭載位置との関係を、位置合わせに機に
入力する必要がなく、この点からも作業工程が簡易化で
きる。
【００５７】アライメントマークを使用しないので、
当然ながら、アライメントマーク使用による画像認識が
可能か否かという問題がない。 従来のように、半田バンプ１の溶融前にフラックスを
塗布してフリップチップ２がずれないようにするのでは
なく、位置決め用突起４を用いてフリップチップ２の位
置決めを行なうので、搬送中の振動でフリップチップ２
の位置がずれることがない。
【００５８】フラックスを使用しないため、溶融後に
フラックスを洗浄して除去する工程を省略できる。ま
た、配線基板３とフリップチップ２の間隔は狭いが、本
実施例ではフラックスは使用しないので、フラックスが
残ることがなく、樹脂モールドを完全に行なうことがで
き、腐食も生じないので信頼性が向上する。
【００５９】特に、樹脂で位置決め用突起４を形成し
ているので、半田バンプ１の溶融中でも位置決め用突起
４は変形せず、よって、溶融時にかなり大きな振動があ
ってもフリップチップ２の位置ずれがない。 （実施例２）次に、実施例２について説明する。
【００６０】本実施例は、半田バンプによって位置合わ
せ用突起を形成するものである。尚、前記実施例１と同
様な部分の説明は、省略又は簡略化する。 ａ）配線基板の形成方法 前記実施例１と同様な材料を使用するともに、同様な
前記ａ）配線基板の形成方法のの工程にて、配線基板
内にＣｕ内部配線を形成する。
【００６１】次に、図５に模式的に示すように、配線
基板４１の全面にわたって、無電解Ｃｕメッキ及び電解
Ｃｕメッキを施して、Ｃｕメッキ層４３を形成する。 その後、Ｃｕメッキ層４３上に、周知の感光性エッチ
ングレジスト４５を塗布し、露光マスク４７を載置して
露光・現像する。
【００６２】次に、不要部分のＣｕメッキをエッチン
グにより除去し、その後、無電解Ｎｉ−Ｐメッキ及び無
電解Ａｕメッキを施して、フリップチップ４４（図７参
照）接続用の半田バンプ４５（図６参照）を設けるため
の接続用パッド４７（直径１５０μｍ）と、位置決め用
の半田バンプ４９（図６参照）を設けるための位置決め
用パッド５１（直径８００μｍ）とを同時に形成する。
【００６３】つまり、サブトラクティブ法によって、Ｃ
ｕからなる接続用パッド４７と位置決め用パッド５１と
を同時に形成する。尚、サブトラクティブ法に代えて、
セミアディティブ法またはフルアディティブ法を用いて
よい。 ｂ）半田バンプ４５，４９の形成方法 パッド４７，５１上に半田を塗布する方法としては、周
知の半田ボール搭載法、半田プリフォーム搭載法、半田
ペーストディスペンサー法、半田ペースト印刷法等各種
の方法を採用できるが、本実施例では、半田ペースト印
刷法による例を示す。尚、半田ボール搭載法、半田プリ
フォーム搭載法の場合、フリップチップ接続用の小さい
バンプ（接続用半田バンプ４５）と位置決め用の大きい
バンプ（位置決め用半田バンプ４９）をつくる為に、２
種類の大きさの半田ボール、半田プリフォームを用意せ
ねばならず、しかも、機械では２種類を同時にはパッド
４７，５１上に載せられないので、作業性が悪く、半田
ペーストディスペンサー法もバンプ１個分ずつ半田ペー
ストを滴下するので、バンプ数が多い場合は作業性が悪
い。従って、半田ペースト印刷法または実施例１で示し
たような凹版治具法が好ましい。
【００６４】図６に模式的に示すように、板厚７０μ
ｍ、開口径０．２ｍｍ（接続用半田バンプ用）と開口径
１．０ｍｍ（位置合わせ用半田バンプ用）の穴５３が所
定位置にあけられたメタルマスク５５を、各穴５３が接
続用パッド４７及び位置決め用パッド５１上に位置する
ように配置する。
【００６５】次に、前記実施例１と同様な共晶半田ペ
ーストを印刷で塗布し、接続用パッド４７及び位置決め
用パッド５１上に共晶半田ペースト層５５を形成する。 次に、共晶半田ペースト層５５上に、特願平８−７６
９５０号にて開示したような平坦化治具５７を載置す
る。つまり、接続用パッド４７上に形成された共晶半田
ペースト層５５の上部を押圧するような平坦化治具５７
を載置する。尚、この平坦化治具５７は、位置決め用パ
ッド５１上の共晶半田ペースト層５５は押圧しないよう
に凹部５７ａが設けてある。
【００６６】この状態で、平坦化治具５７及び配線基
板４１を、最高温度２２０℃のリフロー炉に通し、共晶
半田ペーストを溶融させ、その後冷却してから平坦化治
具５７を除去する。これによって、接続用パッド４７上
に頂部が平坦なフリップチップ搭載用の半田バンプ４５
を形成すると同時に、位置決め用パッド５１上に位置決
め用突起である頂部が丸い位置決め用半田バンプ４９を
形成する。 ｄ）フリップチップ４４の搭載方法 図７に模式的に示すように、位置合わせ用半田バンプ
４９で囲まれた場所に、機械又は人手により、フリップ
チップ４４をセットする。
【００６７】次に、リフロー炉内に窒素ガスを８ｍ2
／Ｈｒ流すとともに、最高温度を２２０℃にした状態
で、フリップチップ４４を載置した配線基板４１をリフ
ロー炉内に通す。これにより、接続用半田バンプ４５と
位置決め用半田バンプ４９とを同時に溶融させ、配線基
板４１とフリップチップ４４との接合を行なう。
【００６８】このように、本実施例では、半田によりフ
リップチップ４４の位置決め用の突起（位置決め用半田
バンプ４９）を形成するので、従来のように、アライメ
ントマーク及び画像認識装置を使用せずに位置合わせを
行なうことができ、前記実施例１の〜と同様な作用
効果を奏する。
【００６９】特に、本実施例では、突起を樹脂よりも柔
らかい半田により形成するので、位置決め用半田バンプ
４９とフリップチップ４４との間に隙間をあけなくて
も、フリップチップ４４を突起の間に押し込むようにし
て、配線基板４１上に載置できる。
【００７０】また、共晶半田ペーストを用いた半田ペー
スト印刷法や凹版治具法では、使用する印刷マスクや凹
版のパターンを変更すれば、従来の工程のままで突起の
形成が可能であり、半田原料の増加分程度のコストの増
加しか生じない。更に、樹脂の突起の場合は、接続用パ
ッドの露光形成時と樹脂突起の露光形成時との間で露光
マスクのずれがあると、突起の位置精度が悪くなる恐れ
があるが、半田バンプ４９の突起の場合は、接続用パッ
ド４７と位置決め用パッド５１との露光形成を、同一の
マスクで一度に行なうため、本質的に両者間に位置ずれ
がないという利点がある。
【００７１】本発明は前記実施例になんら限定されるも
のではなく、本発明の要旨を逸脱しない範囲において種
々の態様で実施しうることはいうまでもない。 （１）例えば、配線基板の材料としては、例示したＢＴ
レジンやエポキシ樹脂のほか、ポリイミド等の他の樹脂
やガラス−エポキシ等，ガラス布などとの複合材などを
用いても良く、アルミナ、ＡｌＮ、ガラスセラミック等
のセラミックスを用いてもよい。
【００７２】（２）前記実施例では、フリップチップ搭
載用基板に集積回路チップ（フリップチップ）を位置決
め搭載するために、樹脂製の突起又は半田バンプからな
る突起を形成し、フリップチップ法により接続した場合
について述べた。しかし、本発明は、これに限らず、例
えばランドグリッドアレイ（ＬＧＡ）基板やボールグリ
ッドアレイ（ＢＧＡ）基板をマザーボード等のプリント
基板に接合するために、プリント基板に位置決め用の樹
脂製の突起又は半田バンプからなる突起を形成する場合
などにも適用できる。
【００７３】（３）使用する半田の材質としては、用途
に応じて、Ｐｂ９０％半田などの高融点半田や、Ａｇや
Ｉｎ入り半田等適宜使用可能である。また、半田ペース
トに含まれるフラックスの種類も、（還元性の小さなも
のから）Ｒタイプ、ＲＭＡタイプ、ＲＡタイプのどれで
も使用できる。また、通常、半田と称されるＰｂ−Ｓｎ
系のろう材以外に、Ａｕ−Ｓｎ系、Ａｕ−Ｓｉ系等の合
金も使用できる。
【００７４】（４）パッド上の半田の付与方法として
は、上述した半田ペーストの印刷による方法以外に、デ
ィスペンサーを用いて半田ペーストを滴下する方法、プ
リフォーム、ペレット、又は半田ボールを搭載する方法
等を採用することができる。 （５）前記各実施例では、突起により配線基板の外側面
を規制して位置決めする例を述べたが、例えば配線基板
に孔を設けるとともに、この孔に対応する位置に突起を
設けることにより、位置決めを行なってもよい。この場
合、孔の大きさは、突起と同様な寸法でもよいが、配線
基板の位置決めを行うことができればよいので、突起よ
りはるかに大きなものでもよい。
【００７５】
【発明の効果】以上詳述したように、本発明の配線基板
及びその製造方法、並びに被搭載基板を搭載した配線基
板及びその製造方法では、上述した構成を備えているの
で、以下に述べるように、フリップチップ等の位置合わ
せやその接合などを、精度良くしかも容易に行なうこと
ができる。
【００７６】即ち、位置決めのために配線基板上に設け
られた突起を用いることにより、従来のように、高価な
画像認識装置が不要になるため、設備費が低減できる。
また、画像認識の手間がいらないので、フリップチップ
等の設置が短時間で行える。従来のように、半田の溶融
前にフラックスを用いてフリップチップの位置を保持す
るものではないので、半田の溶融前の搬送中に振動があ
っても、フリップチップ等が位置ずれすることがない。
そのため、歩留まりが向上するとともに、半田溶融前の
製品の取扱が容易になり、作業性が向上する。
【００７７】フリップチップ等の接合の際に、フラック
スなどを使用しない為、半田の溶融後のフラックスの洗
浄が不要になり、フラックス洗浄機の分の設備費が低減
する。また、フラックス洗浄の工程が不要になるため、
工程短縮が実現でき、コストが低減する。更に、フラッ
クス残りによる樹脂モールドの不良や腐食がなくなり、
歩留まりが向上するとともに、信頼性が向上する。
【図面の簡単な説明】
【図１】 実施例１の半田バンプを有する配線基板を示
し、（ａ）はその斜視図、（ｂ）はその一部を拡大して
示す断面図である。
【図２】 実施例１における位置決め用突起の形成方法
を示す説明図である。
【図３】 実施例１における接続用半田バンプの形成方
法を示す説明図である。
【図４】 実施例１におけるフリップチップの搭載方法
を示す説明図である。
【図５】 実施例２における位置決め用突起の形成方法
を示す説明図である。
【図６】 実施例２における接続用半田バンプの形成方
法を示す説明図である。
【図７】 実施例２におけるフリップチップの搭載方法
を示す説明図である。
【図８】 従来技術を示す説明図である。
【符号の説明】 １…半田バンプ ２，４４…フリップチップ ３，４１…集積回路基板（配線基板） ４…位置決め用突起 １７，４７…接続用パッド ２７…凹版 ４５…接続用半田バンプ ４９…位置決め用半田バンプ ５１…位置決め用パッド ５７…平坦化治具
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 23/12 H01R 12/06

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】一主面に被搭載基板の端子用パッドと接続
    するための接続用パッドを備える配線基板であって、前
    記被搭載基板を所定位置に位置決めするため、該被搭載
    基板の周囲の外側面の位置を規制する半田からなる突起
    を有するとともに、前記被搭載基板の端子用パッドおよ
    び前記配線基板の接続用パッドの少なくともいずれか
    に、半田バンプを設けたことを特徴とする配線基板。
  2. 【請求項２】前記被搭載基板が平面視して略矩形であ
    り、前記突起が前記被搭載基板の各辺に対して２つ以上
    配置されていることを特徴とする前記請求項１に記載の
    配線基板。
  3. 【請求項３】配線基板の一主面に、被搭載基板の端子用
    パッドと接続するための接続用パッドと、該被搭載基板
    を所定位置に位置決めするために該被搭載基板の側面の
    位置を規制する突起を形成するための突起用パッドと、
    を形成した後に、前記突起用パッドおよび前記接続用パ
    ッド上に半田材料を載置し、その後、加熱により前記突
    起用パッド上および前記接続用パッド上の半田材料を溶
    融させて、前記突起用パッド上に前記半田製突起を形成
    するとともに、前記接続用パッドに半田バンプを形成す
    ることを特徴とする配線基板の製造方法。
  4. 【請求項４】配線基板の一主面に、被搭載基板の端子用
    パッドと接続するための接続用パッドと、該被搭載基板
    を所定位置に位置決めするために該被搭載基板の側面の
    位置を規制する突起を形成するための突起用パッドと、
    を形成した後に、該突起用パッドおよび前記端子用パッ
    ドに対応する位置に形成された複数の凹部を有する凹版
    の該凹部に半田ペーストを充填し、該凹部を前記突起用
    パッドおよび前記接続用パッドの位置に合わせるように
    前記配線基板の一主面に前記凹版を重ね、その後、加熱
    により前記半田材料を溶融させて、前記突起用パッド上
    に半田製突起を形成するとともに、前記接続用パッド上
    に半田バンプを形成することを特徴とする配線基板の製
    造方法。
  5. 【請求項５】 前記請求項１又は２に記載の配線基板の
    前記一主面に、前記突起によって位置決めされた前記被
    搭載基板が接合されて一体化していることを特徴とする
    被搭載基板を載置した配線基板。
  6. 【請求項６】前記請求項１又は２に記載の配線基板の前
    記一主面に、前記被搭載基板を前記突起により位置合わ
    せしつつ載置し、前記配線基板の接続用パッドと前記被
    搭載基板の端子用パッドとを接続することを特徴とする
    被搭載基板を載置した配線基板の製造方法。
  7. 【請求項７】前記請求項１に記載の配線基板の一主面
    に、前記被搭載基板を前記突起により位置合わせしつつ
    載置し、その後、加熱により前記配線基板および前記被
    搭載基板の少なくともいずれかに形成した前記半田バン
    プを溶融させて、前記配線基板の接続用パッドと前記被
    搭載部材の端子用パッドとを接続することを特徴とする
    被搭載基板を載置した配線基板の製造方法。
  8. 【請求項８】 前記突起が半田からなり、前記半田バン
    プの溶融と共に、該突起も溶融させることを特徴とする
    前記請求項７に記載の被搭載基板を載置した配線基板の
    製造方法。
JP16599296A 1996-06-26 1996-06-26 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法 Expired - Fee Related JP3521341B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16599296A JP3521341B2 (ja) 1996-06-26 1996-06-26 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
DE69700216T DE69700216T2 (de) 1996-06-26 1997-06-16 Leiterplatte mit verbesserten Positionierungsmitteln
EP97109791A EP0817550B1 (en) 1996-06-26 1997-06-16 Circuit board with improved positioning means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16599296A JP3521341B2 (ja) 1996-06-26 1996-06-26 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1012671A JPH1012671A (ja) 1998-01-16
JP3521341B2 true JP3521341B2 (ja) 2004-04-19

Family

ID=15822868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16599296A Expired - Fee Related JP3521341B2 (ja) 1996-06-26 1996-06-26 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法

Country Status (3)

Country Link
EP (1) EP0817550B1 (ja)
JP (1) JP3521341B2 (ja)
DE (1) DE69700216T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
DE10308871B3 (de) * 2003-02-28 2004-07-22 Infineon Technologies Ag Halbleiterchip zum Aufbau eines Halbleiterchipstapels
JP2007235284A (ja) * 2006-02-28 2007-09-13 Kyocera Kinseki Corp 圧電発振器及びその製造方法。
JP5477999B2 (ja) * 2006-10-04 2014-04-23 三菱電機株式会社 半導体装置、および半導体装置の製造方法
KR100927120B1 (ko) * 2007-10-29 2009-11-18 옵토팩 주식회사 반도체 소자 패키징 방법
JP4966890B2 (ja) * 2008-02-26 2012-07-04 シャープ株式会社 半導体装置およびその製造方法
JP5949193B2 (ja) * 2012-06-12 2016-07-06 富士通株式会社 電子装置の製造方法
CN103596354B (zh) * 2012-08-14 2016-06-15 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
CN104254190B (zh) * 2013-06-26 2017-12-01 陈丽专 电路板的制作方法
JP2016115694A (ja) * 2014-12-11 2016-06-23 日本電気株式会社 光モジュールの実装構造および製造方法
EP3905861A1 (de) * 2020-04-30 2021-11-03 ZKW Group GmbH Barriere gegen verschwimmen von smt-bauteilen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115289A (ja) * 1984-06-29 1986-01-23 Mitsubishi Plastics Ind Ltd メモリ−カ−ド
DE3501710A1 (de) * 1985-01-19 1986-07-24 Allied Corp., Morristown, N.J. Leiterplatte mit integralen positioniermitteln
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
JPH05167296A (ja) * 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd プリント回路基板における面実装部品の位置決め装置
JPH0823197A (ja) * 1994-07-07 1996-01-23 Asaka Denshi Kk 表面実装用素子の位置決め方法及び実装用プリント配線板
JPH0837397A (ja) * 1994-07-22 1996-02-06 Fujikura Ltd プリント配線板と部品との位置決め方法

Also Published As

Publication number Publication date
EP0817550A1 (en) 1998-01-07
EP0817550B1 (en) 1999-05-12
DE69700216T2 (de) 1999-09-09
DE69700216D1 (de) 1999-06-17
JPH1012671A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US7262082B1 (en) Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7067911B1 (en) Three-dimensional stacked semiconductor package with metal pillar in encapsulant aperture
TWI549204B (zh) Manufacturing method of semiconductor device
JP3521341B2 (ja) 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
KR100571081B1 (ko) 범프 및 그 제조 방법
US20040232562A1 (en) System and method for increasing bump pad height
US20020079577A1 (en) Advanced electronic package
JP3679199B2 (ja) 半導体パッケージ装置
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
US7129113B1 (en) Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
JP2001094003A (ja) 半導体装置及びその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH10247700A (ja) 電子部品及びその実装方法並びにマスク
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
JP2001094002A (ja) Ｂｇａ実装方法およびその実装構造
JP2010003927A (ja) 回路基板及びその製造方法
JP3383518B2 (ja) 半田バンプを有する配線基板の製造方法
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JP2636779B2 (ja) ボール状外部接続端子の構造およびその形成方法
JP2692522B2 (ja) パッケージモジュール基板
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP3487411B2 (ja) 突起電極の形成方法
JP4159631B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031204

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040128

LAPS Cancellation because of no payment of annual fees