CN113594119B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN113594119B
CN113594119B CN202110714998.1A CN202110714998A CN113594119B CN 113594119 B CN113594119 B CN 113594119B CN 202110714998 A CN202110714998 A CN 202110714998A CN 113594119 B CN113594119 B CN 113594119B
Authority
CN
China
Prior art keywords
chip
pillars
substrate
columns
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110714998.1A
Other languages
English (en)
Other versions
CN113594119A (zh
Inventor
郜振豪
杨清华
唐兆云
赖志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huntersun Electronics Co Ltd
Original Assignee
Suzhou Huntersun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huntersun Electronics Co Ltd filed Critical Suzhou Huntersun Electronics Co Ltd
Priority to CN202110714998.1A priority Critical patent/CN113594119B/zh
Publication of CN113594119A publication Critical patent/CN113594119A/zh
Application granted granted Critical
Publication of CN113594119B publication Critical patent/CN113594119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种半导体封装及其制造方法，包括：基板，顶面具有多个基板焊盘；芯片，底面具有多个芯片焊盘；多个堆叠结构，每个堆叠结构包括凸块和焊球，分别将多个基板焊盘的一个与多个芯片焊盘的相对应一个电连接；多个第一柱体，在芯片底面的边缘处，与基板顶面上的多个对准标记或者多个第二柱体在竖直方向上对准；密封剂，包裹芯片、多个堆叠结构、多个第一柱体和/或多个第二柱体。依照本发明的半导体封装及其制造方法，在芯片底部设置定位柱体，与基板上的定位柱体结合使用，在回流焊接过程中有效地预防焊锡熔融过大，提高了焊接可靠性和对准精度。

Description

半导体封装及其制造方法
技术领域
本发明涉及一种半导体封装及其制造方法，特别是一种能够有效提高焊接可靠性和对准精度的半导体封装及其制造方法。
背景技术
半导体集成电路(IC)行业经历了指数级增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC发展的过程中，功能密度(例如，每芯片面积的互连器件的数量)通常已经增加，而几何尺寸(例如，可以使用制造工艺产生的最小的部件或线)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。
倒装(flip chip)封装技术是一种基于小尺寸芯片、高I/O密度，并具有优秀电学和热学性能的互连方式。通过在芯片焊盘上制备焊球或者凸块后贴装在电路板上。在该技术中，相对于形成在晶圆上的集成电路(“IC”)，金属焊盘形成在IC晶圆的上表面上。焊料凸块或铜凸块沉积在金属焊盘上。然后从晶圆上切割IC成IC管芯。切割的IC管芯被翻转并放置在载体衬底上，使得焊料凸块面向载体衬底上的连接件。然后，例如使用热超声接合或可选地回流焊工艺来重新熔化焊料凸块，使得IC牢固地耦合到载体衬底。在熔化的焊料凸块和连接件之间形成电连接。用电绝缘胶IC底部填充IC管芯和下面的载体衬底之间的小间隔。
在上述器件的生产封装过程中，芯片焊接是封装过程中的重点控制工序，此工艺的目的是将芯片表面金属凸块(bump)朝下进行基板互联，使芯片与封装基板形成良好的欧姆接触和散热通路。然而，在回流焊接过程时，由于回流焊接温度不合理设定，会导致大量的焊接缺陷产生，如金属凸块上锡球熔融过量，金属凸块破裂，凸块与锡球对位偏移，这些缺陷均影响了产品的性能和可靠性。
发明内容
因此，本发明的目的在于克服以上技术障碍而提供一种创新性的半导体封装及其制造方法，使得熔融的焊料焊接更加均匀及减小了凸块回流缺陷及凸块与基板焊盘焊接偏移的风险，从而提高了产品信号传输及可靠性。
本发明提供了一种半导体封装，包括：
基板，顶面具有多个基板焊盘；
芯片，底面具有多个芯片焊盘；
多个堆叠结构，每个堆叠结构包括凸块和焊球，分别将多个基板焊盘的一个与多个芯片焊盘的相对应一个电连接；
多个第一柱体，在芯片底面的边缘处，与基板顶面上的多个对准标记或者多个第二柱体在竖直方向上对准；
密封剂，包裹芯片、多个堆叠结构、多个第一柱体和/或多个第二柱体。
其中，多个第一柱体和/或多个第二柱体的材料为金属、金属的合金、金属的导电氮化物、金属的导电氧化物及其组合，所述金属选自Al、Cu、Mo、W、Pt、Ni、Cr、Nd、Ti、Ta、Hf、Zr、Mg、Zn的任一个。
其中，多个第一柱体与多个第二柱体的截面形状和/或尺寸相同。
其中，多个第一柱体的高度大于多个堆叠结构中凸块的高度，或者多个第一柱体的高度小于多个堆叠结构中凸块的高度并且多个第二柱体的高度大于多个堆叠结构中焊球的高度。
其中，多个第一柱体和/或多个第二柱体的侧壁竖直并具有对准图形。
其中，多个第一柱体的底面与多个第二柱体的顶面分别具有凹凸结构、粗糙纹理或者磁性构件。
其中，多个第一柱体关于芯片的中心对称分布，和/或多个第二柱体关于基板的中心对称分布。
本发明还提供了一种半导体封装的制造方法，包括步骤：
步骤1，在芯片的底面上边缘处形成多个第一柱体；
步骤2，在芯片的底面上的多个芯片焊盘的每一个上形成堆叠结构，堆叠结构包括凸块和焊球；
步骤3，将芯片倒装安放在基板上，使得多个第一柱体与基板顶面上的多个对准标记或者多个第二柱体在竖直方向上对准；
步骤4，执行回流焊接，利用焊球将芯片固定在基板上，并通过堆叠结构的凸块和焊球将多个基板焊盘的一个与多个芯片焊盘的相对应一个电连接。
其中，在步骤2之后、步骤3之前进一步包括步骤2B，在基板的顶面上形成多个第二柱体。
其中，步骤2在步骤1之前或者同时执行。
依照本发明的半导体封装及其制造方法，在芯片底部设置定位柱体，与基板上的定位柱体结合使用，在回流焊接过程中有效地预防焊锡熔融过大，提高了焊接可靠性和对准精度。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1显示了根据本发明一个实施例的半导体封装的剖视图；
图2显示了图1的半导体封装中芯片底面的平视图；
图3显示了根据本发明另一实施例的半导体封装的剖视图；
图4显示了图3的半导体封装中基板顶面的平视图；以及
图5显示了根据本发明实施例的半导体封装制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了有效提高回流焊可靠性和对准精度的半导体封装及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
如图1所示，根据本发明一个优选实施例的半导体封装包括基板1、芯片2、封装树脂7。基板1例如是印刷电路板(PCB)，其包括有机或无机材料构成的多个绝缘层，按照布线需要设置在各个绝缘层之间的金属互连层或再布线层(RDL)，以及在基板顶表面上的多个焊盘(图1中未示出，图4中以4B表示)。此外，基板1也可以是引线框架(lead frame)，具有被密封剂包裹的金属迹线和迹线顶表面上的焊盘。芯片2可以是各种常用的半导体芯片，例如基于CMOS工艺制造的硅基逻辑/存储电路、基于双极或BiMOS工艺制造的功率器件、基于III-V或II-VI族化合物的发光二极管(LED)等等。芯片2具有底面，其包括用作芯片2内部的电信号输入/输出的多个金属迹线或焊盘3，例如用Al、Cu、Mo、W、Pt、Ni及其合金制成。
在芯片2底面的***区域(图2中为左上角和右下角至少两个角部)形成有多个第一柱体4A，例如采用与金属迹线或焊盘3相同的制造工艺而形成较大的厚度，也可以在***区域中的伪焊盘上采用键合、压合或粘合的方式形成。优选地，第一柱体4A为硬质导电材料，以便在后续回流焊过程中提供足够的机械支撑，预防凸块上焊锡熔融过大，同时也因为材质较硬具有准直的侧壁而便于在芯片倒装过程中提高对准精度，并且进一步由于良好的导热性而防止回流焊过程中芯片边缘翘曲从而进一步提高了对准精度。例如，第一柱体4A材料为金属、金属合金、导电金属氮化物、导电金属氧化物及其组合，其中所述金属选自Al、Cu、Mo、W、Pt、Ni、Cr、Nd、Ti、Ta、Hf、Zr、Mg、Zn等等。虽然图2中示出第一柱体4A为圆形截面，但实际上还可以选用矩形、方形、梯形、三角形、椭圆形、星形、菱形、十字形、诸如五边形、六边形、八边形的其他多边形、或不规则形状等等。柱体4A具有竖直侧壁，并进一步优选地在侧壁上具有竖直分布的图形(例如凹槽或突起，诸如柱体的侧棱)，以便在对准工艺期间利用竖直侧壁及其侧壁图形而提高目视或光学/激光对准的精度。进一步，虽然图2中示出的第一柱体4A为对称角部上的两个，但是也可以选用更多的数目，并且优选地多个第一柱体4A关于芯片2的几何中心分布对称(线对称、点对称或旋转对称)，从而提高倒转对准工艺的效率。
芯片2的焊盘3上通过电镀、化学镀、键合、压合、导电胶粘合等等工艺而提供了金属凸块(bump)5，优选为Cu、Sn、Al、Ag、Ni、Au、Pt、Pd及其合金，用于在芯片2倒装回流焊期间提供足够的机械支撑，避免焊球移位，并且同时还优选可焊接材料以促进与焊锡球之间的接合强度。金属凸块5上形成有焊球6，通过焊球6与基板1表面的焊盘接触、焊接从而实现物理连接和电连接。金属凸块6的截面通常为圆形，以便焊球6在回流过程中均匀地分布在凸块表面上而不会从尖锐的角部或突出部向侧壁溢流。焊球6的材料可以是有铅焊料或无铅焊料。优选地，焊球6与基板1顶面焊盘之间还可以具有助焊剂或锡膏(未示出)，提高与基板之间的焊接可靠性。
如图1所示，当仅在芯片2底部形成第一柱体4A时，第一柱体4A的高度优选地大于金属凸块5的高度，从而使得柱体4A与基板1之间的间隙足够小，例如小于等于5微米、小于等于100nm，如此使得回流焊过程中即便有少量焊球6熔化过度移位导致局部悬空或扭曲/倾斜，芯片2的水平面由于受到第一柱体4A的支撑从而不会过度倾斜，从而确保了焊接的可靠性。
进一步，为了在芯片2倒装安放过程中提高对准精度，在图3、图4所示的另一个优选实施例中，在基板1顶面设置多个第二柱体4B，其材料、形状、尺寸和形成工艺与第一柱体4A相同，并且平面分布使得芯片2倒装在基板1顶面时每个第一柱体4A均与各自的第二柱体4B在厚度方向(z轴或基板法线方向)重叠，由此使得第一柱体4A与第二柱体4B能够垂直地对准。在该实施例中，第一柱体4A的高度可以略小于金属凸块5(例如高度差小于等于200nm)并且第二柱体4B的高度略大于焊球6的厚度(例如高度差大于等于200nm)，从而使得柱体4A-4B之间存在的间隙小于等于5微米、小于等于100nm，由此实现与图1所示的实施例所述相同的机械支撑强度。第二柱体4B的侧壁也是竖直的，并优选地，侧壁上具有与第一柱体4A侧壁图形相同或相对应的图形，从而便于从侧面实现目视或光学/激光对准，解决了传统工艺中难以从倒装的芯片2顶面测量水平方向位移的难题。在本发明其他优选实施例中，第二柱体4B的高度可以进一步缩减，直至其降低成为基板1表面的对准标记(例如仅超过基板1顶面50nm以内)，此时该对准标记则需要扩大平面尺寸以便从芯片2顶面边界超出从而利于从顶部观察对准情况。
在本发明其他优选实施例中，第一柱体4A与第二柱体4B相对的面(例如第一柱体4A的底面，第二柱体4B的顶面)上还可以增设啮合结构，例如凹部与凸部的组合、或者其他互补的粗糙纹理等等，由此增强了柱体之间的机械结合强度，有利地避免了芯片2边缘处的翘曲或倾斜。进一步，还可以在第一柱体4A的底面与第二柱体4B的顶面上分别设置(例如通过焊接、键合、粘合、电镀等等)极性不同的磁性构件(例如强磁性膜层，未示出)，从而利用磁性吸附提高倒装安放过程中的操作效率。
如图5所示，依照本发明上述优选实施例的半导体封装的制造方法包括以下步骤：
步骤1，在芯片2底面上形成多个第一柱体4A；
步骤2，在芯片2底面的焊盘3上形成凸块5，凸块5顶部优选地具有焊料，步骤2可以与步骤1同时进行，或者在步骤1之前进行；
优选地，***步骤2B，在基板1的顶面上形成多个第二柱体4B，步骤2B也可以在步骤1、2之前进行；
步骤3，将芯片2倒装安放在基板1上，其中多个第一柱体4A与基板1上的对准标记或者多个第二柱体4B在平视图中重叠对准，其中采用设备吸嘴从晶圆上取芯同时将芯片的凸块5粘贴在基板焊接区域，图像识别参点为芯片上的第一柱体4A与基板上的对准标记或第二柱体4B；
步骤4，执行回流焊接，利用焊球6将芯片2固定在基板1上。
此后，芯片2上的第一柱体4A、基板1上的第二柱体4B不需要拆除或分解，随产品续流后工序塑封，例如在整个装置上涂覆封装树脂7，完成封装并进行质量检验。
步骤3之中，倒装连接方法可以是焊料焊接、热压焊接、热声焊接、或粘胶连接等等，只要能够使得芯片2倒装并与基板1对准即可。
依照本发明的半导体封装及其制造方法，在芯片底部设置第一柱体，与基板上的第二柱体结合使用，在回流焊接过程中有效地预防焊锡熔融过大，提高了焊接可靠性和对准精度。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (9)

1.一种半导体封装，包括：
基板，顶面具有多个基板焊盘；
芯片，底面具有多个芯片焊盘；
多个堆叠结构，每个堆叠结构包括凸块和焊球，分别将多个基板焊盘的一个与多个芯片焊盘的相对应一个电连接；
多个第一柱体，设置在芯片底面的边缘处；所述第一柱体具有竖直侧壁，竖直侧壁上具有竖直分布的对准图形；
多个第二柱体，设置在基板的顶面；所述第二柱体侧壁上具有与第一柱体侧壁对准图形相对应的图形，使得能够从侧面实现第一柱体和第二柱体的对准；
所述第一柱体与所述第二柱体之间存在有间隙；
第一柱体的底面与第二柱体的顶面上分别设置极性不同的磁性构件；
密封剂，包裹芯片、多个堆叠结构、多个第一柱体和/或多个第二柱体。
2.根据权利要求1所述的半导体封装，其中，多个第一柱体和/或多个第二柱体的材料为金属、金属的合金、金属的导电氮化物、金属的导电氧化物及其组合，所述金属选自Al、Cu、Mo、W、Pt、Ni、Cr、Nd、Ti、Ta、Hf、Zr、Mg、Zn的任一个。
3.根据权利要求1所述的半导体封装，其中，多个第一柱体与多个第二柱体的截面形状和尺寸相同。
4.根据权利要求1所述的半导体封装，其中，多个第一柱体的高度大于多个堆叠结构中凸块的高度，或者多个第一柱体的高度小于多个堆叠结构中凸块的高度并且多个第二柱体的高度大于多个堆叠结构中焊球的高度。
5.根据权利要求1所述的半导体封装，其中，所述对准图形是凹槽、突起、或柱体的侧棱。
6.根据权利要求1所述的半导体封装，其中，多个第一柱体关于芯片的中心对称分布，和/或多个第二柱体关于基板的中心对称分布。
7.一种半导体封装的制造方法，包括步骤：
步骤1，在芯片的底面上边缘处形成多个第一柱体，所述第一柱体具有竖直侧壁，竖直侧壁上具有竖直分布的对准图形；
步骤2，在芯片的底面上的多个芯片焊盘的每一个上形成堆叠结构，堆叠结构包括凸块和焊球；
步骤3，将芯片倒装安放在基板上，使得多个第一柱体与基板顶面上的多个第二柱体在竖直方向上对准，第一柱体与第二柱体之间存在间隙，所述第二柱体侧壁上具有与第一柱体侧壁对准图形相对应的图形，第一柱体的底面与第二柱体的顶面上分别设置极性不同的磁性构件，使得能够从侧面实现第一柱体和第二柱体的对准；
步骤4，执行回流焊接，利用焊球将芯片固定在基板上，并通过堆叠结构的凸块和焊球将多个基板焊盘的一个与多个芯片焊盘的相对应一个电连接，
在整个装置上涂覆封装树脂，包裹芯片、多个堆叠结构、多个第一柱体和/或多个第二柱体。
8.根据权利要求7所述的半导体封装的制造方法，其中，在步骤2之后、步骤3之前进一步包括步骤2B，在基板的顶面上形成多个第二柱体。
9.根据权利要求7所述的半导体封装的制造方法，其中，步骤2在步骤1之前或者同时执行。
CN202110714998.1A 2021-06-25 2021-06-25 半导体封装及其制造方法 Active CN113594119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110714998.1A CN113594119B (zh) 2021-06-25 2021-06-25 半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110714998.1A CN113594119B (zh) 2021-06-25 2021-06-25 半导体封装及其制造方法

Publications (2)

Publication Number Publication Date
CN113594119A CN113594119A (zh) 2021-11-02
CN113594119B true CN113594119B (zh) 2024-05-14

Family

ID=78244745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110714998.1A Active CN113594119B (zh) 2021-06-25 2021-06-25 半导体封装及其制造方法

Country Status (1)

Country Link
CN (1) CN113594119B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117912963A (zh) * 2024-03-13 2024-04-19 荣耀终端有限公司 植球工装、植球设备及植球方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834323A (en) * 1997-01-21 1998-11-10 Accurel Systems International Corporation Method of modification and testing flip-chips
EP0902330A1 (en) * 1997-09-16 1999-03-17 Sanei Giken Co., Ltd. Photomask and alignment method
JPH11191530A (ja) * 1997-12-25 1999-07-13 Mitsutoyo Corp アライメントマーク装置
JPH11340277A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
JP2001015552A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd フリップチップ実装方法
KR20050023119A (ko) * 2003-08-29 2005-03-09 동부아남반도체 주식회사 반도체 제조용 레티클 및 이를 이용한 레티클 예비 정렬방법
JP2005353857A (ja) * 2004-06-11 2005-12-22 Matsushita Electric Works Ltd 半導体装置及びフリップチップ実装方法
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
JP2010003927A (ja) * 2008-06-20 2010-01-07 Fujitsu Ltd 回路基板及びその製造方法
CN102593110A (zh) * 2012-01-05 2012-07-18 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN106601672A (zh) * 2016-11-28 2017-04-26 西安空间无线电技术研究所 一种消除薄膜电路划切毛刺的方法
CN110061106A (zh) * 2019-04-24 2019-07-26 京东方科技集团股份有限公司 芯片、目标基板、制造方法、芯片转移方法及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965166B2 (en) * 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
US6657124B2 (en) * 1999-12-03 2003-12-02 Tony H. Ho Advanced electronic package
US6870270B2 (en) * 2002-12-28 2005-03-22 Intel Corporation Method and structure for interfacing electronic devices
US7332423B2 (en) * 2005-06-29 2008-02-19 Intel Corporation Soldering a die to a substrate
US7898095B2 (en) * 2006-03-20 2011-03-01 Tezzaron Semiconductor, Inc. Fiducial scheme adapted for stacked integrated circuits
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US8115319B2 (en) * 2010-03-04 2012-02-14 Powertech Technology Inc. Flip chip package maintaining alignment during soldering
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
JP5927756B2 (ja) * 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
US20130181339A1 (en) * 2012-01-12 2013-07-18 Mars Technology Multi-chip self-alignment assembly which can be used with flip-chip bonding
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
JP6234074B2 (ja) * 2013-06-07 2017-11-22 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
US9437551B2 (en) * 2014-02-13 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Concentric bump design for the alignment in die stacking
US10229877B2 (en) * 2016-06-22 2019-03-12 Nanya Technology Corporation Semiconductor chip and multi-chip package using thereof
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
US10593640B2 (en) * 2018-04-18 2020-03-17 Texas Instruments Incorporated Flip chip integrated circuit packages with spacers
US11521947B1 (en) * 2021-07-14 2022-12-06 Nxp Usa, Inc. Space efficient flip chip joint design

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834323A (en) * 1997-01-21 1998-11-10 Accurel Systems International Corporation Method of modification and testing flip-chips
EP0902330A1 (en) * 1997-09-16 1999-03-17 Sanei Giken Co., Ltd. Photomask and alignment method
JPH11191530A (ja) * 1997-12-25 1999-07-13 Mitsutoyo Corp アライメントマーク装置
JPH11340277A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
JP2001015552A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd フリップチップ実装方法
KR20050023119A (ko) * 2003-08-29 2005-03-09 동부아남반도체 주식회사 반도체 제조용 레티클 및 이를 이용한 레티클 예비 정렬방법
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
JP2005353857A (ja) * 2004-06-11 2005-12-22 Matsushita Electric Works Ltd 半導体装置及びフリップチップ実装方法
JP2010003927A (ja) * 2008-06-20 2010-01-07 Fujitsu Ltd 回路基板及びその製造方法
CN102593110A (zh) * 2012-01-05 2012-07-18 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN106601672A (zh) * 2016-11-28 2017-04-26 西安空间无线电技术研究所 一种消除薄膜电路划切毛刺的方法
CN110061106A (zh) * 2019-04-24 2019-07-26 京东方科技集团股份有限公司 芯片、目标基板、制造方法、芯片转移方法及显示装置

Also Published As

Publication number Publication date
CN113594119A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US10580749B2 (en) Semiconductor device and method of forming high routing density interconnect sites on substrate
US9385101B2 (en) Semiconductor device and method of forming bump-on-lead interconnection
US20180114786A1 (en) Method of forming package-on-package structure
JP3069792B2 (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US9984960B2 (en) Integrated fan-out package and method of fabricating the same
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
TWI414049B (zh) 半導體裝置之製造方法
TW201413872A (zh) 封裝元件與其製法
US20090091026A1 (en) Stackable semiconductor package having plural pillars per pad
US20200144171A1 (en) Packaging Methods for Semiconductor Devices
KR20100022351A (ko) 인쇄회로기판 및 이의 제조 방법
CN106463427B (zh) 半导体装置及其制造方法
CN113594119B (zh) 半导体封装及其制造方法
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
TWI553775B (zh) 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
TWI556368B (zh) 晶片封裝結構及其製作方法
TWI478312B (zh) 堆疊封裝結構
KR100959856B1 (ko) 인쇄회로기판 제조방법
CN218385217U (zh) 半导体封装装置
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN212461680U (zh) 一种圆片级芯片扇出三维堆叠封装结构
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
CN217182178U (zh) 半导体封装装置
TWI538129B (zh) 利用細長的遮罩開口在基板上形成窄互連位置的半導體裝置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant