JP5157587B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP5157587B2 JP5157587B2 JP2008090233A JP2008090233A JP5157587B2 JP 5157587 B2 JP5157587 B2 JP 5157587B2 JP 2008090233 A JP2008090233 A JP 2008090233A JP 2008090233 A JP2008090233 A JP 2008090233A JP 5157587 B2 JP5157587 B2 JP 5157587B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal plating
- wiring board
- multilayer wiring
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明の多層配線基板は、当該基板の最外層表面に、半導体配置部7を囲むように、金属めっき枠4が形成されている。半導体配置部には、配線層5が形成され、配線層には半導体と接続するバンプ等を含む。図2には半導体を図1の多層配線基板に実装した半導体パッケージの例を示した。図2の構成例では、バンプ10を介してフリップチップ方式にて電気的に接続し、半導体と基板との間にアンダーフィル11を充填している。このように基板に半導体チップを直接実装する場合、前述のように高温時の熱履歴により応力が生じる。特に、基板厚の薄い基板では、剛性が低いために反りが生じやすい。
本発明の多層配線基板の製造方法には、公知の製造プロセスを用いることができる。具体的には、サブトラクティブ法、アディティブ法、セミアディティブ法等である。いずれにしても、配線層の形成工程と同時に、金属めっき枠又は金属めっき枠パターンを形成することを特徴とする。
以下、実施例に基づき本発明をさらに具体的に説明する。
両面に銅箔が設けられたガラス・エポキシ基板の所定箇所に、両面の導通をはかるためのスルーホール用貫通孔をドリルにより開口した。次に得られたガラス・エポキシ基板に無電解めっき法及び電解めっき法により導体層を形成した。ガラス・エポキシ基板の両面の銅層表面にドライフィルムレジストを貼り付け、露光、現像、エッチングにより配線を形成し、コア層を得た。
前記実施例1の製造方法は同様にするが、コア層を厚くして、基板厚320umの多層配線基板を得た。
前記実施例1の製造方法は同様にするが、コア層を厚くして、基板厚380umの多層配線基板を得た。
前記実施例1の製造方法は同様にするが、コア層を厚くして、基板厚440umの多層配線基板を得た。
前記実施例1の製造方法において、金属めっき枠パターンを形成する工程と金属めっき枠パターン上に金属めっきする工程を含んでないこと以外は実施例1と同様の工程で、基板厚260umの多層配線基板を得た。
コア層を厚くしたこと以外は前記比較例1と同様の工程で基板厚320umの多層配線基板を得た。
コア層を厚くしたこと以外は前記比較例1と同様の工程で基板厚380umの多層配線基板を得た。
コア層を厚くしたこと以外は前記比較例1と同様の工程で基板厚440umの多層配線基板を得た。
実施例1〜4および比較例1〜4によって得られた多層配線基板に対して、実施例1〜4および比較例1〜4によって得られた多層配線基板に対して、85℃、85%の環境下、168時間吸湿前処理を行った後、260℃を10秒以上の条件で3回、リフロー炉に投入し、反り量を測定し表1に記載した。尚、表1に記載の反り量は実施例1〜4および比較例1〜4でそれぞれ5個片用意して、5個片の反り量の平均値とした。
実施例1〜4および比較例1〜4でそれぞれ5個片用意して、気漕冷熱衝撃試験を以下の条件、試験条件1:−55℃〜125℃、各30分、1000サイクルで行った。試験終了後、5個片全てで導体回路が断線しなかった場合は○、5個片中、1つでも断線した場合は×として表1に記載した。
2…一層目のめっき層(ニッケルめっき)
3…二層目のめっき層(金めっき)
4…金属めっき枠
5…配線層
6…金属めっき枠パターン
7…半導体配置部
8…金属めっき枠厚み
9…半導体
10…バンプ
11…アンダーフィル
12…ソルダーレジスト
Claims (2)
- 基板上に半導体配置部と、配線層と、該半導体配置部を囲む金属めっき枠を有する多層配線基板の製造方法であって、基板上の導体層をエッチングして配線層及び金属めっき枠パターンを形成する工程と、配線層及び金属めっき枠パターン上に金属めっき層を積層する工程とを有する多層配線基板の製造方法。
- 前記配線層及び金属めっき枠パターン上に金属めっき層を積層する工程において、配線層上の所定の部位にソルダーレジストを形成する工程を有することを特徴とする請求項1に記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090233A JP5157587B2 (ja) | 2008-03-31 | 2008-03-31 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090233A JP5157587B2 (ja) | 2008-03-31 | 2008-03-31 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246107A JP2009246107A (ja) | 2009-10-22 |
JP5157587B2 true JP5157587B2 (ja) | 2013-03-06 |
Family
ID=41307685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008090233A Expired - Fee Related JP5157587B2 (ja) | 2008-03-31 | 2008-03-31 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5157587B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299399A (ja) * | 1999-04-12 | 2000-10-24 | Sony Corp | 半導体装置 |
JP4672290B2 (ja) * | 2004-06-16 | 2011-04-20 | 富士通株式会社 | 回路基板、パッケージ基板の製造方法及びパッケージ基板 |
JP4452222B2 (ja) * | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
JP5144222B2 (ja) * | 2007-11-14 | 2013-02-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2008
- 2008-03-31 JP JP2008090233A patent/JP5157587B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246107A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
US8298945B2 (en) | Method of manufacturing substrates having asymmetric buildup layers | |
US9060455B2 (en) | Wiring board and method of manufacturing the same | |
JP3914239B2 (ja) | 配線基板および配線基板の製造方法 | |
US8418360B2 (en) | Method for manufacturing a printed wiring board | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP3849573B2 (ja) | 電子装置 | |
JP2005310946A (ja) | 半導体装置 | |
JP2013214578A (ja) | 配線板及びその製造方法 | |
WO2006082784A1 (ja) | 多層プリント配線板 | |
US9392684B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP5625250B2 (ja) | 半導体装置 | |
US9736945B2 (en) | Printed wiring board | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
JP2014179430A (ja) | 半導体素子搭載用多層プリント配線板 | |
JP2013122962A (ja) | 配線基板 | |
JP5157587B2 (ja) | 多層配線基板の製造方法 | |
JP2013122963A (ja) | 配線基板 | |
JP5445007B2 (ja) | 回路基板及びその製造方法 | |
JP2013080823A (ja) | プリント配線板及びその製造方法 | |
JP5994484B2 (ja) | プリント配線板 | |
JP5223973B1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 | |
KR20100048685A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2006222257A (ja) | 配線基板とその製造方法、およびそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |