JP2010267741A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010267741A JP2010267741A JP2009116903A JP2009116903A JP2010267741A JP 2010267741 A JP2010267741 A JP 2010267741A JP 2009116903 A JP2009116903 A JP 2009116903A JP 2009116903 A JP2009116903 A JP 2009116903A JP 2010267741 A JP2010267741 A JP 2010267741A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- semiconductor element
- soluble metal
- semiconductor device
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】表面に可溶性金属層106が被覆された導電パターン103を具備する配線基板101上に、凸状の外部接続端子203を具備する半導体素子201を実装する半導体装置の製造方法に於いて、前記配線基板を、前記可溶性金属層の融点以下の第1の温度をもって加熱する段階、次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点以下であって且つ前記第1の温度よりも高い温度をもって加熱する段階、しかる後、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階を具備する。
【選択図】図17
Description
[第1の実施形態]
本実施形態による半導体装置の製造方法、即ちフリップチップ実装技術により半導体素子が実装される配線基板を、図2に示す。
従って、当該導電パターン103に於ける、半導体素子のバンプ電極の接続部位(円BD)よりも左側(半導体素子本体から離れる方向)には、比較的大きな平坦面が存在する。
当該絶縁性樹脂層104に設けられた開口105は、前述の如く、40μm乃至300μmの開口幅Wを有している。
この様にして実施される半導体装置の製造方法にあっては、幾つかの特徴的構成と、当該構成に基づく作用・効果を有する。
22,203 バンプ電極
11,103 配線パターン
12,104,109 ソルダーレジスト
12S,105 ソルダーレジスト開口部
13,106 はんだ層
13F,106F はんだフィレット
21,201 半導体素子
Claims (10)
- 表面に可溶性金属層が被覆された導電パターンを具備する配線基板上に、凸状の外部接続端子を具備する半導体素子を実装する半導体装置の製造方法に於いて、
前記配線基板を、前記可溶性金属層の融点未満の第1の温度をもって加熱する段階と、
次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点未満であって且つ前記第1の温度よりも高い温度をもって加熱する段階と、
次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階と、
を具備することを特徴とする半導体装置の製造方法。 - 前記可溶性金属層をその融点以上の温度に加熱する段階の後、前記外部接続端子と前記導電パターンとの対向を維持しつつ、前記可溶性金属層の融点未満の温度に降温させる段階を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記可溶性金属が、はんだ材であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記可溶性金属が、無鉛はんだ材であることを特徴とする請求項1又は2記載の半導体装置の製造方法。
- 前記導電パターンは、長尺状を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記凸状の外部接続端子は、台座部と、当該台座部の上面にほぼ垂直な方向に配設された柱状部とを具備してなることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記凸状の外部接続端子に於ける柱状部は、台座部よりも小さな外形寸法を有することを特徴とする請求項1、請求項5記載の半導体装置の製造方法。
- 前記凸状の外部接続端子に於ける柱状部の先端は、予め平坦化処理が施されることを特徴とする請求項1又は5記載の半導体装置の製造方法。
- 前記凸状の外部接続端子に於ける柱状部の先端は、前記導電パターンの幅よりも大なる寸法の直径を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記可溶性金属層に対する加熱は、前記半導体素子を保持するボンディングツールによりなされることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116903A JP2010267741A (ja) | 2009-05-13 | 2009-05-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116903A JP2010267741A (ja) | 2009-05-13 | 2009-05-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267741A true JP2010267741A (ja) | 2010-11-25 |
Family
ID=43364479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116903A Pending JP2010267741A (ja) | 2009-05-13 | 2009-05-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010267741A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216831A (ja) * | 2011-03-31 | 2012-11-08 | Sekisui Chem Co Ltd | 半導体チップ実装体の製造方法 |
WO2016174892A1 (ja) * | 2015-04-27 | 2016-11-03 | シチズン電子株式会社 | Ledパッケージ、発光装置およびledパッケージの製造方法 |
JP2016207783A (ja) * | 2015-04-20 | 2016-12-08 | シャープ株式会社 | パワーモジュール |
WO2020121512A1 (ja) * | 2018-12-14 | 2020-06-18 | オリンパス株式会社 | 接合体および接合体の製造方法 |
US11646250B2 (en) | 2020-03-06 | 2023-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267366A (ja) * | 2000-03-16 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体実装方法およびプリント回路基板 |
JP2007250999A (ja) * | 2006-03-17 | 2007-09-27 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
-
2009
- 2009-05-13 JP JP2009116903A patent/JP2010267741A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267366A (ja) * | 2000-03-16 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体実装方法およびプリント回路基板 |
JP2007250999A (ja) * | 2006-03-17 | 2007-09-27 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216831A (ja) * | 2011-03-31 | 2012-11-08 | Sekisui Chem Co Ltd | 半導体チップ実装体の製造方法 |
JP2016207783A (ja) * | 2015-04-20 | 2016-12-08 | シャープ株式会社 | パワーモジュール |
WO2016174892A1 (ja) * | 2015-04-27 | 2016-11-03 | シチズン電子株式会社 | Ledパッケージ、発光装置およびledパッケージの製造方法 |
JPWO2016174892A1 (ja) * | 2015-04-27 | 2018-02-22 | シチズン電子株式会社 | Ledパッケージ、発光装置およびledパッケージの製造方法 |
US10158056B2 (en) | 2015-04-27 | 2018-12-18 | Citizen Electronics Co., Ltd. | LED package, light emitting device and method for manufacturing LED package |
WO2020121512A1 (ja) * | 2018-12-14 | 2020-06-18 | オリンパス株式会社 | 接合体および接合体の製造方法 |
US11631649B2 (en) | 2018-12-14 | 2023-04-18 | Olympus Corporation | Bonded body and manufacturing method of bonded body |
US11646250B2 (en) | 2020-03-06 | 2023-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
US7176569B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5085932B2 (ja) | 実装体及びその製造方法 | |
KR101008891B1 (ko) | 배선 기판, 전자 부품의 실장 구조 및 반도체 장치 | |
US9299606B2 (en) | Fabricating pillar solder bump | |
US20100007015A1 (en) | Integrated circuit device with improved underfill coverage | |
JP4477966B2 (ja) | 半導体装置の製造方法 | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
US6707162B1 (en) | Chip package structure | |
US20120319289A1 (en) | Semiconductor package | |
JP2010267741A (ja) | 半導体装置の製造方法 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
JP2010157693A (ja) | 金属バンプを備えた半導体パッケージ基板 | |
US7901997B2 (en) | Method of manufacturing semiconductor device | |
JP3631230B2 (ja) | 予備ハンダの形成方法 | |
JP2006222257A (ja) | 配線基板とその製造方法、およびそれを用いた半導体装置 | |
JP2012028437A (ja) | 半導体装置とその製造方法 | |
JP3889311B2 (ja) | プリント配線板 | |
JP5781825B2 (ja) | 配線基板の製造方法 | |
JP4364074B2 (ja) | 半導体素子の製造方法 | |
US20120118621A1 (en) | Printed circuit board and method for manufacturing the same | |
JP4388352B2 (ja) | 半導体素子の製造方法 | |
JP5454090B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |