JP2012028437A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2012028437A
JP2012028437A JP2010163906A JP2010163906A JP2012028437A JP 2012028437 A JP2012028437 A JP 2012028437A JP 2010163906 A JP2010163906 A JP 2010163906A JP 2010163906 A JP2010163906 A JP 2010163906A JP 2012028437 A JP2012028437 A JP 2012028437A
Authority
JP
Japan
Prior art keywords
solder
solder layer
bonding
protruding electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010163906A
Other languages
English (en)
Inventor
Takao Nishimura
隆雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010163906A priority Critical patent/JP2012028437A/ja
Publication of JP2012028437A publication Critical patent/JP2012028437A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置とその製造方法において、半導体装置の信頼性を高める手段を提供する。
【解決手段】短冊状のボンディング端子１０４を備えた配線基板１０１と、ボンディング端子１０４に対応した位置に突起電極２０３を備えた半導体素子２０１と、ボンディング端子１０４の表面に形成され、ボンディング端子と突起電極２０３とを接続するはんだ層１０８とを有し、ボンディング端子１０４が、幅広部１０４ｂと幅狭部１０４ａとを備え、該幅狭部１０４ａにおいて突起電極２０３と接続された半導体装置。
【選択図】図７

Description

本発明は、半導体装置とその製造方法に関する。
近年の電子機器の小型化や高密度化に伴い、電子機器で使用される半導体素子の突起電極でも、その配列個数の増加と共に、小型化や高密度化が進んでいる。そのため、半導体素子が実装される配線基板においては、半導体素子の突起電極が接合されるボンディング端子の配列ピッチが微細化する傾向にある。
そのような半導体素子を配線基板に実装する方法としては、配線基板のボンディング端子上に予めはんだ層を形成しておき、そのはんだ層により半導体素子の突起電極をボンディング端子にはんだ付けするフリップチップ実装方法がある。
この方法では、はんだ付けによって突起電極をボンディング端子に接合するため、実装時に半導体素子を配線基板に押し付けるための荷重を比較的小さくすることができ、半導体素子が受けるストレスを低減できる。更に、半導体素子の接続端子数の増加に容易に対応できるというのもこの方法の利点の一つである。
特開２０００−０７７４７１号公報 登録実用新案第３１１５０６２号公報 特開２００２−３６８０３８号公報 特開平１０−０５０７６４号公報 特開平７−７２４４号公報
半導体装置とその製造方法において、半導体装置の信頼性を高めることを目的とする。
以下の開示の一観点によれば、短冊状のボンディング端子を備えた配線基板と、前記ボンディング端子に対応した位置に突起電極を備えた半導体素子と、前記ボンディング端子の表面に形成され、前記ボンディング端子と前記突起電極とを接続するはんだ層とを有し、前記ボンディング端子が、幅広部と幅狭部とを備え、該幅狭部において前記突起電極と接続された半導体装置が提供される。
また、その開示の別の観点によれば、配線基板のボンディング端子上にはんだ層を形成する工程と、半導体素子の突起電極を前記はんだ層に当接させる工程と、前記はんだ層に前記突起電極が当接した状態で該はんだ層を加熱して溶融し、該はんだ層により前記ボンディング端子と前記突起電極とを接続する工程とを有し、前記ボンディング端子が幅広部と幅狭部とを備えた短冊状であり、前記突起電極を前記はんだ層に当接させる工程において、前記幅狭部上の前記はんだ層に前記突起電極を当接させる半導体装置の製造方法が提供される。
開示の半導体装置とその製造方法によれば、ボンディング端子に幅狭部と幅広部とを設け、該ボンディング端子上にはんだ層を形成しておき、このうちの幅狭部に半導体素子の突起電極を接続する。幅狭部のはんだ層は幅広部のはんだ層よりも薄く形成されるので、幅狭部において突起電極により押し退けられるはんだの量を少なくでき、隣接するボンディング端子の間にはんだブリッジが形成される危険性が低減される。また、幅広部上のはんだ層が溶融して突起電極の側面に流動するので、突起電極の側面およびボンディング端子の間にフィレット部が形成されて、完成後の半導体装置の信頼性が向上する。
図１は、第１実施形態で使用される配線基板の全体平面図である。 図２は、第１実施形態で使用される配線基板の一つの素子搭載領域における拡大平面図である。 図３は、第１実施形態で使用される配線基板の拡大平面図である。 図４（ａ）、（ｂ）は、第１実施形態で使用される配線基板の部分断面図である。 図５（ａ）、（ｂ）は、第１実施形態で使用される配線基板の第１実施形態に係る半導体装置の製造途中における配線基板の断面図である。 図６は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。 図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。 図８（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。 図９（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。 図１０（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。 図１１は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。 図１２は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。 図１３は、第１実施形態に係る半導体装置の製造途中の断面図（その８）である。 図１４は、第１実施形態に係る半導体装置の断面図である。 図１５は、超音波発生源に接続されたボンディングヘッドの断面図である。 図１６は、第２実施形態に係る半導体装置の製造途中の断面図（その１）である。 図１７は、第２実施形態に係る半導体装置の製造途中の断面図（その２）である。 図１８は、第２実施形態に係る半導体装置の製造途中の断面図（その３）である。 図１９（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その４）である。 図２０（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その５）である。
本願発明者は、はんだ層により半導体素子の突起電極を配線基板のボンディング端子にはんだ付けするフリップチップ実装方法では、ボンディング端子の配列ピッチが微細化すると、以下のような問題が発生すると考える。
まず、はんだ層を配線基板のボンディング端子に溶融して形成する際に、隣接するボンディング端子の間にはんだブリッジが形成され、それによりボンディング端子同士が電気的にショートする危険性が高まる。
また、ボンディング端子に形成したはんだ層に、加熱した突起電極を押し当てることではんだ層を再溶融させて、突起電極をはんだ付けによってボンディング端子に接合する際にも、突起電極によって押し退けられたはんだが原因で、隣接するボンディング端子間や隣接する突起電極間にはんだブリッジが形成されるおそれがある。
そのようなはんだブリッジの発生を抑制するために、ボンディング端子上に供給するはんだの量を減らし、はんだ層を薄くすることも考えられる。
しかし、これでは突起電極とボンディング端子との接合部の強度が不足するため、配線基板の熱膨張に伴う応力や機械的な応力が接合部に加わると、接合部にクラックが生じて接合が破断し、配線基板と半導体素子との接続信頼性が低下する。
本願発明者は、このような問題点に鑑み、接続信頼性の低下を招くことなく、ボンディング端子間や突起電極間にはんだブリッジが発生しない信頼性の高い半導体装置を提供すべく、以下に説明するような本実施形態に想到した。
（１）第１実施形態
図１は、本発明の第１の実施形態に係る半導体装置に使用される配線基板１０１の全体平面図である。
図１に示される配線基板１０１はシート状の平面形状を有し、１２個の半導体素子搭載領域１０２が設定されている。なお、当該搭載領域の数は、必要に応じて選択される。
そして、当該半導体素子搭載領域１０２の一つ（図１に於いて破線Ｌ１により囲繞された領域）を拡大して図２に示す。
また、当該半導体素子搭載領域１０２におけるボンディング端子１０４の一部（図２において破線Ｌ２により囲繞された領域）を拡大して図３に示す。
なお、図２において、点線Ｒは、配線基板１０１にフェイスダウン状態で搭載される半導体素子の外周領域を示している。
配線基板１０１は、ガラスエポキシ樹脂、ガラス−ＢＴ（ビスマレイミドトリアジン）、あるいはポリイミド等の有機材絶縁性樹脂、またはセラミック、ガラス等の無機材料を基材とし、その表面に銅（Ｃｕ）等からなる配線パターン１０３が選択的に配設された基板である。当該配線基板１０１は、インターポーザーまたは支持基板と称される場合もある。
当該配線基板１０１は必要に応じて多層配線構造とされており、前記配線パターン１０３は、その最外層に位置している。
勿論、所謂両面プリント板において、配線基板の両主面に配設される導電パターンも当該配線パターン１０３に相当する。
配線基板１０１の主面のうち、半導体素子が搭載される面上には、配線基板１０１に搭載される半導体素子が接続される部位、すなわちボンディング端子１０４及びその近傍を除き、最表層には，エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなるソルダーレジスト層（絶縁樹脂膜）１０５が選択的に設けられている。
ソルダーレジスト層１０５には、開口部１０６が部分的に形成されており、当該開口部１０６において、隣接する複数の配線パターン１０３、および配線基板１０１の基材部１０７が共通して部分的に露出されている。
当該開口部１０６内で露出している配線パターン１０３は直線状に延在形成されており、当該配線パターン１０３であって開口部１０６において露出している箇所には、ボンディング端子１０４がそれぞれ設けられている。
すなわち、配線パターン１０３の一部領域は、ボンディング端子１０４として、ソルダーレジスト層１０５の開口部１０６によって画定されている。
ボンディング端子１０４は、銅箔や銅めっき膜をパターニングしてなる短冊状の平面形状を有し、一つの開口１０６において、当該配線基板１０１に搭載される半導体素子の電極パッドに対応して、所定のピッチｐ、及び所定の間隔をもって複数配列される。ボンディング端子１０４の厚さは特に限定されないが、本実施形態では１０μｍ〜２０μｍ程度とする。
図３を参照して、ボンディング端子１０４は、それぞれ幅狭部１０４ａと、該幅狭部１０４ａよりも幅の広い幅広部１０４ｂとを有する。各部１０４ａ、１０４ｂの幅は特に限定されないが、本実施形態では、例えば、ボンディング端子の配列ピッチｐが５０μｍである場合には、幅狭部１０４ａの幅Ｗ１を８μｍ〜１４μｍ程度とし、幅広部１０４ｂの幅Ｗ２を２５μｍ〜１９μｍ程度とする。また、ボンディング端子の配列ピッチｐが４０μｍである場合には、幅狭部１０４ａの幅Ｗ１を７μｍ〜１１μｍ程度とし、幅広部１０４ｂの幅Ｗ２を１９μｍ〜１５μｍ程度とする。また、ボンディング端子の配列ピッチｐが３５μｍである場合には、幅狭部１０４ａの幅Ｗ１を６μｍ〜１０μｍ程度とし、幅広部１０４ｂの幅Ｗ２を１７μｍ〜１３μｍ程度とする。
また、一つのボンディング端子１０４の延在方向における長さは、８０μｍ〜３００μｍ程度とされ、当該ボンディング端子１０４の延在方向における幅狭部１０４ａの長さは５０μｍ〜２００μｍ程度とされ、当該ボンディング端子１０４の延在方向における幅広部１０４ｂの長さは３０μｍ〜１００μｍ程度とされる。
また、隣接するボンディング端子１０４において、幅広部１０４ｂ同士が隣り合わないように、幅広部１０４ｂは複数のボンディング端子１０４において千鳥状に配置される。
このように配置することにより、隣接するボンディング端子１０４のピッチｐを狭めることができ、半導体素子の電極パッドの配列ピッチの微細化に対応することができる。
さらに、隣接するボンディング端子１０４において、幅狭部１０４ａは幅狭部１０４ａ同士が隣接する部分を有するように配置形成される。
当該隣接配置された幅狭部１０４ａに、半導体素子の突起電極が接続される。図３において、ボンディング端子に付された点線円Ｄは、半導体素子の突起電極が接続される部位である。
すなわち、半導体素子の突起電極が接続されるところの、当該隣接する幅狭部１０４ａ間の間隙距離は、突起電極２０３が接続されない幅広部１０４ｂと幅狭部１０４ａとの間隙距離に比して大なる距離となるよう配置される。
このため、隣接配置された幅狭部において、はんだ付けによって半導体素子の突起電極を接続する際に、はんだブリッジが発生することを抑制できる。
次に、本実施の形態における、ボンディング端子１０４表面への、はんだからなる可溶性金属層の被着法を、図４および図５を用いて説明する。
図４（ａ）は、前記図３における線II−IIに沿った断面を、図４（ｂ）は、前記図３に
おける線III−IIIに沿った断面をそれぞれ示している。
当該図４においては、配線基板１０１の上面に配設された配線パターン１０３を選択的に被覆して、ソルダーレジスト層１０５が被覆されて、当該ソルダーレジスト層の開口部１０６においてボンディング端子１０４が配設されている。
本実施の形態における半導体装置を製造するには、まず、図５（ａ）、（ｂ）に示すように、ボンディング端子１０４の露出表面上に、可溶性金属として錫（Ｓｎ）あるいは錫（Ｓｎ）合金からなるはんだ層１０８を被着形成する。
当該はんだ層１０８は、ボンディング端子１０４の上面に限られず、露出している側面にも被着される。
当該錫（Ｓｎ）あるいは錫（Ｓｎ）合金からなるはんだ層１０８の形成方法としては、無電解めっき法、電解めっき法、あるいは無電解めっき法と電解めっき法との組み合わせを適用することができる。これらめっき法によるはんだ層１０８の形成方法は、簡易かつ低コストで均一な膜厚分布のはんだ層１０８を形成でき、また、微細なボンディング端子１０４上へのはんだ層１０８の形成が容易であるという点で他の成膜方法よりも有利である。特に、無電解めっき法は、電解めっき法に比べてはんだ層１０８の膜厚分布をより均一にできる点で有利である。
但し、めっき法で形成した直後のはんだ層１０８の内部には応力ひずみが発生しているため、その応力ひずみを解消させる目的で、一旦形成したはんだ層１０８を加熱してリフロー（再溶融）することが好ましい。このようにリフローしても、ボンディング端子１０４上でのはんだ層１０８の膜厚が上記のように均一なので、溶融したはんだが局所的に集中してなるはんだ溜が形成されることはない。
また、溶融したはんだ層１０８は、表面張力が作用することにより、ボンディング端子１０４において幅の広い部分に集まる傾向があるので、上記のリフローによって幅狭部１０４ａのはんだ層５が幅広部１０４ｂに集まり、結果的に幅狭部１０４ａにおけるはんだ層１０８の厚みを薄くすることができる。本実施形態の場合、幅広部１０４ｂにおけるはんだ層１０８の厚さは０．５μｍ〜６μｍ程度となるのに対し、幅狭部１０４ａではこれよりも若干薄い０．４５μｍ〜５μｍ程度の厚さにはんだ層１０８が形成される。
なお、当該はんだ層１０８を構成する錫（Ｓｎ）合金材料としては特に限定されず、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系合金、錫（Ｓｎ）−銅（Ｃｕ）系合金、錫（Ｓｎ）−銀（Ａｇ）系の合金、錫（Ｓｎ）−亜鉛（Ｚｎ）−ビスマス（Ｂｉ）系合金、錫（Ｓｎ）−銀（Ａｇ）−インジウム（Ｉｎ）−ビスマス（Ｂｉ）系合金、あるいは錫（Ｓｎ）−亜鉛（Ｚｎ）−アルミニウム（Ａｌ）系合金のように、錫（Ｓｎ）を主成分とする鉛フリーはんだをはんだ層１０８の材料として使用し得る。鉛フリーはんだの融点は、その組成にもよるが、２２０℃〜２４０℃程度である。あるいは、単体の錫をはんだ層１０８の材料として使用してもよい。
次に、本実施形態に係わる、はんだ層１０８をボンディング端子１０４上に形成した前記配線基板１０１に、フリップチップ実装により半導体素子を実装する工程について図６〜図１３を参照して説明する。
図６〜図１３は、本実施形態に係る半導体装置の製造方法を示す断面図である。これら断面図のうち、図６、図７（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）、図１１〜図１３は図２の線Ｉ−Ｉ線に沿う断面図に相当し、図４（ｂ）、図５（ｂ）、図7（ｂ）、
図８（ｂ）、図９（ｂ）、図１０（ｂ）は図３の線III−IIIに沿う断面図に相当する。
まず、フリップチップボンディング装置のボンディングステージ（図示せず）上に搭載・固定された前記配線基板１０１の上面に対し、当該フリップチップボンディング装置のボンディングヘッド３０１に吸着保持された半導体素子２０１の主面（電子回路形成面）を対向せしめる。（図６参照）
この時、当該配線基板１０１は、ボンディングステージに内蔵されたヒータ（図示せず）により加熱され、前記はんだ層１０８の融点未満の温度である４０℃〜１７０℃（第１の温度ｔ１）に加熱（予備加熱）されている。
はんだ材が錫（Ｓｎ）を主体とする無鉛はんだ（融点が例えば２２１℃）である場合、当該第１の温度ｔ１は、１５０℃が選択される。
一方、半導体素子２０１は、その裏面（電子回路非形成面）が、ボンディングヘッド３０１に対し、真空吸着孔３０１ａを介して吸着保持されている。
そして、当該半導体素子２０１は、当該ボンディングヘッド３０１に連結されたヒータ（図示せず）により加熱され、前記第１の温度ｔ１よりも高く、かつ、はんだ層１０６の融点よりも低い温度（第２の温度ｔ２）に加熱されている。これにより半導体素子２０１の電極パッド２０２上に形成された突起電極２０３も第２の温度ｔ２に加熱される。
温度ｔ２は、はんだ層５の融点よりも１０℃〜４０℃程度低いのが好ましく、はんだ材が錫（Ｓｎ）を主体とする無鉛はんだである場合、当該第２の温度ｔ２は、２００℃が選択される。
次いで、半導体素子２０１の突起電極２０３と、配線基板１０１上の対応するボンディング端子１０４とを位置合わせさせる。
なお、当該半導体素子２０１は、周知の半導体製造プロセスが適用されて、シリコン（Ｓｉ）或いはガリウム砒素（ＧａＡｓ）等の半導体基板の一方の主面に、トランジスタ等の能動素子、コンデンサ等の受動素子並びにこれらの素子を接続する配線層をもって形成された電子回路を具備し、当該主面には、選択的に（例えば、当該主面の四辺近傍において当該四辺に沿って、またはは対向する二辺近傍において当該二辺に沿って）、アルミニウム（Ａｌ）またはは銅（Ｃｕ）を主体とする金属からなる電極パッド２０２が、所定のピッチをもって列状に配設されている。
当該電極パッド２０２上には、スタッドバンプとも称される凸状の形状を有する突起電極２０３が設けられている。
当該突起電極２０３は、例えば、ワイヤボンディング技術を用いた所謂ボールボンディング法によって金（Ａｕ）ボールが圧接固着・接続されて台座部２０３ａが形成され、更に当該台座部２０３ａ上に突出するとともに前記台座部２０３ａよりも小なる直径を有する柱状部２０３ｂからなる突起電極１３が一体に形成される。（図６の点線円内を参照）
突起電極２０３の柱状部２０３ｂの頂部は必要に応じて平坦化処理がなされる。
なお、突起電極２０３は、上述の例に限定されず、例えば、銅（Ｃｕ）、銅（Ｃｕ）と金（Ａｕ）の合金等から構成されていてもよい。
なお、図６〜図１１においては、当該半導体素子２０１における回路素子部及び配線層等の図示は省略している。
また、前記電極パッド２０２の露出表面（最上層）には、電解めっき法又は蒸着法等により金（Ａｕ）層を形成しておいてもよい。当該金層の形成により、突起電極２０３をはんだ付けによってボンディング端子１０４に接続する際に、電極パッド２０２の露出表面にまで溶融したはんだを濡れ広がらせることができ、接続部におけるはんだフィレット形成を促進させることができる。
なお、配線基板１０１と半導体素子２０１とを対向配置させるより以前に、配線基板１０１のボンディング端子１０４表面に形成したはんだ層１０８の表面に対してプラズマ処理を行ってもよい。当該プラズマ処理に使用されるガスとしては、アルゴン、ヘリウム、水素、酸素、窒素、及びフッ素のいずれかを用いることができる。
はんだ層１０８の表面を前記ガスによるプラズマに曝すことで該表面の酸化膜や異物等が除去されるため、後ではんだ層１０８を再溶融する際にはんだの流動性が向上し、流動の過程ではんだ溜が生じることが抑制され、また、突起電極２０３へのはんだの濡れ上がりを促進させることができる。
また、このプラズマ処理を半導体素子２０１の突起電極２０３に対して行ってもよい。これにより、突起電極２０３の表面の異物が除去され、また突起電極２０３の表面が改質されることで、突起電極１３へのはんだの濡れ上がりが促進される。
次に、ボンディングヘッド３０１を駆動して半導体素子２０１を降下させ、当該半導体素子２０１の突起電極２０３を、ボンディング端子１０４の幅狭部１０４ａ上のはんだ層１０８に当接させる。（図７参照）
そして、当該ボンディングヘッド３０１により、一つの突起電極あたり０．５〜２０ｇの荷重を印可する。
そして、突起電極２０３からの伝熱によってボンディング端子１０４に設けられたはんだ層１０８の全体の温度が、前記第２の温度ｔ２に略等しくなるまでこの状態を維持する。
当該第２の温度ｔ２までへの昇温には、例えば０．５秒〜５秒間が必要とされる。
なお、以下にも説明する各工程における処理時間は、半導体素子の寸法、配線基板の寸法・材質、突起電極の寸法・材質、個数、配列ピッチ、ならびにボンディング端子の寸法・材質、個数、更にはフリップチップボンディング装置における加熱機構の能力、冷却機構の能力などにより、適宜設定される。
次いで、前記ボンディングヘッド３０１における加熱温度を上昇せしめ、半導体素子２０１および突起電極２０３を介して、はんだ層１０８全体を、その融点よりも高い温度ｔ３に昇温させる。
第３の温度ｔ３は、はんだ層１０８の融点よりも１０℃〜４０℃程度高い温度であることが好ましく、はんだ層１０８が錫（Ｓｎ）を主体とする無鉛はんだよりなる場合には、当該第３の温度ｔ３は２６０℃が選択される。
当該第３の温度ｔ３までへの昇温には、例えば０．２秒〜１秒間必要とされる。
このとき、第３の温度ｔ３に昇温させるより以前に突起電極２０３の温度を室温よりも高い温度ｔ２に維持してあるため、突起電極２０３の昇温を開始してから短時間ではんだ層１０８が溶融し、本工程に要する時間を短縮することができる。
そして、当該第３の温度ｔ３を、例えば２秒〜１０秒間維持する。
融点以上の温度に加熱されたはんだ層１０８は、溶融状態となって流動が可能となり、突起電極２０３の表面におけるはんだの濡れ性、および液状となったはんだに表面張力が作用することにより、突起電極２０３の外周面に沿ってはい上がる（濡れ上がる）。
これにより、突起電極２０３の外周面には、はんだフィレット１０８Ｆが形成される。（図８参照）
続いて、所定の時間、当該融点以上の温度（第３の温度ｔ３）を維持することにより、ボンディング端子１０４の表面に被着されていたはんだ層１０８は突起電極２０３方向に流動し、かつ当該突起電極２０３の外周面に沿って濡れ上がり、前記はんだフィレット１０８Ｆは成長する。（図９参照）
なお、図９においてはんだ層１０８の表面に沿う矢印は、はんだが流動する方向を示している。
なお、はんだ層１０８が溶融する際には、幅狭部１０４ａにおけるはんだ層１０８の厚さは幅広部１０４ｂにおけるはんだ層１０８よりも薄く形成されているため、幅狭部１０４ａ上の突起電極２０３による押圧荷重によって押し退けられることで突発的に流動したはんだ層１０８が隣接するボンディング端子１０４、或いは隣接する突起電極に付着する危険性が少なくなる。このため、隣接するボンディング端子１０４の間にはんだブリッジが形成されて隣接するボンディング端子１０４同士が短絡を生じることを防止できる。
特に、本実施形態では、はんだ溜が発生し難いめっき法によりはんだ層１０８を形成したため、突起電極２０３をボンディング端子１０４に接合する際に、突起電極２０３とはんだ溜とが接触して、溶融したはんだ溜が突起電極２０３の配列方向に飛び出してしまうことを防止でき、隣接する突起電極２０３間や隣接するボンディング端子１０４間にははんだブリッジが一層形成され難くなる。
また、ボンディング端子１０４における幅広部１０４ｂ上に設けられたはんだ層は、突起電極２０３に流動するため、幅広部１０４ｂを設けていることにより、はんだフィレット１０８Ｆの成長を促進させることができる。
また、本実施形態では、突起電極２０３の柱状部２０３ｂの外周側面に濡れ上がったはんだは、柱状部２０３ｂよりも直径が大きい台座部２０３ａにおいて、はんだの濡れ上がりが停滞されることにより、突起電極２０３の側面におけるはんだフィレット１０８Ｆの成長は、主に柱状部２０３ｂの側面において促進されることになるため、安定した形状のはんだフィレット１０８Ｆを形成できる。
さらに、本実施形態では、ボンディング端子１０４に幅広部１０４ｂを設けたため、はんだフィレット１０８Ｆの形成に十分な量のはんだが幅広部１０４ｂ上のはんだ層１０８から突起電極２０３の外周側面に供給される。これにより、複数の突起電極２０３の側面に形成されるはんだフィレット１０８Ｆの形状にばらつきが発生することが抑制される。
なお、前記第３の温度ｔ３に昇温させる際、および前記第３の温度ｔ３を維持する際には、突起電極２０３に超音波振動を付与しながらはんだ層１０８への加熱を行ってもよい。
図１５は、超音波発信源３０２に接続されたボンディングヘッド３０１を示す断面図である。
超音波発生源３０２で発生した超音波Ｈは、連結片３０３を経由してボンディングヘッド３０１に伝達され、該超音波Ｈによりボンディングヘッド３０１に吸着保持された半導体素子２０１は超音波振動を生じ、突起電極２０３に超音波振動が付与される。
当該超音波Ｈの周波数は特に限定されないが、４０〜８０ｋＨｚであることが好ましく、また当該超音波Ｈの振動方向は、半導体素子１０１の主面に対して平行な方向とし、当該超音波振動の振幅は、０．２〜３．０μｍであることが好ましい。
突起電極２０３および当該突起電極２０３が当接されたはんだ層１０８に前記超音波振動が伝達されることで、溶融したはんだの流動性が向上するため、突起電極２０３へのはんだの濡れ上がりを更に促進させることができる。
次いで、前記第３の温度ｔ３における２秒〜１０秒間の加熱処理の後、前記ボンディングヘッド３０１による押圧を停止する。
ただし、当該ボンディングヘッド３０１の半導体素子２０１への吸着状態、ならびに突起電極２０３とはんだ層１０８との接触位置関係は維持する。すなわち、半導体素子２０１、突起電極２０３、はんだ層１０８、ならびにボンディング端子１０４の位置関係は維持される。
かかるボンディングヘッド３０１による押圧の停止とほぼ同時に、当該ボンディングヘッド３０１における加熱も停止する。
これにより、前記はんだフィレット１０８Ｆにおける温度は、漸次その融点未満の温度に低下し、当該はんだフィレット１０８Ｆは硬化する。
はんだフィレット１０８Ｆの硬化により、半導体素子２０１は、突起電極２０３を介して、配線基板１０１上のボンディング端子１０４に接続・固着される。（図１０参照）
このとき、突起電極２０３とボンディング端子１０４との接触位置関係が維持されていることによって、降温に伴う半導体素子２０１および配線基板１０１の熱変形（反り）によってはんだ中にクラックを生じてしまうことが防止される。
次いで、前記はんだフィレット１０８Ｆがその融点未満の温度に降下した時点に於いて、前記ボンディングヘッド３０１による吸着を開放し、当該ボンディングヘッド３０１を上昇させて、半導体素子２０１から分離する。（図１１参照）
当該ボンディングヘッド３０１における加熱の終了後、例えば２秒〜１５秒後に当該ボンディングヘッド３０１を上昇させることとなる。
一方、半導体素子２０１、突起電極２０３、ならびにボンディング端子１０４の降温は維持される。
なお、かかる降温処理においては、半導体素子２０１の近傍への冷却用気体（窒素ガス）の吹き付け、あるいは、ボンディングヘッド内への水などの冷却用媒体の流通などにより、必要に応じて、冷却に要する時間を短縮してもよい。
このようにして降温が完了すると、半導体素子２０１の突起電極２０３と配線基板１０１のボンディング端子１０４の幅狭部１０４ａとは、突起電極２０３の当接面においてはんだ層１０８を介して電気的・機械的に接続されるとともに、突起電極２０３の外周側面から幅狭部１０４ａの側面に渡って一体的に形成されたはんだフィレット１０８Ｆによっても電気的・機械的に接続される。
すなわち、当該はんだフィレット１０８Ｆにより突起電極２０３とボンディング端子１０４との接続が補強されることで、半導体素子２０１と配線基板１０１との接続信頼性向上の実効を図ることが可能となる。
しかる後、配線基板１０１と当該配線基板１０１上に搭載された半導体素子２０１との間に、ノズル４０１を介して接着剤５０１を注入する。（図１２参照）
当該接着剤５０１は、半導体素子２０１と配線基板１０１との間隙における毛細管現象により、更には大気を用いた加圧などにより、半導体素子２０１と配線基板１０１との間に充填される。
次いで、当該接着剤５０１を、例えば１５０℃、３０分程加熱し、固化せしめる。（図１３参照）
当該接着剤５０１により配線基板１０１と半導体素子２０１の電子回路面との間隙は封止され、また当該半導体素子２０１の外周部分も封止されて、当該半導体素子２０１は配線基板１０１上に固着される。
当該接着材５０１は、エポキシ樹脂、ポリイミド樹脂、またはアクリル樹脂等からなる熱硬化性接着剤であり、アンダーフィル材とも称される。
また、当該接着剤５０１は、半導体素子２０１と配線基板１０１との間への水分などの侵入を阻止して半導体素子２０１の回路を保護すると共に、配線基板１０１と半導体素子２０１の熱膨張率の差に起因して突起電極２０３に加わる応力を緩和し、配線基板１０１と半導体素子２０１との両者の機械的結合を補強する。
次いで、図１４に示すように、前記配線基板１０１の他方の主面（裏面）の各半導体素子領域１０２における端子パッド１０９に、外部接続用端子としてはんだバンプ１１０をグリッド状に配設する。
当該はんだバンプ１１０を構成するはんだ材は、前記はんだ層１０８を構成するはんだ材よりも低い融点を有することが好ましい。
なお、当該配線基板１０１の他方の主面（裏面）も、端子パッド１０９の配設部を除いて、ソルダーレジスト層１０５により被覆される。
しかる後、当該配線基板１０１を、半導体素子搭載領域１０２単位に切断分離することにより、図１４に示される個別の（個片化された）半導体装置７００が形成される。
（２）第２実施形態
第１実施形態では、図４および図５を参照して説明したように、ボンディング端子２０４の上にめっき法によりはんだ層１０８を形成した。
これに対し、本実施形態では、はんだ粉を用いて以下のようにしてはんだ層１０８を形成する。なお、本実施形態が第１実施形態と異なる点ははんだ層１０８の形成する工程のみであるため、これ以外の工程についての説明は必要に応じて省略することにする。
図１６〜図２０は、本実施形態に係る半導体装置の製造途中の断面図である。これらの断面図のうち、図１６〜図１８、図１９（ａ）、図２０（ａ）は図３の線II−II線に沿う
断面図に相当し、図１９（ｂ）、図２０（ｂ）は図３の線III−IIIに沿う断面図に相当する
。
また、図１６〜図２０において、第１実施形態で説明した要素と同じ要素には第１実施形態と同じ符号を付し、その説明は省略する。
本実施形態では、まず、粘着性化合物の水溶液中に配線基板１０１を浸漬した後、配線基板１０１を水洗してボンディング端子１０４の上に選択的に粘着層１１１を形成する。（図１６参照）
その粘着性化合物は特に限定されないが、ナフトトリアゾール系誘導体のように金属と作用して粘着性を発現する化合物が使用される。ナフトトリアゾール系誘導体はソルダーレジスト層１０５の表面では粘着性が発現しないので、水洗の後には金属よりなるボンディング端子１０４の上のみに選択的に粘着層１１１が形成されることになる。
次いで、配線基板１０１を乾燥させた後、配線基板１０１の上に平均粒径が約１０〜２０μｍのはんだ粉１１２をふりかけ、配線基板１０１の表面を軽くブラッシングして粘着層１１１の上のみにはんだ粉１１２を残す。（図１７参照）
はんだ粉１１２の材料は特に限定されないが、本実施形態では無鉛はんだを使用する。
続いて、約２６０℃の雰囲気中ではんだ粉１１２をリフローすることにより、ボンディング端子１０４の上にはんだ層１０８を形成する。（図１８参照）
このとき、第１実施形態でも説明したように、溶融したはんだは、表面張力が作用することにより、幅狭部１０４ａから幅広部１０４ｂに向かって流動する傾向があるので、流動後の幅狭部１０４ａにおけるはんだ層１０８の厚さは幅広部１０４ｂにおけるよりも薄くなる。本実施形態では、はんだ層１０８の厚さは幅狭部１０４ａにおいて５μｍ〜１０μｍ程度となり、幅広部１０４ｂにおいて８μｍ〜１０μｍ程度となる。
次に、不図示のボンディングツールを用いて半導体素子２０１の突起電極２０３をボンディング端子１０４に当接させる。（図１９（ａ），（ｂ）参照）
このとき、突起電極２０３が当接する部位は、第１実施形態と同様にボンディング端子１０４の幅狭部幅狭部１０４ａである。また、突起電極２０３の温度は、ボンディングツールからの伝熱によって、室温よりも高くかつはんだ層１０８の融点よりも低い温度ｔ２に維持される。
次いで、ボンディングツールからの伝熱によって突起電極２０３の温度をはんだ層１０８の融点よりも高い温度ｔ３に昇温させ、はんだ層１０８を溶融させる。これにより、溶融したはんだ層１０８が突起電極２０３の外周側面を濡れ上がり、当該側面にはんだ層１０８のはんだフィレット１０８Ｆが形成される。（図２０（ａ），（ｂ）参照）
そして、はんだ層１０８を冷却することで、固化したはんだ層１０８によって突起電極２０３とボンディング端子１０４とが電気的かつ機械的に接続される。
この後は、第１実施形態での説明と同様に半導体素子２０１と配線基板１０１との間隙部への接着剤５０１の配設処理、配線基板１０１への外部接続端子たるはんだバンプの配設処理、個片化分離処理を行うことにより、半導体装置の基本構造を完成させる。
以上説明した本実施形態では、図１７を参照して説明したように、ボンディング端子１０４の上に粘着層１１１を介してはんだ粉１１２を付着し、そのはんだ粉１１２をリフローしてはんだ層１０８を形成した（図１８）。
このようなはんだ層１０８の形成方法では、第１実施形態のめっき法と比較してはんだ層５の膜厚は全体的に厚くなるが、図１８のリフロー時にはんだが幅狭部４ａから幅広部４ｂに流動するため、幅狭部４ａにおけるはんだ層５を薄くできる。
このため、第１実施形態と同様に、幅狭部４ａに当接した突起電極１３により押し退けられるはんだの量を少なくでき、押し退けられたはんだによって隣接するボンディング端子４同士あるいは隣接する突起電極２０３同士が電気的にショートすることを防止できる。
なお、はんだ層１０８の形成方法は上記方法に限定されず、はんだ粉と有機酸金属塩とを溶融させて、置換反応によりボンディング端子１０４上にはんだを析出させ、その後リフローすることではんだ層１０８を形成してもよい。更に、蒸着法によりはんだ層１０８を形成したり、ボンディング端子１０４に印刷又は転写したはんだを溶融してはんだ層１０８を形成したりしてもよい。
以上説明した各実施形態に関し、更に以下の付記を開示する。
（付記１） 短冊状のボンディング端子を備えた配線基板と、
前記ボンディング端子に対応した位置に突起電極を備えた半導体素子と、
前記ボンディング端子の表面に形成され、前記ボンディング端子と前記突起電極とを接続するはんだ層とを有し、
前記ボンディング端子が、幅広部と幅狭部とを備え、該幅狭部において前記突起電極と接続されたことを特徴とする半導体装置。
（付記２） 前記突起電極の側面に、前記はんだ層のフィレット部が形成されたことを特徴とする付記１に記載の半導体装置。
（付記３） 前記ボンディング端子が所定の配列ピッチで前記配線基板に複数設けられたと共に、前記幅広部が複数の前記ボンディング端子において千鳥状に設けられたことを特徴とする付記１又は付記２に記載の半導体装置。
（付記４） 前記突起電極は、前記半導体素子に接合した台座部と、前記ボンディング端子に当接した柱状部とを有し、前記台座部の直径が前記柱状部の直径よりも大きいことを特徴とする付記１〜３のいずれかに記載の半導体装置。
（付記５） 配線基板のボンディング端子上にはんだ層を形成する工程と、
半導体素子の突起電極を前記はんだ層に当接させる工程と、
前記はんだ層に前記突起電極が当接した状態で該はんだ層を加熱して溶融し、該はんだ層により前記ボンディング端子と前記突起電極とを接続する工程とを有し、
前記ボンディング端子が幅広部と幅狭部とを備えた短冊状であり、前記突起電極を前記はんだ層に当接させる工程において、前記幅狭部上の前記はんだ層に前記突起電極を当接させることを特徴とする半導体装置の製造方法。
（付記６） 前記ボンディング端子が所定の配列ピッチで前記配線基板に複数設けられたと共に、前記幅広部が複数の前記ボンディング端子において千鳥状に設けられたことを特徴とする付記５に記載の半導体装置の製造方法。
（付記７） 前記突起電極は、前記半導体素子に接合した台座部と、前記ボンディング端子に当接した柱状部とを有し、前記台座部の直径が前記柱状部の直径よりも大きいことを特徴とする付記５又は付記６に記載の半導体装置の製造方法。
（付記８） 前記はんだ層を形成する工程において、めっき法により該はんだ層を形成することを特徴とする付記５〜７のいずれかに記載の半導体装置の製造方法。
（付記９） 前記はんだ層に前記突起電極を当接させる前に、該はんだ層と該突起電極の少なくとも一方の表面をプラズマに曝す工程を更に有することを特徴とする付記５〜８のいずれかに記載の半導体装置の製造方法。
（付記１０） 前記突起電極を前記はんだ層に当接させる工程は、該はんだ層の融点未満の温度に前記突起電極を加熱しながら行うことを特徴とする付記５〜９のいずれかに記載の半導体装置の製造方法。
（付記１１） 前記はんだ層を加熱して溶融する工程において、前記突起電極に超音波振動を与えることを特徴とする付記５〜１０のいずれかに記載の半導体装置の製造方法。
１０１・・・配線基板、１０２・・・半導体素子搭載領域、１０３・・・配線パターン、１０４・・・ボンディング端子、１０４ａ・・・幅狭部、１０４ｂ・・・幅広部、１０５・・・ソルダーレジスト層、１０６・・・開口部、１０７・・・基材部、１０８・・・はんだ層、１０８Ｆ・・・はんだフィレット、１０９・・・端子パッド、１１０・・・はんだバンプ、１１１・・・粘着層、１１２・・・はんだ粉、２０１・・・半導体素子、２０２・・・電極パッド、２０３・・・突起電極、２０３ａ・・・台座部、２０３ｂ・・・柱状部、３０１・・・ボンディングヘッド、３０１ａ・・・真空吸着孔、３０２・・・超音波発信源、３０３・・・連結片、４０１・・・ノズル、５０１・・・接着剤、７００・・・半導体装置。

Claims (5)

  1. 短冊状のボンディング端子を備えた配線基板と、
    前記ボンディング端子に対応した位置に突起電極を備えた半導体素子と、
    前記ボンディング端子の表面に形成され、前記ボンディング端子と前記突起電極とを接続するはんだ層とを有し、
    前記ボンディング端子が、幅広部と幅狭部とを備え、該幅狭部において前記突起電極と接続されたことを特徴とする半導体装置。
  2. 前記突起電極の側面に、前記はんだ層のフィレット部が形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記ボンディング端子が所定の配列ピッチで前記配線基板に複数設けられたと共に、前記幅広部が複数の前記ボンディング端子において千鳥状に設けられたことを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 配線基板のボンディング端子上にはんだ層を形成する工程と、
    半導体素子の突起電極を前記はんだ層に当接させる工程と、
    前記はんだ層に前記突起電極が当接した状態で該はんだ層を加熱して溶融し、該はんだ層により前記ボンディング端子と前記突起電極とを接続する工程とを有し、
    前記ボンディング端子が幅広部と幅狭部とを備えた短冊状であり、前記突起電極を前記はんだ層に当接させる工程において、前記幅狭部上の前記はんだ層に前記突起電極を当接させることを特徴とする半導体装置の製造方法。
  5. 前記はんだ層を形成する工程において、めっき法により該はんだ層を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
JP2010163906A 2010-07-21 2010-07-21 半導体装置とその製造方法 Pending JP2012028437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010163906A JP2012028437A (ja) 2010-07-21 2010-07-21 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010163906A JP2012028437A (ja) 2010-07-21 2010-07-21 半導体装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013260952A Division JP2014053647A (ja) 2013-12-18 2013-12-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012028437A true JP2012028437A (ja) 2012-02-09

Family

ID=45781048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163906A Pending JP2012028437A (ja) 2010-07-21 2010-07-21 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2012028437A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903995A (zh) * 2012-12-27 2014-07-02 瑞萨电子株式会社 半导体装置的制造方法及半导体装置
CN110265381A (zh) * 2018-03-12 2019-09-20 颀邦科技股份有限公司 半导体封装结构及其线路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135674A (ja) * 1997-10-29 1999-05-21 Nec Kansai Ltd 半導体装置及びその製造方法
JP2003249592A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp Ｃｏｆ用テープ、その製造方法、半導体装置及びその製造方法
JP2005268346A (ja) * 2004-03-17 2005-09-29 Nagase & Co Ltd 半導体パッケージ基板とその製造方法
JP2009016451A (ja) * 2007-07-02 2009-01-22 Nitto Denko Corp 配線回路基板と電子部品との接続構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135674A (ja) * 1997-10-29 1999-05-21 Nec Kansai Ltd 半導体装置及びその製造方法
JP2003249592A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp Ｃｏｆ用テープ、その製造方法、半導体装置及びその製造方法
JP2005268346A (ja) * 2004-03-17 2005-09-29 Nagase & Co Ltd 半導体パッケージ基板とその製造方法
JP2009016451A (ja) * 2007-07-02 2009-01-22 Nitto Denko Corp 配線回路基板と電子部品との接続構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903995A (zh) * 2012-12-27 2014-07-02 瑞萨电子株式会社 半导体装置的制造方法及半导体装置
JP2014127706A (ja) * 2012-12-27 2014-07-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9455240B2 (en) 2012-12-27 2016-09-27 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
CN110265381A (zh) * 2018-03-12 2019-09-20 颀邦科技股份有限公司 半导体封装结构及其线路基板
US10504828B2 (en) 2018-03-12 2019-12-10 Chipbond Technology Corporation Semiconductor package and circuit substrate thereof

Similar Documents

Publication Publication Date Title
JP5375708B2 (ja) 半導体装置の製造方法
US7902678B2 (en) Semiconductor device and manufacturing method thereof
TWI549204B (zh) Manufacturing method of semiconductor device
KR101008891B1 (ko) 배선 기판, 전자 부품의 실장 구조 및 반도체 장치
JP5645592B2 (ja) 半導体装置の製造方法
KR20030067590A (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP2010109032A (ja) 半導体装置の製造方法
KR20140097260A (ko) 반도체 장치 제조 방법 및 반도체 장치
JP2006279062A (ja) 半導体素子および半導体装置
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US8154123B2 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
JP3836349B2 (ja) 半導体装置およびその製造方法
JP2010267741A (ja) 半導体装置の製造方法
JP2012028437A (ja) 半導体装置とその製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2014053647A (ja) 半導体装置の製造方法
JP5685807B2 (ja) 電子装置
JP5223666B2 (ja) 回路基板の製造方法及び半導体装置の製造方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JP5781825B2 (ja) 配線基板の製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JP5454090B2 (ja) 半導体装置の製造方法
JP2002368038A (ja) フリップチップ実装方法
JP4364074B2 (ja) 半導体素子の製造方法
JP2007035870A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401