JP2002299387A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents

半導体装置用テープキャリアおよびその製造方法

Info

Publication number
JP2002299387A
JP2002299387A JP2001096761A JP2001096761A JP2002299387A JP 2002299387 A JP2002299387 A JP 2002299387A JP 2001096761 A JP2001096761 A JP 2001096761A JP 2001096761 A JP2001096761 A JP 2001096761A JP 2002299387 A JP2002299387 A JP 2002299387A
Authority
JP
Japan
Prior art keywords
tape
copper foil
adhesive
polyimide resin
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001096761A
Other languages
English (en)
Inventor
Kenji Yamaguchi
健司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001096761A priority Critical patent/JP2002299387A/ja
Publication of JP2002299387A publication Critical patent/JP2002299387A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】TABテープキャリアの銅箔とテープ基材の熱
膨張係数の違いと接着剤の粘弾性の影響に起因する反り
を減少させることを可能にする。 【解決手段】ポリイミド樹脂フィルムから成るテープ基
材20の一方の片面に銅箔2を貼り合わせてフォトエッ
チングにより配線パターン5を形成し、その配線パター
ン5上をソルダレジスト16の膜で保護したTABテー
プキャリアにおいて、前記テープ基材20の他方の片面
に、熱膨張係数が前記銅箔2に近い接着剤層39又は接
着剤付ポリイミド樹脂フィルム41を裏打ち層40とし
て設け、反りを減少させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶用及びCSP
(Chip Scale Package)用TAB(Tape AutomatedBond
ing)テープや、プリンタ用あるいはLCD(Liquid Cr
ystal Display:液晶表示装置)用COF(Chip on Fil
m)TABテープなどの半導体装置用テープキャリアの
構造とその製造方法に関するものである。
【0002】
【従来の技術】従来のTAB用テープキャリアの基本構
造は、例えば、図8(a)に示すように、ポリイミド樹
脂フィルムから成るテープ基材20の片面に銅箔2を貼
り合わせた接着剤レス片面銅貼り1層CCL(Copper C
lad Laminate)か、又は、図8(b)に示すようにポリ
イミド樹脂フィルムから成るテープ基材20の片面に接
着剤3を介して銅箔2を貼り合わせた接着剤使用の片面
銅貼り1層CCLから成る。
【0003】従来のTABテープキャリアは、銅箔2の
Cu箔(9〜35μm厚さ)をロールラミネートしてキ
ュアした後、フォトレジストをコートしてプレキュアを
行い、露光して、現像、ポストキュアした後、Cu箔の
エッチングを行い、配線回路パターンを形成した後に、
液状のフォトソルダレジストを塗布しあるいはエポキシ
系ソルダレジストを印刷コートし、これを露光・現像し
て、あるいはポストベークを行い、配線回路パターンの
配線上に絶縁保護膜層を形成していた。
【0004】このようなTABテープキャリアにおいて
は、片面側のソルダレジストに起因して反りが発生する
との認識に立ち、その反りをなくす技術が幾つか提案さ
れている。例えば、特開平4−28244号公報には、
保護用レジスト層と同材質の補正レジスト層をベーステ
ープの反対面に形成することにより、熱履歴を受けた際
のベーステープにおける反り変形を防止する技術が開示
されている。また、特開平7−169793号公報に
は、ポリイミド系のフィルム基材の表面における回路パ
ターン上に、エポキシ系樹脂のソルダーレジストを塗布
し、裏面にはエポキシ系の裏面樹脂を塗布し、こうして
フィルム基材の両面をエポキシ系樹脂で覆うことによっ
て、フィルム基材の裏面における高信頼性樹脂との密着
力を、表面における密着力と同程度に高くして、表面加
圧に対する強度を高め、反りをなくす技術が開示されて
いる。
【0005】
【発明が解決しようとする課題】しかしながら、TAB
テープキャリアには、絶縁性樹脂フィルムのテープ基材
とこれに貼り合わせる銅箔との間における熱膨張係数の
違いに起因しても、無視し得ない反りが発生する。
【0006】すなわち、一般にTABテープは、ポリイ
ミド樹脂フィルムから成るテープ基材に対して、銅箔が
9〜35μm厚さのものをラミネート・キュアした後、
液状のフォトレジストを塗布し、所定の露光・現像をエ
ッチングし、銅箔の配線回路パターンを形成している。
ところが、銅箔に比較してポリイミドテープの銅箔ラミ
ネート時の熱膨張係数が小さいためと、特に耐熱性の接
着剤を扱った場合、その硬化収縮が大きいことに起因し
て、銅箔のラミネート・キュア後のTABテープの形状
が平坦ではなくなり、銅箔を内側にして雨ドイ状に反っ
てしまう。そのため、18μm厚さの銅箔を使用して
も、微細なパターン(50μmピッチ以下)を均一にエ
ッチングすることができず、Cu配線がショートしたり
断線したりして、製品不良となってしまう。
【0007】さらに、CSP・BGA用のTABテープ
キャリアの場合、テープ反りが大きく実装の生産性が悪
い。
【0008】一方、接着剤レス片面銅箔ポリイミドテー
プから成る1層CCLのTABテープキャリアにおいて
も、銅箔上にポリイミド樹脂をキャスティングし、ある
いはポリイミド樹脂をラミネートした際、銅箔の硬化収
縮が大きいため、形状が平坦でなくなり雨ドイ状に反っ
てしまう。
【0009】そこで、本発明の目的は、上記課題を解決
し、TABテープキャリアの銅箔とテープ基材の熱膨張
係数の違いと接着剤の粘弾性の影響に起因する反りを減
少させる構造の半導体装置用テープキャリアとその製造
方法を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
【0011】(1)請求項1の発明に係る半導体装置用
テープキャリアは、ポリイミド樹脂フィルムから成るテ
ープ基材の一方の片面に銅箔を設けてフォトエッチング
により配線パターンを形成し、その配線パターン上をソ
ルダレジスト膜で保護した半導体装置用テープキャリア
において、前記テープ基材の他方の片面に、熱膨張係数
が前記銅箔に近い接着剤層から成る裏打ち層を設けたこ
とを特徴とする。
【0012】また請求項2の発明に係る半導体装置用テ
ープキャリアは、ポリイミド樹脂フィルムから成るテー
プ基材の一方の片面に銅箔を貼り合わせてフォトエッチ
ングにより配線パターンを形成し、その配線パターン上
をソルダレジスト膜で保護した半導体装置用テープキャ
リアにおいて、前記テープ基材の他方の片面に、熱膨張
係数が前記銅箔に近い別のポリイミド樹脂フィルムに接
着剤層を設けて成る接着剤付ポリイミド樹脂フィルムを
裏打ち層として貼り合わせたことを特徴とする。
【0013】本発明の半導体装置用テープキャリアは、
次の2つの形態を含むものである。第1は、接着剤レス
片面銅箔ポリイミドテープ(代表的には接着剤レス片面
銅貼り1層CCL(Copper Clad Laminate))のよう
に、テープ基材の片面に接着剤なしで金属箔たる銅箔を
形成した形態であり、第2は、接着剤使用の片面銅貼り
1層CCLのように、テープ基材の片面に接着剤を用い
て金属箔たる銅箔を貼り合わせた形態である。
【0014】すなわち、本発明の半導体装置用テープキ
ャリアの好ましい形態は、前記テープ基材に金属箔を貼
り合わせた構造が、接着剤レス片面銅貼り1層CCL又
は接着剤使用の片面銅貼り1層CCLから成るものであ
る(請求項3)。ここで、「銅貼り」とは、銅箔上にテ
ープ基材のポリイミド樹脂をキャスティングしあるいは
ラミネートする場合を含む。
【0015】(2)本発明に係る半導体装置用テープキ
ャリアの製造方法には2つの形態がある。第1は、請求
項3に係る製造方法であり、ポリイミド樹脂フィルムか
ら成るテープ基材の一方の片面に銅箔を設けた構造の半
導体装置用テープキャリアの製造方法において、前記テ
ープ基材の他方の片面に、裏打ち層として、熱膨張係数
が前記銅箔に近い接着剤層を予め貼り合わせ、このテー
プ基材の一方の片面に接着剤なしで前記銅箔を貼り合わ
せて接着剤レス片面銅貼り1層CCLテープを構成し、
その銅箔面を露光・エッチングして配線パターンを形成
し、その配線パターン上にソルダレジスト膜を形成する
ことを特徴とする。
【0016】この製造方法は、接着剤レス片面銅貼り1
層CCLのように、テープ基材の片面に接着剤なしで金
属箔たる銅箔を形成した形態を対象としたものである。
【0017】第2は、請求項4に係る製造方法であり、
ポリイミド樹脂フィルムから成るテープ基材の一方の片
面に銅箔を貼り合わせた構造の半導体装置用テープキャ
リアの製造方法において、前記テープ基材の他方の片面
に、裏打ち層として、熱膨張係数が前記銅箔に近い別の
ポリイミド樹脂フィルムに接着剤層を設けて成る接着剤
付ポリイミド樹脂フィルムを予め貼り合わせ、このテー
プ基材の一方の片面に接着剤を介して前記銅箔を貼り合
わせて接着剤使用の片面銅貼り1層CCLテープを構成
し、その銅箔面を露光・エッチングして配線パターンを
形成し、その配線パターン上にソルダレジスト膜を形成
することを特徴とする。
【0018】この製造方法は、接着剤使用の片面銅貼り
1層CCLのように、テープ基材の片面に接着剤を用い
て金属箔たる銅箔を貼り合わせた形態を対象としたもの
である。
【0019】本発明のテープキャリアの製造方法(請求
項3又は4)においては、前記ソルダレジストの硬化処
理を施した後、そのソルダレジスト膜から露出している
配線パターン部分に、Sn、Ni、Au等のめっきを施
すとよい。この場合、配線パターン上に無電解めっきま
たは電気めっきを施し、その後ソルダレジストを塗布し
て硬化処理を施すようにするとよい。 <作用>上述したように、従来では、ポリイミドテープ
の銅箔ラミネート時の熱膨張係数が小さいためと、特に
耐熱性の接着剤の粘弾性の影響とで、TABテープの形
状が平坦ではなくなり、銅箔を内側にして雨ドイ状に反
ってしまって平坦性が悪い。そのため微細なパターン
(50μmピッチ以下)を均一にすることができず、断
線とショートと寸法公差はずれ等で製品不良となってし
まい、50μm配線ピッチ以下では、TABテープの生
産性が悪い。そこで本発明は、反りの小さいTABテー
プを得られるようにして、これらを改善するものであ
る。
【0020】本発明は、一方の片面に金属箔たる銅箔を
貼り合わせたポリイミド樹脂フィルムから成るテープ基
材、例えば接着剤レス片面銅貼り1層CCL又は接着剤
使用の片面銅貼り1層CCLの他方の片面に、熱膨張係
数が上記金属箔(銅箔等)に近い接着剤層を裏打ち層と
して形成するか、熱膨張係数が前記銅箔に近い別のポリ
イミド樹脂フィルムに接着剤層を設けて成る接着剤付ポ
リイミド樹脂フィルムを裏打ち層として形成するもので
あり、これにより反りの小さいテープキャリアを構成す
るものである。
【0021】すなわち、本発明の要点は、接着剤レス片
面銅箔ポリイミドテープ(1層CCL)あるいは接着剤
使用の片面Cu貼りポリイミドあるいはガラスエポキシ
テープを用いて配線パターンを形成してなるTAB用テ
ープにおいて、接着剤レス片面銅箔ポリイミドテープの
ポリイミド表面にすでに裏打ち層としての接着剤層又は
接着剤付ポリイミド樹脂フィルムを貼り合わせたものを
用いること、又は接着剤使用の片面Cu貼りポリイミド
テープのポリイミド表面にすでに裏打ち層としての接着
剤層又は接着剤付ポリイミド樹脂フィルムを貼り合わせ
たものを用いることにある。
【0022】既に述べたように、従来では、図8(a)
に示す接着剤レス片面銅貼り1層CCL、および図8
(b)に示す接着剤使用の片面銅貼り1層CCLのいず
れの場合も、ポリイミド樹脂フィルムから成るテープ基
材20の一方の片面に単に銅箔2を貼り合わせた構造で
ある。従って、従来の場合、銅箔2をラミネートする際
に、テープ基材20のポリイミド樹脂テープが、耐熱性
の接着剤3及び銅箔2より加熱昇温時の伸びが少なく、
このため冷却して室温に戻った後におけるその収縮量に
差が生じる結果、テープキャリアは銅箔2を内側にして
雨ドイ状に反ってしまう。
【0023】そこで、本発明では、このような場合、図
2(a1)、図3(b1)のように、ポリイミド樹脂フ
ィルムから成るテープ基材20の銅箔2とは反対側の面
に、銅箔2に近い収縮量つまり熱膨張係数を有する接着
剤層39を、又は熱膨張係数が銅箔2に近い別のポリイ
ミド樹脂フィルム41に接着剤層39を設けて成る接着
剤付ポリイミド樹脂フィルムを、裏打ち層40として形
成する。そして、この裏打ち層40付きのテープ基材2
0の他方の片面に接着剤層3を貼り付けたものを第2の
テープ基材として取り扱い、これに銅箔2をラミネート
して、平坦な形状のTABテープキャリアを製造するも
のである。
【0024】上記のラミネート・キュアする銅箔として
は、例えば電解あるいは圧延箔で厚さ3〜25μmのも
のを用いる。この銅箔は入手可能で粗化面あらさを制御
した電解あるいは圧延箔をもちいれば良い。銅箔の厚さ
が12〜35μmの場合は、入手可能で粗化面あらさを
制御したもので有れば良い。銅箔の厚さが35μmを超
えると塩化第二鉄のエッチング液で均一に除去する時間
が長くなりエッチング効率が悪くなる。
【0025】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
【0026】図1は本発明のTABテープキャリアの実
施形態を示したものである。
【0027】図1(a)は、ポリイミド樹脂フィルムか
ら成るテープ基材20の一方の片面に接着剤なしで金属
箔たる銅箔2を貼り合わせた接着剤レス片面銅貼り1層
CCLテープにおいて、そのテープ基材20の他方の片
面に、熱膨張係数が前記銅箔2に近い接着剤層39から
成る裏打ち層40を形成した形態を示す。
【0028】また図1(b)は、ポリイミド樹脂フィル
ムから成るテープ基材20の一方の片面に接着剤3を介
して金属箔たる銅箔2を貼り合わせた接着剤使用の片面
銅貼り1層CCLテープにおいて、そのテープ基材20
の他方の片面に、熱膨張係数が前記銅箔2に近い別のポ
リイミド樹脂フィルム41に接着剤層39を設けて成る
接着剤付ポリイミド樹脂フィルムを、裏打ち層40とし
て貼り合わせた形態を示す。
【0029】上記銅箔2にはフォトエッチングにより配
線パターンが形成され、その配線パターン上にソルダレ
ジスト膜から成る保護膜が形成されて製品としてのTA
Bテープキャリアが完成される。
【0030】図2及び図3に、上記2種類のTABテー
プキャリアの製造方法を示す。図2(a1)〜(a3)
は、上記図1(a)の接着剤レス片面銅貼り1層CCL
テープキャリアの製造工程を示し、図3(b1)〜(b
5)は、上記図1(b)の接着剤使用の片面銅貼り1層
CCLテープキャリアの製造工程を示す。
【0031】前者の接着剤レス片面銅貼り1層CCL構
造のテープキャリアの場合は、図2(a1)に示すよう
に、ポリイミド樹脂フィルムから成るテープ基材20の
一方の片面に接着剤なしで銅箔2を貼り合わせた接着剤
レス片面銅貼り1層CCLテープと、熱膨張係数が前記
銅箔2に近い裏打ち用の接着剤層39のテープとを用意
し、図2(a2)に示すように、前者のテープ基材20
の他方の片面に裏打ち層40として接着剤層39をラミ
ネートすることにより製造される。
【0032】一方、後者の接着剤使用の片面銅貼り1層
CCL構造のテープキャリアの場合は、図3(b1)に
示すように、ポリイミド樹脂フィルムから成るテープ基
材20の片面(銅箔2が設けられる一方の片面に対しそ
の反対側の他方の片面)に、先に裏打ち層40として、
熱膨張係数が前記銅箔2に近い別のポリイミド樹脂フィ
ルム41に接着剤層39を設けて成る接着剤付ポリイミ
ド樹脂フィルムを、ラミネートして成る裏打ち層付テー
プ基材22を用意する。
【0033】次に、図3(b2)に示すように、この裏
打ち層付テープ基材22に対し、その裏打ち層40の設
けられていない面側である一方の片面に、耐熱性の接着
剤3を塗布又は接着剤シートの形で設ける。
【0034】そして、図3(b3)〜(b5)に示すよ
うに、この接着剤付きテープ基材32に対し、その接着
剤3の設けられている面側に銅箔2をラミネートする。
この銅箔2がラミネートされる際には、接着剤付きテー
プ基材32が図3(b4)の如く加熱昇温されることに
なる。しかし、この接着剤付きテープ基材32には、熱
膨張係数が前記銅箔2に近いポリイミド樹脂フィルム4
1が裏打ちされているので、このTABテープキャリア
1は、図3(b5)に示すように、冷却して室温に戻っ
た後も変形を生じない。図2のように裏打ち層として接
着剤層39を貼り合わせた形態の場合(図2(a1)〜
(a3))においても、同様に変形を生じない。
【0035】このようにテープキャリアの形状が平坦と
なるため、エッチング歩留の改善と生産性を向上させ、
更に半導体素子組み立て実装での生産性と歩留を向上さ
せることができる。特に、50μm配線ピッチ以下の微
細なパターンにおいて、断線やショートや寸法公差はず
れ等による製品不良の発生をなくし、TABテープキャ
リアの生産性を向上させることができる。
【0036】
【実施例】<実施例1>図4(a)(b)に本発明のT
ABテープキャリアとこれを用いた半導体装置の第1の
実施例を示す。
【0037】図4(a)に示すように、予め、厚さ25
μm、幅70mmのポリイミド樹脂フィルムから成るテー
プ基材20に、裏打ち層40として、熱膨張係数が次に
述べる銅箔2に近い厚さ12.5μmのポリイミド樹脂
フィルム41に厚さ12μmの接着剤層39を形成して
成る接着剤付ポリイミド樹脂フィルムを、ロールラミネ
ート・キュアして設け、裏打ち層付テープ基材22(図
3(b2))とする。
【0038】これにエポキシ系接着剤3を貼り合わせ接
着剤付きテープ基材32(図3(b3))を得る。これ
にパンチングで送り穴(パーフォレーション)とCSP
・BGAのはんだボールを形成するためのポリイミドビ
アホール(はんだボール用ビアホール12)(300μ
m直径)を144穴打ち抜き、次いで銅箔2として三井
金属鉱業製のFQ−VLP箔銅箔(厚さ箔18μm)テ
ープをラミネート・キュアした後、次に、フォトアプリ
ケーションで銅箔面を露光・エッチングして、銅箔信号
層のインナリード4を含む配線パターン5(50μmピ
ッチ)を形成した。次に、配線パターン5上に全面に無
電解Snめっき21を0.4μm厚さ施し、その後に液
状ソルダレジスト16を塗布して、TAB用テープキャ
リア1の完成品とした。
【0039】比較のため、上記の組み合わせで、図8
(b)の従来品として、厚さ50μm、幅70mmのポリ
イミド樹脂フィルムから成るテープ基材20に、エポキ
シ系接着剤3を貼り合わせて接着剤付きテープ基材と
し、これに銅箔2として三井金属鉱業製のFQ−VLP
箔銅箔厚さ箔18μmテープをラミネート・キュアした
後、次にフォトアプリケーションで配線パターン5(5
0μmピッチ)を形成したものを作成した。
【0040】ソルダレジスト16を塗布する前の段階で
従来品と本発明品を比較した結果、本発明のテープキャ
リアのものが、テープの反りが1/2以下と小さくな
り、断線、ショートが少なく、生産歩留が向上した。ま
た、ソルダレジスト16を塗布した後の段階でも、フォ
トレジストの搬送中の接触によるレジスト面の擦れが減
少した。
【0041】次に、図4(b)に示すように、上記TA
Bテープキャリアを用いて半導体装置パッケージを組み
立てた。まず、TAB用テープキャリア1上に半導体素
子(半導体チップ)10を設け、その突き出し電極(A
uのバンプ電極26)をインナリード4のめっきパター
ンとフリップチップ・インナリードボンディング(フリ
ップチップ接合24)してTABテープの配線パターン
5と接続した。
【0042】次に、この接続部をアンダフィル剤33で
充満した後、半導体素子10側の片面をトランスファー
モールド樹脂36にてトランスファーモールドし、キュ
ア後、はんだボール用ビアホール12にはんだボール2
5を搭戴して半導体装置パッケージの完成品とした。
【0043】その際、本発明の構造と製造方法によるテ
ープキャリアのものが、反りによる搬送のトラブルとテ
ープ反りに起因する半導体素子の割れもなく、片面をト
ランスファーモールドすることによる樹脂漏れ(テープ
反りに起因する歪み)も少なく、良好な組み立てができ
た。
【0044】<実施例2>図5に本発明のTABテープ
キャリアとこれを用いた半導体装置の第2の実施例を示
す。
【0045】図5に示すように、予め、厚さ25μm、
幅70mmのポリイミド樹脂フィルムから成るテープ基材
20に、裏打ち層40として、熱膨張係数が次に述べる
銅箔2に近い厚さ12.5μmのポリイミド樹脂フィル
ム41に厚さ12μmの接着剤層39を形成して成る接
着剤付ポリイミド樹脂フィルムをロールラミネート・キ
ュアして設け、裏打ち層付テープ基材22(図3(b
2))とする。これにエポキシ系接着剤3を貼り合わせ
接着剤付きテープ基材32(図3(b3))を得る。こ
れにパンチングで送り穴(パーフォレーション)とCS
P・BGAのはんだボールを形成するためのはんだボー
ル用ビアホール12(300μm直径)を144穴打ち
抜き、次いで銅箔2として三井金属鉱業製のFQ−VL
P箔銅箔(厚さ箔18μm)テープをラミネート・キュ
アした後、フォトアプリケーションで銅箔面を露光・エ
ッチングして、銅箔信号層のインナリード4を含む配線
パターン5(50μmピッチ)を形成した。
【0046】次に、図4の場合と異なり、配線パターン
5に液状ソルダレジスト16を塗布し、ソルダレジスト
の硬化処理を施した後、そのソルダレジスト塗布層(ソ
ルダレジスト膜)から露出している配線パターン部分
(インナーリード等の端子領域)に、NiとAuの電気
めっき(Ni/Auめっき28)を1.0μmと0.4
μm厚さに施して、TAB用テープキャリアの完成品と
した。
【0047】比較のため、上記の組み合わせで、図8
(b)の従来品として、厚さ50μm、幅70mmのポリ
イミド樹脂フィルムから成るテープ基材20に、エポキ
シ系接着剤3を貼り合わせて接着剤付きテープ基材と
し、これに銅箔2として三井金属鉱業製のFQ−VLP
箔銅箔厚さ箔18μmテープをラミネート・キュアした
後、次にフォトアプリケーションで配線パターン5(5
0μmピッチ)を形成したものを作成した。
【0048】その結果、本発明のポリイミドテープのも
のが、テープ反りが1/2以下と小さくなり、断線、シ
ョートが少なく、フォトレジストの搬送中の接触による
レジスト面の擦れも減少し、歩留が向上した。
【0049】次に、上記TABテープキャリアを用いて
半導体装置パッケージを組み立てた。まず、TAB用テ
ープキャリアのめっきパターンに、半導体素子(半導体
チップ)10をダイアタッチ剤34で固定した後、半導
体素子10の素子電極と配線パターン5の銅配線が露出
しているパッド領域(Ni/Auめっき28)とを金ワ
イヤ8にてワイヤボンディングし、TABテープの配線
パターン5と接続した。
【0050】次に、半導体素子10側の片面をトランス
ファーモールド樹脂36にてトランスファーモールド
し、キュア後、はんだボール用ビアホール12にはんだ
ボール25を搭載して完成品とした。
【0051】その際、本発明の構造と製造方法によるテ
ープキャリアのものが、反りによる搬送のトラブルとテ
ープ反りに起因する半導体素子の割れもなく、片面をト
ランスファーモールドすることによる樹脂漏れ(テープ
反りに起因する歪み)も少なく、良好な組み立てができ
た。
【0052】<実施例3>図6に本発明のTABテープ
キャリアとこれを用いた半導体装置の第3の実施例を示
す。このTABテープキャリアは、図4(a)と基本的
に同じ構成であるが、中央に素子搭載部たるデバイスホ
ール6を有する点で相違している。
【0053】また、このテープキャリアには、デバイス
ホール6の箇所で半導体素子10が搭載されフリップチ
ップ接続された後、接着剤38を介してスティフナー3
7が設けられて、半導体装置パッケージが構成されてい
る。
【0054】<変形例>上記実施例(図4〜図6)のT
ABテープキャリアでは、接着剤使用の片面銅貼り1層
CCLの場合を例にして説明したが、本発明はこれに限
られるものではなく、例えば、図7に示す接着剤レス片
面銅貼り1層CCL23の場合にも適用することができ
る。また、この接着剤レスの片面配線のフリップチップ
接合のBGA半導体装置用のTABテープキャリアや、
接着剤レスの片面配線のインナリードボンディングタイ
プおよびワイヤボンディングタイプのTABテープキャ
リアにも応用することが可能である。
【0055】ここで、上記実施例(図4〜図7)の作用
効果をまとめれば、次のようになる。
【0056】(1)本実施例のTAB用テープキャリア
は、テープ基材の銅箔と反対側に熱膨張係数が銅箔に近
い裏打ち層を具備するため、銅箔を貼り合わせて室温に
戻ったときの収縮量が、銅箔と接着剤の収縮量に近づく
ため、テープの反りを小さく制御することができ、その
結果、微細配線のエッチング歩留も向上し、品質の安定
したTAB用テープキャリアを供給することができる。
【0057】(2)本実施例のTAB用テープキャリア
を用い、そのめっきパターンに半導体素子をダイアタッ
チ剤で固定した後ワイヤボンディングしてTAB用テー
プキャリアの配線と接続し、更に半導体素子側の片面を
トランスファーモールドし、キュア後はんだボールを搭
載して半導体装置を組み立てた場合、裏打ち層を具備し
ない従来のテープキャリアを用いた場合と比較し、本発
明の製法とその構造のものは、反りによる搬送のトラブ
ルがなく、またテープ反りに起因する半導体素子(チッ
プ)の割れもなく、片面をトランスファーモールドした
ことによる樹脂漏れやテープ反りに起因する歪みも少な
く、良好な組み立てができる。
【0058】(3)本実施例のTAB用テープキャリア
は、テープの反りが小さいため、微細配線(50μmピ
ッチ以下)のエッチング形状が良く、エッチングファク
タが3.5以上と向上するため、絶縁抵抗性が高く、ま
た、耐マイグレーション特性に優れている。
【0059】(4)本実施例のTAB用テープキャリア
は、銅箔の厚さを選定することにより、60μmピッチ
以下の微細配線を効率良く生産することができ、しかも
30μmピッチ(Line/Space=15μm/5
μm)の配線の形成が容易なため、スリムな設計が可能
となり、小型化が容易なBGA・CSP構造のTAB用
テープキャリアを供給することができる。
【0060】<使用方法、応用システムなど>本発明の
TAB用テープキャリアは、耐マイグレーション特性に
優れた、微細配線(ピッチ60μm以下)のデバイスホ
ール無しのフリップチップ接続用、および、デバイスホ
ール有りのビームリードタイプのLCD(液晶ディスプ
レイ)用として適用することが可能である。
【0061】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
【0062】(1)本発明のテープキャリア(請求項1
〜2)によれば、一方の片面に金属箔たる銅箔を設けた
ポリイミド樹脂フィルムから成るテープ基材、例えば接
着剤レス片面銅貼り1層CCL、又は接着剤使用の片面
銅貼り1層CCLの他方の片面に、熱膨張係数が上記金
属箔(銅箔等)に近い裏打ち層を、接着剤層又は接着剤
付ポリイミド樹脂フィルムの形で具備するため、銅箔を
貼り合わせて室温に戻ったときの収縮量が、銅箔と接着
剤の収縮量に近づく。このため、テープの反りを小さく
制御することができ、その結果、微細配線のエッチング
歩留も向上し、品質の安定したTAB用テープキャリア
を供給することができる。
【0063】本発明のテープキャリアは、テープの反り
が小さいため微細配線(50μmピッチ以下)のエッチ
ング形状が良く、エッチングファクタが3.5以上と向
上するため、絶縁抵抗性が高く、また、耐マイグレーシ
ョン特性に優れている。
【0064】本発明のテープキャリアは、銅箔の厚さを
選定することにより、60μmピッチ以下の微細配線の
ものを効率良く生産することができ、しかも30μmピ
ッチ(Line/Space=15μm/5μm)の配
線の形成が容易なため、スリムな設計が可能となり小型
化に容易なBGA・CSP構造のTAB用テープキャリ
アを供給することができる。
【0065】(2)本発明のテープキャリアの製造方法
(請求項3〜4)によれば、接着剤レス片面銅貼り1層
CCL又は接着剤使用の片面銅貼り1層CCLのTAB
用テープキャリアを製造するに際し、ポリイミド樹脂フ
ィルムから成るテープ基材の銅箔とは反対側の面に、テ
ープ基材と同種であって銅箔に近い熱膨張係数を有する
裏打ち層を、接着剤層又は接着剤付ポリイミド樹脂フィ
ルムの形で形成するため、TAB用テープキャリアの製
造の初期工程より最終工程に至るまで、反りのないテー
プキャリアを取り扱うことができ、製造工程全体の効率
の向上に寄与することができる。
【0066】また、このTAB用テープキャリアを用い
た半導体装置パッケージの製造に際しても、反りによる
搬送のトラブルがなく、またテープ反りに起因する半導
体素子(チップ)の割れもなく、片面をトランスファー
モールドよる樹脂漏れやテープ反りに起因する歪みも少
なく、良好な組み立てができる。
【図面の簡単な説明】
【図1】本発明のTAB用テープキャリアの2つの基本
構造を示す横断面図である。
【図2】本発明のTAB用テープキャリアの第1の基本
構造の製造方法を示した図である。
【図3】本発明のTAB用テープキャリアの第2の基本
構造の製造方法を示した図である。
【図4】本発明の第1の実施例を示したもので、(a)
はTABテープキャリアの横断面図、(b)はそれを用
いた半導体装置の横断面図である。
【図5】本発明の第2の実施例を示す横断面図である。
【図6】本発明の第3の実施例を示す横断面図である。
【図7】本発明の他の実施例を示す横断面図である。
【図8】従来のTAB用テープキャリアの基本構造図で
ある。
【図9】従来のTAB用テープキャリアのラミネート・
キュア後の横断面を示す説明図である。
【符号の説明】
2 銅箔 3 接着剤 4 インナリード 5 配線パターン 12 はんだボール用ビアホール 16 ソルダレジスト 20 ポリイミド樹脂フィルムから成るテープ基材 22 裏打ち層付テープ基材 23 接着剤レス片面銅貼り1層CCL 32 接着剤付きテープ基材 38 接着剤 39 接着剤層 40 裏打ち層 41 別のポリイミド樹脂フィルム

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】ポリイミド樹脂フィルムから成るテープ基
    材の一方の片面に銅箔を設けてフォトエッチングにより
    配線パターンを形成し、その配線パターン上をソルダレ
    ジスト膜で保護した半導体装置用テープキャリアにおい
    て、 前記テープ基材の他方の片面に、熱膨張係数が前記銅箔
    に近い接着剤層から成る裏打ち層を設けたことを特徴と
    する半導体装置用テープキャリア。
  2. 【請求項2】ポリイミド樹脂フィルムから成るテープ基
    材の一方の片面に銅箔を貼り合わせてフォトエッチング
    により配線パターンを形成し、その配線パターン上をソ
    ルダレジスト膜で保護した半導体装置用テープキャリア
    において、 前記テープ基材の他方の片面に、熱膨張係数が前記銅箔
    に近い別のポリイミド樹脂フィルムに接着剤層を設けて
    成る接着剤付ポリイミド樹脂フィルムを裏打ち層として
    貼り合わせたことを特徴とする半導体装置用テープキャ
    リア。
  3. 【請求項3】ポリイミド樹脂フィルムから成るテープ基
    材の一方の片面に銅箔を設けた構造の半導体装置用テー
    プキャリアの製造方法において、 前記テープ基材の他方の片面に、裏打ち層として、熱膨
    張係数が前記銅箔に近い接着剤層を予め貼り合わせ、 このテープ基材の一方の片面に接着剤なしで前記銅箔を
    貼り合わせて接着剤レス片面銅貼り1層CCLテープを
    構成し、 その銅箔面を露光・エッチングして配線パターンを形成
    し、その配線パターン上にソルダレジスト膜を形成する
    ことを特徴とする半導体装置用テープキャリアの製造方
    法。
  4. 【請求項4】ポリイミド樹脂フィルムから成るテープ基
    材の一方の片面に銅箔を貼り合わせた構造の半導体装置
    用テープキャリアの製造方法において、 前記テープ基材の他方の片面に、裏打ち層として、熱膨
    張係数が前記銅箔に近い別のポリイミド樹脂フィルムに
    接着剤層を設けて成る接着剤付ポリイミド樹脂フィルム
    を予め貼り合わせ、 このテープ基材の一方の片面に接着剤を介して前記銅箔
    を貼り合わせて接着剤使用の片面銅貼り1層CCLテー
    プを構成し、 その銅箔面を露光・エッチングして配線パターンを形成
    し、その配線パターン上にソルダレジスト膜を形成する
    ことを特徴とする半導体装置用テープキャリアの製造方
    法。
JP2001096761A 2001-03-29 2001-03-29 半導体装置用テープキャリアおよびその製造方法 Pending JP2002299387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001096761A JP2002299387A (ja) 2001-03-29 2001-03-29 半導体装置用テープキャリアおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001096761A JP2002299387A (ja) 2001-03-29 2001-03-29 半導体装置用テープキャリアおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2002299387A true JP2002299387A (ja) 2002-10-11

Family

ID=18950643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001096761A Pending JP2002299387A (ja) 2001-03-29 2001-03-29 半導体装置用テープキャリアおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2002299387A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1851805A2 (en) * 2005-01-26 2007-11-07 United Solar Ovonic Corporation Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
CN100356553C (zh) * 2003-04-25 2007-12-19 三井金属矿业株式会社 安装电子部件的薄膜载带
KR20130137992A (ko) * 2012-06-08 2013-12-18 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356553C (zh) * 2003-04-25 2007-12-19 三井金属矿业株式会社 安装电子部件的薄膜载带
EP1851805A2 (en) * 2005-01-26 2007-11-07 United Solar Ovonic Corporation Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
EP1851805A4 (en) * 2005-01-26 2010-10-20 United Solar Ovonic Corp METHOD FOR REMOVING WINDING FOR DEVICES ON THIN FLEXIBLE SUBSTRATES AND DEVICES PRODUCED ACCORDING TO SAID METHOD
KR20130137992A (ko) * 2012-06-08 2013-12-18 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
KR101958831B1 (ko) * 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP4052915B2 (ja) 回路装置の製造方法
KR20020050148A (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWM512216U (zh) 半導體基板結構與半導體封裝結構
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
KR100861246B1 (ko) Cof필름 캐리어 테이프 및 그 제조 방법
JP3555502B2 (ja) Cof用tabテープキャリアの製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JP3424523B2 (ja) Tab用テープキャリア及びその製造方法
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法
JP3879516B2 (ja) 配線基板の製造方法及び配線基板
JP2002231769A (ja) テープキャリア及びその製造方法
JP4333218B2 (ja) スティフナー付き多層回路配線板
JP2005123493A (ja) 配線基板及び素子実装基板
JP4033090B2 (ja) 半導体装置用テープキャリアの製造方法
JP3351312B2 (ja) T−bga用tabテープの製造方法
JP3444787B2 (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
US9674955B2 (en) Tape carrier package, method of manufacturing the same and chip package
JP3562074B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP2001127117A (ja) Tabテープの製造方法
JP2002246423A (ja) テープキャリア及びその製造方法
JPH0510365Y2 (ja)
JP4073294B2 (ja) 回路装置の製造方法
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111