JP2008198933A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008198933A JP2008198933A JP2007034997A JP2007034997A JP2008198933A JP 2008198933 A JP2008198933 A JP 2008198933A JP 2007034997 A JP2007034997 A JP 2007034997A JP 2007034997 A JP2007034997 A JP 2007034997A JP 2008198933 A JP2008198933 A JP 2008198933A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- metal
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000002245 particle Substances 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims description 157
- 239000002184 metal Substances 0.000 claims description 157
- 230000004888 barrier function Effects 0.000 claims description 49
- 239000002923 metal particle Substances 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 11
- 150000002739 metals Chemical class 0.000 claims description 9
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 239000010949 copper Substances 0.000 abstract description 237
- 238000009713 electroplating Methods 0.000 abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052802 copper Inorganic materials 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 216
- 239000010410 layer Substances 0.000 description 47
- 230000008569 process Effects 0.000 description 46
- 230000015572 biosynthetic process Effects 0.000 description 45
- 238000010586 diagram Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002500 effect on skin Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001803 electron scattering Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- FEBFYWHXKVOHDI-UHFFFAOYSA-N [Co].[P][W] Chemical compound [Co].[P][W] FEBFYWHXKVOHDI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon (Ar) Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000031864 metaphase Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000002463 transducing effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】Cu配線10を、その中央部のCu粒子10aが比較的大きく、その上部や下部のCu粒子10aが比較的小さくなるような構造にする。このような構造は、Cu配線10をダマシン法により形成する際の電解めっき時の電流密度を制御することによって形成することができる。このような構造にしたCu配線10では、その上部よりも中央部に比較的電流が流れやすくなり、その上部のCu原子の拡散が抑えられるようになり、また、それにより、キャップ膜14界面からのCu原子の拡散が抑えられるようになる。
【選択図】図3
Description
また、本発明は、信頼性の高い金属配線を備えた半導体装置を安定して製造することのできる半導体装置の製造方法を提供することを目的とする。
はじめに、Cu配線の構成とその特性について説明する。
まず、様々な形状のCu配線を形成してその抵抗を精密に測定し、さらに、それらのCu配線の配線幅や配線高さを精密に測定して、抵抗率を算出した。また、Cu配線形成時のCu膜の形成条件、Cu配線の配線幅、配線高さを変えることによって、Cu配線を構成するCu粒子の粒径(グレインサイズ)を変化させた。粒径は、TEM(Transmission Electron Microscope)またはEBSP(Electron Back Scattering Pattern)法を用いて測定した。
図2はCu配線内の粒径分布の説明図である。
図3はCu配線の構成例を示す要部断面模式図である。
Cu配線10内の粒径分布は、例えば、Cu膜を形成する際の電解めっき時の電流密度を制御することによって制御することができる。
まず、SiO2等の層間絶縁膜21およびSiN等のハードマスク22に溝を形成し、TaやTi、あるいはTaN等を用いたバリアメタル23とシードCu膜(図示せず。)の形成後、電解めっきによりCu膜を形成する。電解めっき時には、初期で電流密度を低くし、中期から後期にかけては電流密度を高くする、従来通りの手法を用いてCu膜を形成する。その後、ハードマスク22までCMPを行い、Cu配線20を形成する。これにより、図4に示したような状態を得る。
このような方法により、中央部ではCu粒子30aが比較的大きく、キャップ膜と接する上部ではCu粒子30aが比較的小さいCu配線を形成することができ、エレクトロマイグレーション耐性を高めることが可能になる。
図9に示すAl配線40は、その下層と上層に、TaやTi、あるいはTaN等の高融点金属を用いたバリアメタル41,42が積層されている。
以上説明したように、従来半導体装置製造に用いている装置を用い、その形成条件を適切に制御することにより、エレクトロマイグレーション耐性を有する金属配線を形成することができ、そのような信頼性の高い金属配線を備えた半導体装置を安定して実現することが可能になる。
(実施例1)
ここでは、電解めっき時の電流密度条件を制御する方法を用いた例について述べる。Cu配線形成の各工程断面図を図10から図19に示す。なお、トランジスタ部については、その図示を省略している。各工程について順に説明する。
まず、Si基板50上に形成されたSiO2の下地絶縁膜51の上に、CVD法を用いて、膜厚約250nmの炭化酸化シリコン(SiOC)の低誘電率(Low−k)膜を堆積し、層間絶縁膜52を形成した。この層間絶縁膜52上に、膜厚約50nmのハードマスク53を形成した。
層間絶縁膜52およびハードマスク53の形成後、フォトリソグラフィとエッチングにより、層間絶縁膜52およびハードマスク53を貫通する幅100nm〜1000nmの下層Cu配線用の溝54を形成した。
溝54の形成後、スパッタ法を用いて、TaまたはTaNのバリアメタル55を形成し、さらに、シードCu膜(図示せず。)を形成した。
バリアメタル55およびシードCu膜の形成後、シードCu膜上に電解めっきによりCu膜56を形成し、上記図11および図12に示した溝54をCu膜56により埋め込んだ。
電解めっきによるCu膜56の形成後、Cu膜56とその下のシードCu膜およびバリアメタル55の不要な部分を除去するため、CMPによる平坦化を行った。これにより、シードCu膜とCu膜56からなる下層Cu配線を形成した。
CMP後、CVD法を用い、Cu配線のCu原子の拡散防止膜となる、膜厚約50nmのSiCのキャップ膜57を形成した。その後、CVD法を用い、膜厚約450nmのSiOCの層間絶縁膜58を形成し、さらに、CVD法を用い、膜厚約50nmのハードマスク59を形成した。
キャップ膜57、層間絶縁膜58およびハードマスク59の形成後、デュアルダマシン法を用い、フォトリソグラフィとエッチングにより、下層Cu配線に通じるビアホール60と上層Cu配線用の溝61を形成した。
図17は電解めっき工程後の要部断面模式図である。
電解めっきによるCu膜63の形成後、ハードマスク59までCMPを行って、Cu膜63とその下のシードCu膜およびバリアメタル62の不要な部分を除去し、それにより、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。
ビアおよび上層Cu配線の形成後、CVD法を用い、膜厚約50nmのSiCのキャップ膜64を形成し、その上に、SiOCの層間絶縁膜65を形成した。
また、比較対象試料として、従来の製造方法を用いた試料も作製した。すなわち、従来手法による試料では、電解めっきによってCu膜を埋め込む際、その初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、中期には20mA/cm2となるようにし、その後は溝が完全に埋め込まれるまでその電流密度を変えずに成膜を行った。その他のプロセス上の条件は、上記実施例1の場合と同じにした。
ここでは、イオン注入を利用する方法について述べる。
Cu配線の形成工程は、上記実施例1に示した上記図10〜図12の工程までは同じであり、続く下層Cu配線形成のための図13の電解めっき工程においては、ここでは従来手法を用いてCu膜56を形成した。すなわち、図12に示した溝54の下部および下部側の側壁部を埋め込む電解めっきの初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、溝54の中央部を埋め込む中期には20mA/cm2となるようにし、その後は溝54が完全に埋め込まれるまで電流密度を変えずに成膜を行った。
このように下層Cu配線および上層Cu配線の形成の際にイオン注入を行ったことで、電解めっきで形成されたCu膜56,63の結晶格子間にArが入り込み、その結晶性が乱れ、イオン注入が行われた領域がアモルファス構造になった。イオン注入条件を制御することにより、Arの注入深さを制御することができ、ここでは下層Cu配線および上層Cu配線のそれぞれの上部にArが注入されるようにした。
ここでは、電解めっきを2回に分けて行う方法について述べる。
Cu配線の形成工程は、上記実施例1に示した上記図10〜図12の工程までは同じであり、続く下層Cu配線形成のための上記図13に示した電解めっき工程において、条件の異なる2回の電解めっきを行った。
下層Cu配線の形成後は、上記実施例1と同様に、上記図15〜図19に示したように、デュアルダマシン法を用い、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。その際、ビアおよび上層Cu配線を形成するための上記図17に示した電解めっき工程においては、まずビアホール60から溝61の下部および下部側の側壁部を埋め込む初期に電流密度を約3mA/cm2とし、電流密度を20mA/cm2まで徐々に上げて溝61の中央部まで埋め込み(1回目の電解めっき)、温度約350℃の熱処理後、電流密度約5mA/cm2一定の電解めっき(2回目の電解めっき)を行い、溝61を完全に埋め込んだ。その後、上記図18に示したCMP工程を経て、ビアおよび上層Cu配線を形成した。
このようにして形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その下部、側壁部および上部のCu粒子の平均粒径は約0.1μmであり、その中央部では約0.6μmであることがわかった。この方法により、中央部ではCu粒子の粒径が比較的大きく、その周囲ではCu粒子の粒径が比較的小さい下層Cu配線および上層Cu配線が形成できることが確認された。
ここでは、Al配線の形成方法について述べる。
Si基板上にSiO2膜を形成し、その上にTiまたは窒化チタン(TiN)からなる膜厚約80nmのバリアメタルをスパッタ法により形成した。そのバリアメタルの上に、Cuを約0.5wt%含む膜厚450nmのAl膜をスパッタ法により形成した。
このようなAl配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
前記金属配線は、上面を膜で覆われ、その上面を覆う膜との界面近傍である上部が、中央部に比べて高抵抗化されていることを特徴とする半導体装置。
(付記3) 前記金属配線は、前記上部をアモルファスにされていることを特徴とする付記1記載の半導体装置。
(付記6) 前記金属配線は、上下面を高融点金属膜で覆われ、側面を絶縁膜で覆われていることを特徴とする付記1〜4のいずれかに記載の半導体装置。
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
めっき法を用いて、高電流密度の条件で金属膜を形成し、次いで、低電流密度の条件で金属膜を形成し、前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記9) 前記複数回のめっきを行って前記溝を前記金属膜で埋め込む際には、各回のめっき間でそれぞれ熱処理を行うことを特徴とする付記8記載の半導体装置の製造方法。
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
高電流密度の条件で、めっき法を用いて前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記所定元素としてハロゲン元素を導入して、前記金属膜の上部を多結晶化またはアモルファス化することを特徴とする付記10記載の半導体装置の製造方法。
前記所定元素として前記金属膜と化合物を形成する元素を導入することを特徴とする付記10記載の半導体装置の製造方法。
第1の絶縁膜上に第1のバリアメタルを形成する工程と、
前記第1のバリアメタル上に、下部と上部の金属粒子の平均粒径が中央部の金属粒子の平均粒径より小さくなるような条件で、金属膜を形成する工程と、
前記金属膜上に第2のバリアメタルを形成する工程と、
前記第1,第2のバリアメタルおよび前記金属膜を配線パターンに加工する工程と、
前記配線パターンを第2の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
前記金属膜を形成する際の形成速度、形成温度または導入ガスを変化させることにより、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるように、前記金属膜を形成することを特徴とする付記14記載の半導体装置の製造方法。
1a,10a,20a,30a Cu粒子
2,6,11,15,21,31,43,44,52,58,65 層間絶縁膜
3,12,22,32,53,59 ハードマスク
4,13,23,33,41,42,55,62 バリアメタル
5,14,57,64 キャップ膜
34,35,56,63 Cu膜
40 Al配線
40a Al粒子
50 Si基板
51 下地絶縁膜
54,61 溝
60 ビアホール
Claims (10)
- 金属配線を備える半導体装置において、
前記金属配線は、上面を膜で覆われ、その上面を覆う膜との界面近傍である上部が、中央部に比べて高抵抗化されていることを特徴とする半導体装置。 - 前記金属配線は、前記上部の金属粒子の平均粒径が、前記中央部の金属粒子の平均粒径よりも小さく形成されていることを特徴とする請求項1記載の半導体装置。
- 前記金属配線は、前記上部をアモルファスにされていることを特徴とする請求項1記載の半導体装置。
- 前記金属配線は、さらに、前記金属配線の下面を覆う膜との界面近傍である下部が、前記中央部に比べて高抵抗化されていることを特徴とする請求項1記載の半導体装置。
- 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
めっき法を用いて、高電流密度の条件で金属膜を形成し、次いで、低電流密度の条件で金属膜を形成し、前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記高電流密度の条件で金属膜を形成する前に、低電流密度の条件で金属膜を形成することを特徴とする請求項5記載の半導体装置の製造方法。
- 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
高電流密度の条件で、めっき法を用いて前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記金属膜の上部を多結晶化またはアモルファス化することを特徴とする請求項7記載の半導体装置の製造方法。 - 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記金属膜と化合物を形成する元素を導入することを特徴とする請求項7記載の半導体装置の製造方法。 - 金属配線を備える半導体装置の製造方法において、
第1の絶縁膜上に第1のバリアメタルを形成する工程と、
前記第1のバリアメタル上に、下部と上部の金属粒子の平均粒径が中央部の金属粒子の平均粒径より小さくなるような条件で、金属膜を形成する工程と、
前記金属膜上に第2のバリアメタルを形成する工程と、
前記第1,第2のバリアメタルおよび前記金属膜を配線パターンに加工する工程と、
前記配線パターンを第2の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007034997A JP4397399B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体装置の製造方法 |
TW097100161A TWI433238B (zh) | 2007-02-15 | 2008-01-03 | 半導體裝置及其之製造方法 |
US12/019,114 US7868456B2 (en) | 2007-02-15 | 2008-01-24 | Semiconductor device and method for fabricating the same |
KR1020080007532A KR100970153B1 (ko) | 2007-02-15 | 2008-01-24 | 반도체 장치 및 그 제조 방법 |
CN2008100089306A CN101246875B (zh) | 2007-02-15 | 2008-01-25 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007034997A JP4397399B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体装置の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009216769A Division JP2009296014A (ja) | 2009-09-18 | 2009-09-18 | 半導体装置の製造方法 |
JP2009216768A Division JP5362500B2 (ja) | 2009-09-18 | 2009-09-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198933A true JP2008198933A (ja) | 2008-08-28 |
JP4397399B2 JP4397399B2 (ja) | 2010-01-13 |
Family
ID=39732494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007034997A Expired - Fee Related JP4397399B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7868456B2 (ja) |
JP (1) | JP4397399B2 (ja) |
KR (1) | KR100970153B1 (ja) |
CN (1) | CN101246875B (ja) |
TW (1) | TWI433238B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103162A (ja) * | 2008-10-21 | 2010-05-06 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2011023487A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2012204587A (ja) * | 2011-03-25 | 2012-10-22 | Hitachi Kyowa Engineering Co Ltd | 半導体装置、半導体装置用基板および該基板の製造方法 |
JP2013507008A (ja) * | 2009-09-30 | 2013-02-28 | 東京エレクトロン株式会社 | 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010013774A1 (ja) * | 2008-07-30 | 2010-02-04 | 日立金属株式会社 | 耐食性磁石およびその製造方法 |
FR2942912B1 (fr) * | 2009-03-06 | 2015-05-29 | Commissariat Energie Atomique | Procede de realisation de lignes d'interconnexion metallique |
US8421239B2 (en) * | 2010-03-16 | 2013-04-16 | International Business Machines Corporation | Crenulated wiring structure and method for integrated circuit interconnects |
JP2012156356A (ja) * | 2011-01-27 | 2012-08-16 | Elpida Memory Inc | 半導体装置の製造方法 |
US9418937B2 (en) | 2011-12-09 | 2016-08-16 | Infineon Technologies Ag | Integrated circuit and method of forming an integrated circuit |
US9673132B2 (en) * | 2012-04-27 | 2017-06-06 | Taiwan Semiconductor Manufacting Company, Ltd. | Interconnection structure with confinement layer |
CN103928393B (zh) * | 2013-01-10 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 连接件及其制造方法 |
US8975531B2 (en) * | 2013-01-22 | 2015-03-10 | International Business Machines Corporation | Composite copper wire interconnect structures and methods of forming |
US9331038B2 (en) * | 2013-08-29 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor interconnect structure |
US9865523B2 (en) | 2014-01-17 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust through-silicon-via structure |
CN103839604A (zh) | 2014-02-26 | 2014-06-04 | 京东方科技集团股份有限公司 | 导电膜及其制备方法、阵列基板 |
DE102014115105B4 (de) * | 2014-10-09 | 2023-06-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung |
US9685373B2 (en) * | 2015-07-07 | 2017-06-20 | Macronix International Co., Ltd. | Conductive plug and method of forming the same |
JP6530298B2 (ja) * | 2015-10-09 | 2019-06-12 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US10707166B2 (en) * | 2016-10-04 | 2020-07-07 | International Business Machines Corporation | Advanced metal interconnects |
US10950519B2 (en) * | 2019-05-31 | 2021-03-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
KR20220030455A (ko) * | 2020-09-01 | 2022-03-11 | 삼성전자주식회사 | 반도체 장치 |
CN114927412A (zh) * | 2022-07-18 | 2022-08-19 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195822A (ja) | 1998-12-25 | 2000-07-14 | Japan Energy Corp | シリコンウエハ―への銅めっき方法 |
US6340633B1 (en) | 1999-03-26 | 2002-01-22 | Advanced Micro Devices, Inc. | Method for ramped current density plating of semiconductor vias and trenches |
US20030118798A1 (en) | 2001-12-25 | 2003-06-26 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
JP2003257979A (ja) * | 2001-12-25 | 2003-09-12 | Nec Electronics Corp | 銅配線構造およびその製造方法 |
US6876565B2 (en) * | 2002-09-30 | 2005-04-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2005317835A (ja) | 2004-04-30 | 2005-11-10 | Semiconductor Leading Edge Technologies Inc | 半導体装置 |
KR20060007172A (ko) * | 2004-07-19 | 2006-01-24 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 금속배선 형성방법 |
-
2007
- 2007-02-15 JP JP2007034997A patent/JP4397399B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-03 TW TW097100161A patent/TWI433238B/zh not_active IP Right Cessation
- 2008-01-24 US US12/019,114 patent/US7868456B2/en not_active Expired - Fee Related
- 2008-01-24 KR KR1020080007532A patent/KR100970153B1/ko not_active IP Right Cessation
- 2008-01-25 CN CN2008100089306A patent/CN101246875B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103162A (ja) * | 2008-10-21 | 2010-05-06 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2011023487A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2013507008A (ja) * | 2009-09-30 | 2013-02-28 | 東京エレクトロン株式会社 | 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。 |
JP2012204587A (ja) * | 2011-03-25 | 2012-10-22 | Hitachi Kyowa Engineering Co Ltd | 半導体装置、半導体装置用基板および該基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101246875A (zh) | 2008-08-20 |
US20080211098A1 (en) | 2008-09-04 |
JP4397399B2 (ja) | 2010-01-13 |
KR100970153B1 (ko) | 2010-07-14 |
CN101246875B (zh) | 2012-03-21 |
US7868456B2 (en) | 2011-01-11 |
KR20080076728A (ko) | 2008-08-20 |
TW200836266A (en) | 2008-09-01 |
TWI433238B (zh) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4397399B2 (ja) | 半導体装置の製造方法 | |
TWI497673B (zh) | 用於窄互相連接開口之大晶粒尺寸傳導結構 | |
JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
TW201709293A (zh) | 用於內連線的釕金屬特徵部填補 | |
KR101581050B1 (ko) | 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조 | |
WO2011114989A1 (ja) | 薄膜の形成方法 | |
US8084355B2 (en) | Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry | |
WO2015165179A1 (zh) | 一种用于半导体铜互连工艺的电镀铜膜的处理方法 | |
US9184134B2 (en) | Method of manufacturing a semiconductor device structure | |
JP5362500B2 (ja) | 半導体装置の製造方法 | |
US8652966B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2005158930A (ja) | 半導体装置およびその製造方法 | |
JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
US20200350201A1 (en) | Copper metallization fill | |
JP2005038999A (ja) | 半導体装置の製造方法 | |
JP2009296014A (ja) | 半導体装置の製造方法 | |
JP2009135481A (ja) | 半導体装置 | |
JP2004179297A (ja) | 半導体集積回路装置 | |
JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
US20070264815A1 (en) | Method for fabricating semiconductor device | |
KR100602100B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2007027460A (ja) | 半導体装置及びその製造方法 | |
JP2008053753A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |