JP2007027460A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007027460A JP2007027460A JP2005208230A JP2005208230A JP2007027460A JP 2007027460 A JP2007027460 A JP 2007027460A JP 2005208230 A JP2005208230 A JP 2005208230A JP 2005208230 A JP2005208230 A JP 2005208230A JP 2007027460 A JP2007027460 A JP 2007027460A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- barrier metal
- wiring
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】Cu配線形成時のボイドの発生を抑制し、バリアメタル層とCu層の密着性低下を抑制できる半導体装置の製造方法とこの方法で製造された半導体装置を提供する。
【解決手段】基板10に配線を形成する半導体装置の製造方法であって、まず、基板10にTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層16を形成する。次に、バリアメタル層16の上層にバリアメタル層16を電極とする電解メッキによりCuを含む金属層17を形成し、バリアメタル層16及び金属層17を配線パターンに加工する。
【選択図】図3
【解決手段】基板10に配線を形成する半導体装置の製造方法であって、まず、基板10にTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層16を形成する。次に、バリアメタル層16の上層にバリアメタル層16を電極とする電解メッキによりCuを含む金属層17を形成し、バリアメタル層16及び金属層17を配線パターンに加工する。
【選択図】図3
Description
本発明は半導体装置及びその製造方法に関し、特にダマシンあるいはディアルダマシンプロセスによる溝配線を有する半導体装置及びその製造方法に関する。
従来、半導体ウェーハ上に形成する高密度集積回路の微細配線の材料として、アルミニウム系合金が用いられている。しかし、半導体装置をさらに高速化するためには、配線用材料として、より比抵抗の低い材料を用いる必要があり、このような材料としては銅や銀などが好適である。特に、銅は比抵抗が1.8μΩcmと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の材料として期待されている。
銅を用いた配線形成では、一般に銅のドライエッチングが容易でないために、いわゆるダマシン法が用いられている。
例えば特許文献1及び2などに記載されているように、例えば酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりTaで配線溝の内壁を被覆してCuの拡散バリアとなるバリアメタル層を形成し、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるCuのシード層を形成し、シード層を用いて配線溝内に配線材料(Cu)を埋め込んだ後、余剰の配線材料を化学機械研磨(Chemical Mechanical Polishing:以下、CMPと称する。)により除去し、配線を形成する方法である。
例えば特許文献1及び2などに記載されているように、例えば酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりTaで配線溝の内壁を被覆してCuの拡散バリアとなるバリアメタル層を形成し、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるCuのシード層を形成し、シード層を用いて配線溝内に配線材料(Cu)を埋め込んだ後、余剰の配線材料を化学機械研磨(Chemical Mechanical Polishing:以下、CMPと称する。)により除去し、配線を形成する方法である。
さらに、接続孔(コンタクトホール)と配線溝(トレンチ)とを形成した後、上記と同様にして一括して配線材料を埋め込み、余剰配線材料をCMPにより除去するデュアルダマシン法も知られている。
図10(a)は、上記のCu配線を形成するダマシンあるいはデュアルダマシンプロセスにおいて、上記のようにバリアメタル層とシード層の積層膜を形成する場合の問題点を説明する模式図である。
例えば不図示の基板に酸化シリコンなどからなる第1絶縁膜50が形成されており、これを貫通してプラグ51が埋め込まれている。
第1絶縁膜50及びプラグ51を被覆して第2絶縁膜52が形成されており、プラグ51の上面を露出するように配線溝TRが形成されている。
配線溝TRの内壁面を被覆してTaからなるバリアメタル層53が形成されており、さらにその上層にCuのシード層54が形成されている。
第1絶縁膜50及びプラグ51を被覆して第2絶縁膜52が形成されており、プラグ51の上面を露出するように配線溝TRが形成されている。
配線溝TRの内壁面を被覆してTaからなるバリアメタル層53が形成されており、さらにその上層にCuのシード層54が形成されている。
上記のシード層を用いて電解メッキ処理を行うことで、図10(b)に示すように、配線溝TRを埋め込み、シード層と一体にして銅を含む金属層55を形成する。
以降は、CMP処理により配線溝TRの外部における金属層55及びバリアメタル層53を除去して、所望の溝配線を得ることができる。
以降は、CMP処理により配線溝TRの外部における金属層55及びバリアメタル層53を除去して、所望の溝配線を得ることができる。
ここで、上記の構成での製造工程において配線の微細化が進むと、図10(a)に示すように、シード層の配線溝縁部におけるシード層54のオーバーハングが大きくなる問題がある。オーバーハングが大きくなって電解メッキ処理を行うと、図10(b)に示すように、形成される金属層55中にボイドVなどの埋め込み不良が発生してしまう。
上記のオーバーハングやボイドが発生する現象は、配線の微細化が進むにつれてより顕著となる。
上記のオーバーハングやボイドが発生する現象は、配線の微細化が進むにつれてより顕著となる。
また、非特許文献1には、上記のダマシンプロセスあるいはデュアルダマシンプロセスにおいて、バリアメタル層としてRu膜を形成し、電解メッキ処置でRu膜の上層にCuを含む金属層を直接形成する技術が報告されている。
上記のRu膜上にCuを含む金属層を直接形成する場合には、メッキ処理前にRuからなるバリアメタル層の表面が酸化されてしまい、バリアメタル層とCuとの密着強度が極端に弱くなってしまう可能性がある。
特開2005−129746号公報
特開2004−319616号公報
Zhi-wei Sun, Renren He and John O. Dukovic, Conference Proceedings AMC XX, p.531-537 (2005), Materials Research Society
解決しようとする問題点は、Cuを含む配線を形成するときに、ボイドなどの埋め込み不良が発生し、また、バリアメタル層とCuを含む金属層の密着性が低下してしまうことである。
本発明の半導体装置の製造方法は、基板に配線を形成する半導体装置の製造方法であって、前記基板にTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層を形成する工程と、前記バリアメタル層の上層に前記バリアメタル層を電極とする電解メッキによりCuを含む金属層を形成する工程と、前記バリアメタル層及び前記金属層を配線パターンに加工する工程とを有する。
上記の本発明の半導体装置の製造方法は、基板に配線を形成する半導体装置の製造方法であって、まず、基板にTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層を形成する。
次に、バリアメタル層の上層にバリアメタル層を電極とする電解メッキによりCuを含む金属層を形成し、バリアメタル層及び金属層を配線パターンに加工する。
次に、バリアメタル層の上層にバリアメタル層を電極とする電解メッキによりCuを含む金属層を形成し、バリアメタル層及び金属層を配線パターンに加工する。
本発明の半導体装置は、基板に配線が形成された半導体装置であって、前記配線は、前記基板に形成されたTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層と、前記バリアメタル層の上層に形成されたCuを含む金属層とを含み、前記バリアメタル層と前記金属層が配線パターンに加工されている。
上記の本発明の半導体装置は、基板に配線が形成された半導体装置である。ここで、基板にTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層が形成され、バリアメタル層の上層にCuを含む金属層が形成され、これらのバリアメタル層と金属層が配線パターンに加工されて配線が構成されている。
本発明の半導体装置の製造方法は、Ta系バリアメタル材料とCu及び/またはAgの合金によりバリアメタル層を形成しており、これを用いてCuを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でCu層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでCu層とバリアメタル層との十分な密着力を確保できる。
本発明の半導体装置は、Ta系バリアメタル材料とCu及び/またはAgの合金によりバリアメタル層が形成されており、これを用いた電解メッキによりCuを堆積することが可能となったものであり、配線パターンの微細化が進んでもオーバーハングやボイドの発生が抑制されている。また、バリアメタル層の表面の酸化膜形成が低減されているおり、バリアメタル層がアンカー効果を有するのでCu層とバリアメタル層との十分な密着力が確保されている。
以下に、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
第1実施形態
図1は本実施形態に係る半導体装置の模式構成を示す断面図である。
例えば、不図示の電子回路などが形成された基板10上に、酸化シリコンからなる第1絶縁膜11が形成されており、タングステンなどからなるコンタクトプラグ12が第1絶縁膜11を貫通して不図示の電子回路に接続するように形成されている。
上記の第1絶縁膜11の上層に、例えばポリアリレンなどの有機絶縁材料からなる第2絶縁膜13が形成され、その上層に酸化シリコンなどからなる第3絶縁膜14が形成されている。
上記の第2絶縁膜13及び第3絶縁膜14には、底面にコンタクトプラグ12の上面が露出する第1配線溝TR1が形成されている。
図1は本実施形態に係る半導体装置の模式構成を示す断面図である。
例えば、不図示の電子回路などが形成された基板10上に、酸化シリコンからなる第1絶縁膜11が形成されており、タングステンなどからなるコンタクトプラグ12が第1絶縁膜11を貫通して不図示の電子回路に接続するように形成されている。
上記の第1絶縁膜11の上層に、例えばポリアリレンなどの有機絶縁材料からなる第2絶縁膜13が形成され、その上層に酸化シリコンなどからなる第3絶縁膜14が形成されている。
上記の第2絶縁膜13及び第3絶縁膜14には、底面にコンタクトプラグ12の上面が露出する第1配線溝TR1が形成されている。
第1配線溝TR1の内壁を被覆して、Ta系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層16が形成されており、その上層に第1配線溝TR1を埋め込んでCuからなる第1配線17aが形成されている。第1配線17aはバリアメタル層16を介してコンタクトプラグ12に接続している。
上記の第1配線17aを被覆して第3絶縁膜14の上層に、例えば炭化シリコンからなる第4絶縁膜18、例えば炭化酸化シリコン(SiOC)などからなる第5絶縁膜19、例えばポリアリレンなどの有機雑縁材料からなる第6絶縁膜20及び例えば酸化シリコンなどからなる第7絶縁膜21が形成されている。
上記の第4絶縁膜18及び第5絶縁膜19には、底面に第1配線17aの上面が露出するコンタクトホールCHが開口しており、コンタクトホールCHと連通して、上記の第6絶縁膜20及び第7絶縁膜21に第2配線溝TR2が形成されている。
上記の第4絶縁膜18及び第5絶縁膜19には、底面に第1配線17aの上面が露出するコンタクトホールCHが開口しており、コンタクトホールCHと連通して、上記の第6絶縁膜20及び第7絶縁膜21に第2配線溝TR2が形成されている。
連通して設けられた第2配線溝TR2及びコンタクトホールCHの内壁を被覆して、Ta系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層26が形成されており、その上層においてCuが第2配線溝TR2及びコンタクトホールCHを埋め込んで形成されており、コンタクトホールCH内にコンタクトプラグ27aが、第2配線溝TR2内には第2配線27bが、一体に形成されている。第2配線27bと一体に形成されたコンタクトプラグ27aは、バリアメタル層26を介して第1配線17aに接続している。
上記の第1配線17a及び第2配線27bの表面には、例えばCoWPなどのバリア膜が形成されていてもよい。
上記の第1配線17a及び第2配線27bの表面には、例えばCoWPなどのバリア膜が形成されていてもよい。
上記の本実施形態の半導体装置は、Ta系バリアメタル材料とCu及び/またはAgの合金によりバリアメタル層が形成されており、これを用いた電解メッキによりCuを堆積することが可能となったものであり、配線パターンの微細化が進んでもオーバーハングやボイドの発生が抑制されている。また、バリアメタル層の表面の酸化膜形成が低減されているおり、バリアメタル層がアンカー効果を有するのでCu層とバリアメタル層との十分な密着力が確保されている。
次に、上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、図2(a)に示すように、不図示の電子回路などが形成された基板10上に、例えばCVD(Chemical Vapor Deposition)法などにより酸化シリコンを堆積させ、第1絶縁膜11を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ12を不図示の電子回路に接続するように形成する。
上記の第1絶縁膜11の上層に、例えばポリアリレンなどの有機絶縁材料を200nmの膜厚で塗布して、第2絶縁膜13を形成する。
第2絶縁膜13の上層に、例えばシランを原料とするプラズマCVD法などにより酸化シリコンを200nmの膜厚で堆積させ、第3絶縁膜14を形成する。
まず、図2(a)に示すように、不図示の電子回路などが形成された基板10上に、例えばCVD(Chemical Vapor Deposition)法などにより酸化シリコンを堆積させ、第1絶縁膜11を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ12を不図示の電子回路に接続するように形成する。
上記の第1絶縁膜11の上層に、例えばポリアリレンなどの有機絶縁材料を200nmの膜厚で塗布して、第2絶縁膜13を形成する。
第2絶縁膜13の上層に、例えばシランを原料とするプラズマCVD法などにより酸化シリコンを200nmの膜厚で堆積させ、第3絶縁膜14を形成する。
次に、図2(b)に示すように、フォトリソグラフィ工程により第3絶縁膜14の上層に第1配線のパターンで開口するレジスト膜15をパターン形成する。
得られたレジスト膜15をマスクとしてRIE(反応性イオンエッチング)などのエッチングを行い、第3絶縁膜14に第1配線溝TR1をパターン開口する。酸化シリコンはポリアリレンなどの有機絶縁材料に対して例えば100以上の高い選択比でエッチング加工できる。
得られたレジスト膜15をマスクとしてRIE(反応性イオンエッチング)などのエッチングを行い、第3絶縁膜14に第1配線溝TR1をパターン開口する。酸化シリコンはポリアリレンなどの有機絶縁材料に対して例えば100以上の高い選択比でエッチング加工できる。
次に、図2(c)に示すように、パターン加工された第3絶縁膜14をハードマスクとして、RIEなどのエッチングを行い、第1配線溝TR1の開口パターンを第2絶縁膜13に転写する。ポリアリレンなどの有機絶縁材料は酸化シリコンに対して例えば100以上の高い選択比でエッチング加工できる。このエッチング処理により、レジスト膜15は除去される。
次に、図3(a)に示すように、Ta系バリアメタル材料とCu及び/またはAgの合金ターゲットを用いたスパッタリングなどの物理蒸着法により、第1配線溝TR1の内壁面を被覆して、Ta系バリアメタル材料とCu及び/またはAgの合金を10nmの膜厚で堆積させ、バリアメタル層16を形成する。
上記のTa系バリアメタル材料に添加されるCuやAgは、バリアメタル層16の電気抵抗を低下させるので、次工程においてバリアメタル層の上層にCuを含む金属層を電解メッキで成膜する際にバリアメタル層16を電極として使用でき、これにより従来形成が必要なシード層の形成が不要となる。
Cu及び/またはAgのバリアメタル材料への添加量は、少なすぎると次工程においてバリアメタル層16の上層に形成するCuを含む金属層17とバリアメタル層16との密着力低下を引き起こし、多すぎるとバリアメタル層16自体の拡散バリアの性質を阻害してしまう。従って、Cu及び/またはAgは5〜15原子%が好ましく、例えば10原子%程度とする。
Ta系バリアメタル材料とCu及び/またはAgの合金膜の成膜条件は、例えば以下の通りである。
DCパワー:6kW
プロセスガス:Ar=8sccm→0sccm→12sccm
圧力:0.4Pa
成膜温度:100℃
基板バイアス:300W
DCパワー:6kW
プロセスガス:Ar=8sccm→0sccm→12sccm
圧力:0.4Pa
成膜温度:100℃
基板バイアス:300W
次に、図3(b)に示すように、例えばバリアメタル層16を一方の電極とする電解メッキ処理により1000nmの膜厚でCuを含む金属を堆積させ、バリアメタル層16の上層に第1配線溝TR1を埋め込んで金属層17を形成する。
上記の電解メッキ処理においては、必要に応じて、電解メッキに使用する対抗電極として内側と外側に同心円状に分割された構成の電極を使用してもよい。ウェーハの内側の領域と外側に領域のメッキの進み具合を調整することができる。
例えば、下記のように、第1ステップと第2ステップ合わせて内側の領域で110クーロン分のメッキを行い、続けて第3ステップとして内側電極と外側電極を等しいパワー比率で用いてトータル膜厚が1000nmとなるまでメッキする。
例えば、下記のように、第1ステップと第2ステップ合わせて内側の領域で110クーロン分のメッキを行い、続けて第3ステップとして内側電極と外側電極を等しいパワー比率で用いてトータル膜厚が1000nmとなるまでメッキする。
電解メッキ方法(硫酸銅メッキ)
第1ステップ:10A/2秒/90rpm(内側電極100%)
第2ステップ:3A/30秒/90rpm(内側電極100%)
第3ステップ:18A/トータル1000nmとなるまで
(内側電極:外側電極=50%:50%)
第1ステップ:10A/2秒/90rpm(内側電極100%)
第2ステップ:3A/30秒/90rpm(内側電極100%)
第3ステップ:18A/トータル1000nmとなるまで
(内側電極:外側電極=50%:50%)
次に、熱処理を行ってCuのグレイン成長を行い、次に図3(c)に示すように、例えばCMP処理により第1配線溝TR1の外部における金属層17を除去し、さらに引き続いてCMP処理を行ってバリアメタル層16を除去する。このとき、第3絶縁膜14を100nm程度薄膜化してもよい。
これにより、第1配線溝TR1内に埋め込まれた第1配線17aとする。
これにより、第1配線溝TR1内に埋め込まれた第1配線17aとする。
続いて、Cu上の酸化膜とCMP工程でCu表面に形成されるCuの防食剤を除去する目的で、クエン酸やシュウ酸水溶液などの有機酸で洗浄した後、必要に応じて、例えば無電解メッキ処理により、第1配線17aの上面を被覆してCoWPなどのバリア膜を形成する。
次に、図4(a)に示すように、トリメチルシランとNH3などを原料として、上層のエッチングストッパー膜として作用する窒化炭化シリコン(SiCN)または炭化シリコン(SiC)または窒化シリコンを50nmの膜厚で堆積させ、第4絶縁膜18を形成する。
次に、第4絶縁膜18の上層に、トリメチルシランなどなどを原料としたプラズマCVD法により、炭化酸化シリコン(SiOC)を200nmの膜厚で堆積させ、第5絶縁膜19を形成する。
次に、第4絶縁膜18の上層に、トリメチルシランなどなどを原料としたプラズマCVD法により、炭化酸化シリコン(SiOC)を200nmの膜厚で堆積させ、第5絶縁膜19を形成する。
次に、第5絶縁膜19の上層に、例えばポリアリレンなどの有機絶縁材料を200nmの膜厚で塗布して、第6絶縁膜20を形成する。
次に、第6絶縁膜20の上層に、例えばシランを原料にしたプラズマCVD法により酸化シリコンを200nmの膜厚で堆積させ、第7絶縁膜21を形成する。
さらに、第7絶縁膜21の上層に、第2配線溝とコンタクトホール加工用のハードマスクとして、例えばプラズマCVDにより窒化シリコン及び酸化シリコンを積層させ、第8絶縁膜22及び第9絶縁膜23をそれぞれ形成する。
次に、第6絶縁膜20の上層に、例えばシランを原料にしたプラズマCVD法により酸化シリコンを200nmの膜厚で堆積させ、第7絶縁膜21を形成する。
さらに、第7絶縁膜21の上層に、第2配線溝とコンタクトホール加工用のハードマスクとして、例えばプラズマCVDにより窒化シリコン及び酸化シリコンを積層させ、第8絶縁膜22及び第9絶縁膜23をそれぞれ形成する。
次に、図4(b)に示すように、フォトリソグラフィ工程により第9絶縁膜23の上層に第2配線のパターンで開口するレジスト膜24をパターン形成する。
得られたレジスト膜24をマスクとしてRIEなどのエッチングを行い、第9絶縁膜23に第2配線溝TR2をパターン開口する。酸化シリコンは窒化シリコンに対して例えば10以上の選択比でエッチング加工できる。
得られたレジスト膜24をマスクとしてRIEなどのエッチングを行い、第9絶縁膜23に第2配線溝TR2をパターン開口する。酸化シリコンは窒化シリコンに対して例えば10以上の選択比でエッチング加工できる。
次に、アッシング処理などで上記のレジスト膜24を除去した後、図5(a)に示すように、フォトリソグラフィ工程により、例えば25〜50nmの第9絶縁膜23の段差を被覆して、第9絶縁膜23及び第8絶縁膜22の上層に第2配線溝の底部から開口するコンタクトホールのパターンで開口するレジスト膜25をパターン形成する。
得られたレジスト膜25をマスクとしてRIEなどのエッチングを行い、第8絶縁膜22にコンタクトホールCHのパターンを開口し、次に第8絶縁膜22をマスクとして第7絶縁膜21にコンタクトホールの開口パターンを転写し、続けて第6絶縁膜20に転写する。この第6絶縁膜20のエッチング処理により、レジスト膜25は除去される。
このようにして、第8絶縁膜22、第7絶縁膜21及び第6絶縁膜20を貫通して、コンタクトホールCHをパターン開口する。ポリアリレンなどの有機絶縁材料は酸化シリコンをマスクとして例えば100以上の高い選択比でエッチング加工できる。
得られたレジスト膜25をマスクとしてRIEなどのエッチングを行い、第8絶縁膜22にコンタクトホールCHのパターンを開口し、次に第8絶縁膜22をマスクとして第7絶縁膜21にコンタクトホールの開口パターンを転写し、続けて第6絶縁膜20に転写する。この第6絶縁膜20のエッチング処理により、レジスト膜25は除去される。
このようにして、第8絶縁膜22、第7絶縁膜21及び第6絶縁膜20を貫通して、コンタクトホールCHをパターン開口する。ポリアリレンなどの有機絶縁材料は酸化シリコンをマスクとして例えば100以上の高い選択比でエッチング加工できる。
次に、図5(b)に示すように、第9絶縁膜23をマスクとして第8絶縁膜22をパターン加工し、第2配線溝TR2のパターンを第8絶縁膜22に転写する。窒化シリコンは酸化シリコンをマスクとして例えば3程度の選択比でエッチング加工できる。このとき、コンタクトホールのパターンで第5絶縁膜19の途中の深さまでエッチングされる。
次に、図6(a)に示すように、第8絶縁膜22をマスクとして第7絶縁膜21をパターン加工し、第2配線溝TR2のパターンを第7絶縁膜21に転写する。この時点で第9絶縁膜23は完全に除去され、また、第5絶縁膜19にコンタクトホールのパターンが転写される。炭化酸化シリコンは、窒化シリコンや炭化シリコンあるいは窒化炭化シリコンに対して、10以上の選択比でエッチング加工できる。
次に、図6(b)に示すように、第7絶縁膜21をマスクとして第6絶縁膜20をパターン加工し、第2配線溝TR2のパターンを第6絶縁膜20に転写する。
さらに、第5絶縁膜19をマスクにして第4絶縁膜18をパターン加工し、コンタクトホールCHのパターンを第4絶縁膜18に転写する。このエッチングにおいて、第8絶縁膜22を完全に除去する。
以上のようにして、第4絶縁膜18及び第5絶縁膜19にコンタクトホールを、第6絶縁膜20及び第7絶縁膜21に第2配線溝TR2を連通して形成することができる。
さらに、第5絶縁膜19をマスクにして第4絶縁膜18をパターン加工し、コンタクトホールCHのパターンを第4絶縁膜18に転写する。このエッチングにおいて、第8絶縁膜22を完全に除去する。
以上のようにして、第4絶縁膜18及び第5絶縁膜19にコンタクトホールを、第6絶縁膜20及び第7絶縁膜21に第2配線溝TR2を連通して形成することができる。
次に、図7(a)に示すように、例えばスパッタリングなどの物理蒸着法により、コンタクトホールCH及び第2配線溝TR2の内壁面を被覆して、Ta系バリアメタル材料とCu及び/またはAgの合金を10nmの膜厚で堆積させ、バリアメタル層26を形成する。Ta系バリアメタル材料とCu及び/またはAgの合金の成膜条件は上記と同様とする。
次に、図7(b)に示すように、例えばバリアメタル層26を一方の電極とする電解メッキ処理により、1000nmの膜厚で銅を堆積させ、バリアメタル層26の上層にコンタクトホールCH及び第2配線溝TR2を埋め込んでCuを含む金属層27を形成する。
次に、熱処理を行ってCuのグレイン成長を行い、さらに例えばCMP処理により第2配線溝TR2の外部における金属層27を除去し、さらに引き続いてCMP処理を行ってバリアメタル層26を除去する。このとき、第7絶縁膜21を薄膜化してもよい。
これにより、図1に示すように、Cuを含む金属層からなり、コンタクトホールCH内に埋め込まれたコンタクトプラグ27aと、第2配線溝TR2内に埋め込まれた第2配線27bとを一体に形成することができる。
これにより、図1に示すように、Cuを含む金属層からなり、コンタクトホールCH内に埋め込まれたコンタクトプラグ27aと、第2配線溝TR2内に埋め込まれた第2配線27bとを一体に形成することができる。
続いて、Cu上の酸化膜とCMP工程でCu表面に形成されるCuの防食剤を除去する目的で、クエン酸やシュウ酸水溶液などの有機酸で洗浄した後、必要に応じて、例えば無電解メッキ処理により、第2配線27bの上面を被覆してCoWPなどのバリア膜を形成する。
上記の本実施形態に係る半導体装置の製造方法によれば、Ta系バリアメタル材料とCu及び/またはAgの合金によりバリアメタル層を形成しており、これを用いてCuを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でCu層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでCu層とバリアメタル層との十分な密着力を確保できる。
第2実施形態
本実施形態では、第1実施形態と同様の工程のデュアルダマシンプロセスにより、溝配線とコンタクトプラグを一体に形成するが、絶縁膜構造をより単純な構成にした形態である。
本実施形態では、第1実施形態と同様の工程のデュアルダマシンプロセスにより、溝配線とコンタクトプラグを一体に形成するが、絶縁膜構造をより単純な構成にした形態である。
例えば、図8(a)に示すように、不図示の電子回路などが形成された基板40上に、例えばCVD法などにより酸化シリコンを堆積させ、第1絶縁膜41を形成し、不図示の電子回路に達するコンタクトホールをパターン開口し、タングステンなどで埋め込んでコンタクトプラグ42を不図示の電子回路に接続するように形成する。
上記の第1絶縁膜41の上層に、例えばポリアリレンなどの有機絶縁材料、酸化シリコン、窒化シリコンなどの絶縁材料により、第2絶縁膜43及び第3絶縁膜44を積層させる。
上記の第1絶縁膜41の上層に、例えばポリアリレンなどの有機絶縁材料、酸化シリコン、窒化シリコンなどの絶縁材料により、第2絶縁膜43及び第3絶縁膜44を積層させる。
次に、図8(b)に示すように、第2絶縁膜43及び第3絶縁膜44にパターンエッチング加工を行い、第2絶縁膜43にコンタクトホールCHを、第3絶縁膜44に配線溝TRを連通して形成する。
次に、図8(c)に示すように、例えばスパッタリングなどの物理蒸着法により、コンタクトホールCH及び配線溝TRの内壁面を被覆して、Ta系バリアメタル材料とCu及び/またはAgの合金によりバリアメタル層45を形成する。
次に、図9(a)に示すように、例えばバリアメタル層45を一方の電極とする電解メッキ処理によりCuを堆積させ、バリアメタル層45の上層にコンタクトホールCH及び配線溝TRを埋め込んでCuを含む金属層46を形成する。
次に、図9(b)に示すように、例えばCMP処理により配線溝TRの外部における金属層46を除去し、さらに引き続いてCMP処理を行ってバリアメタル層45を除去する。
これにより、Cuを含む金属からなり、コンタクトホールCH内に埋め込まれたコンタクトプラグ46aと、配線溝TR内に埋め込まれた配線46bとを一体に形成することができる。
続いて、必要に応じて、無電解メッキ処理により配線46bの上面を被覆してCoWPなどのバリア膜を形成する。
これにより、Cuを含む金属からなり、コンタクトホールCH内に埋め込まれたコンタクトプラグ46aと、配線溝TR内に埋め込まれた配線46bとを一体に形成することができる。
続いて、必要に応じて、無電解メッキ処理により配線46bの上面を被覆してCoWPなどのバリア膜を形成する。
上記の本実施形態に係る半導体装置の製造方法によれば、第1実施形態と同様に、Ta系バリアメタル材料とCu及び/またはAgの合金によりバリアメタル層を形成しており、これを用いてCuを堆積する電解メッキ処理を行っており、即ち、バリアメタル層を電解メッキ処理のシード層としても機能させているものであり、バリアメタル層の上層に直接電解メッキ処理でCu層を堆積することで、配線パターンの微細化が進んだ場合でもリスクであるオーバーハング起因のボイドを低減することができる。また、このように形成するとバリアメタル層の表面の酸化膜形成を低減でき、さらに、バリアメタル層がアンカー効果を有するのでCu層とバリアメタル層との十分な密着力を確保できる。
本発明は上記の説明に限定されない。
例えば、バリアメタル層としては、TaやTaNなどのTa系バリアメタル材料と、CuやAgなどとの合金を用いることができる。この他、TiやWなどの他のバリアメタル材料とCuやAgなどとの合金を用いることができる。
層間の絶縁膜の構成は特に限定はない。
バリア膜は必要に応じて、CoWPなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、バリアメタル層としては、TaやTaNなどのTa系バリアメタル材料と、CuやAgなどとの合金を用いることができる。この他、TiやWなどの他のバリアメタル材料とCuやAgなどとの合金を用いることができる。
層間の絶縁膜の構成は特に限定はない。
バリア膜は必要に応じて、CoWPなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置の製造方法は、ダマシンプロセスあるいはデュアルダマシンプロセスで銅などの溝配線を形成する半導体装置の製造方法に適用できる。
本発明の半導体装置は、銅などの溝配線を有する半導体装置に適用できる。
本発明の半導体装置は、銅などの溝配線を有する半導体装置に適用できる。
10…半導体基板、11…第1絶縁膜、12…コンタクトプラグ、13…第2絶縁膜、14…第3絶縁膜、15…レジスト膜、16…バリアメタル層、17…金属層、17a…第1配線、18…第4絶縁膜、19…第5絶縁膜、20…第6絶縁膜、21…第7絶縁膜、22…第8絶縁膜、23…第9絶縁膜、24…レジスト膜、25…レジスト膜、26…バリアメタル層、27…金属層、27a…コンタクトプラグ、27b…第2配線、40…半導体基板、41…第1絶縁膜、42…コンタクトプラグ、43…第2絶縁膜、44…第3絶縁膜、45…バリアメタル層、46…金属層、46a…コンタクトプラグ、46b…配線、TR1…第1配線溝、TR2…第2配線溝、TR…配線溝、CH…コンタクトホール
Claims (9)
- 基板に配線を形成する半導体装置の製造方法であって、
前記基板にTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層を形成する工程と、
前記バリアメタル層の上層に前記バリアメタル層を電極とする電解メッキによりCuを含む金属層を形成する工程と、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程と
を有する半導体装置の製造方法。 - 前記バリアメタル層を形成する工程において、前記Ta系バリアメタル材料とCu及び/またはAgの合金をターゲット材料に用いたスパッタリングにより形成する
請求項1に記載の半導体装置の製造方法。 - 前記バリアメタル層を形成する工程の前に、前記基板に配線溝を形成する工程とさらに有し、
前記バリアメタル層を形成する工程においては、前記配線溝の内壁面を被覆して形成し、
前記金属層を形成する工程においては、前記配線溝を埋め込んで形成し、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程においては、前記配線溝の外部における前記バリアメタル層及び前記金属層を除去する
請求項1に記載の半導体装置の製造方法。 - 前記配線溝の外部における前記バリアメタル層及び前記金属層を除去する工程において、前記金属層の上方から研磨する
請求項3に記載の半導体装置の製造方法。 - 前記バリアメタル層を形成する工程の前に、前記基板に配線溝及びコンタクトホールを連通して形成する工程をさらに有し、
前記バリアメタル層を形成する工程においては、前記配線溝及び前記コンタクトホールの内壁面を被覆して形成し、
前記金属層を形成する工程においては、前記配線溝及び前記コンタクトホールを埋め込んで形成し、
前記バリアメタル層及び前記金属層を配線パターンに加工する工程においては、前記配線溝及び前記コンタクトホールの外部における前記バリアメタル層及び前記金属層を除去する
請求項1に記載の半導体装置の製造方法。 - 前記配線溝及び前記コンタクトホールの外部における前記バリアメタル層及び前記金属層を除去する工程において、前記金属層の上方から研磨する
請求項5に記載の半導体装置の製造方法。 - 基板に配線が形成された半導体装置であって、
前記配線は、
前記基板に形成されたTa系バリアメタル材料とCu及び/またはAgとの合金からなるバリアメタル層と、
前記バリアメタル層の上層に形成されたCuを含む金属層と
を含み、
前記バリアメタル層と前記金属層が配線パターンに加工されている
半導体装置。 - 前記基板に配線溝が形成されており、
前記配線溝の内壁を被覆して前記バリアメタル層が形成されており、
前記バリアメタル層の上層に前記配線溝を埋め込んで前記金属層が形成されている
請求項7に記載の半導体装置。 - 前記基板に配線溝及びコンタクトホールが連通してが形成されており、
前記配線溝及び前記コンタクトホールの内壁を被覆して前記バリアメタル層が形成されており、
前記バリアメタル層の上層に前記配線溝及び前記コンタクトホールを埋め込んで前記金属層が形成されている
請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208230A JP2007027460A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208230A JP2007027460A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027460A true JP2007027460A (ja) | 2007-02-01 |
Family
ID=37787824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208230A Pending JP2007027460A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027460A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192684A (ja) * | 2007-02-01 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252285A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 半導体装置の製造方法 |
JP2001023988A (ja) * | 1999-07-13 | 2001-01-26 | Ebara Corp | 半導体装置及びその製造方法 |
JP2002141305A (ja) * | 2000-11-02 | 2002-05-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2002151518A (ja) * | 2000-03-08 | 2002-05-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-07-19 JP JP2005208230A patent/JP2007027460A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252285A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 半導体装置の製造方法 |
JP2001023988A (ja) * | 1999-07-13 | 2001-01-26 | Ebara Corp | 半導体装置及びその製造方法 |
JP2002151518A (ja) * | 2000-03-08 | 2002-05-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002141305A (ja) * | 2000-11-02 | 2002-05-17 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192684A (ja) * | 2007-02-01 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543198B2 (en) | Structure and method for forming interconnect structure | |
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
US20190311993A1 (en) | Schemes for Forming Barrier Layers for Copper in Interconnect Structures | |
TWI269404B (en) | Interconnect structure for semiconductor devices | |
US20080128907A1 (en) | Semiconductor structure with liner | |
JP5379848B2 (ja) | 導電性コンタクトの組み込みのための構造体及びプロセス | |
US20060163746A1 (en) | Barrier structure for semiconductor devices | |
CN104253108A (zh) | 互连结构及其形成方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010045255A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4339152B2 (ja) | 配線構造の形成方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
US20060264030A1 (en) | Wire structure and forming method of the same | |
JP2006303062A (ja) | 半導体装置の製造方法 | |
US7955971B2 (en) | Hybrid metallic wire and methods of fabricating same | |
JP2007180408A (ja) | 半導体装置およびその製造方法 | |
JP2000156406A (ja) | 半導体装置およびその製造方法 | |
KR100667905B1 (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2007180313A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
A977 | Report on retrieval |
Effective date: 20100210 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100216 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |