JP6530298B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6530298B2
JP6530298B2 JP2015201143A JP2015201143A JP6530298B2 JP 6530298 B2 JP6530298 B2 JP 6530298B2 JP 2015201143 A JP2015201143 A JP 2015201143A JP 2015201143 A JP2015201143 A JP 2015201143A JP 6530298 B2 JP6530298 B2 JP 6530298B2
Authority
JP
Japan
Prior art keywords
layer
connection terminal
insulating layer
wiring
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015201143A
Other languages
English (en)
Other versions
JP2017073520A (ja
JP2017073520A5 (ja
Inventor
大井　淳
淳 大井
知剛 峯村
知剛 峯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015201143A priority Critical patent/JP6530298B2/ja
Priority to US15/284,592 priority patent/US9997450B2/en
Publication of JP2017073520A publication Critical patent/JP2017073520A/ja
Publication of JP2017073520A5 publication Critical patent/JP2017073520A5/ja
Application granted granted Critical
Publication of JP6530298B2 publication Critical patent/JP6530298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
半導体チップ等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの高集積化及び高機能化に伴い、半導体チップが実装される配線基板においても配線の微細化の要求が高まっている。そこで、配線パターンの形成されたベース基板上に絶縁層を形成し、その絶縁層から露出する配線パターン上に柱状の接続端子を形成した配線基板が提案されている（例えば、特許文献１，２参照）。
特開２０１４−２２５６３２号公報 特開２０１０−１２９９９６号公報
ところで、上述した配線基板では、絶縁層と接続端子との熱膨脹係数が異なる。このため、上記配線基板に対して熱サイクルによる信頼性試験を行うと、絶縁層と接続端子との熱膨脹係数の相違に基づく熱応力の発生により、絶縁層と接続端子との界面に熱応力が集中し、その界面にクラック等が生じやすい。
本発明の一観点によれば、配線層と、前記配線層を被覆する絶縁層と、前記絶縁層を厚さ方向に貫通して前記配線層の上面を露出する貫通孔と、前記貫通孔内に形成されたビア配線と、前記ビア配線を介して前記配線層と電気的に接続され、前記絶縁層の上面から上方に突出して形成され、電子部品と接続される柱状の第１接続端子と、前記第１接続端子の側面に接し前記第１接続端子の側面の一部を被覆するように前記絶縁層の上面に形成された保護絶縁層と、を有し、前記第１接続端子は、下部と上部とからなり、前記保護絶縁層は、前記第１接続端子よりも薄く、前記下部の側面全面と前記上部の側面の一部とを被覆し、前記下部における結晶粒径は、前記上部における結晶粒径よりも小さく設定され、前記下部と前記上部とは、同一の金属材料からなり、前記下部の側面の表面粗度は、前記上部の側面の表面粗度よりも大きく設定されており、前記保護絶縁層から露出された前記上部の側面部分の表面粗度は、前記保護絶縁層により被覆された前記上部の側面部分の表面粗度よりも小さく設定されている。
本発明の一観点によれば、接続端子と絶縁層との界面にクラック等が発生することを抑制できるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 （ａ）は、一実施形態の半導体装置を示す概略断面図、（ｂ）は、（ａ）に示した半導体装置の一部を拡大した拡大断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の配線基板の一部を示す拡大断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、配線基板１０の厚さ方向の中心付近に設けられた基板本体２０を有している。基板本体２０は、コア基板２１と、コア基板２１を厚さ方向に貫通する貫通孔２１Ｘに形成された貫通電極２２と、コア基板２１の上面及び下面にそれぞれ積層され、貫通電極２２を介して互いに電気的に接続された配線２３，２４とを有している。また、基板本体２０は、コア基板２１の上面に配線２３を被覆するように形成された絶縁層２５と、コア基板２１の下面に配線２４を被覆するように形成された絶縁層２６とを有している。
ここで、コア基板２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。貫通電極２２及び配線２３，２４の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２５，２６の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
絶縁層２６の下面には、配線層３０が積層されている。配線層３０は、絶縁層２６を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２４と電気的に接続され、絶縁層２６の下面に積層された配線パターンとを有している。
絶縁層２６の下面には、配線層３０の一部を被覆するソルダレジスト層３２が積層されている。ソルダレジスト層３２の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層３２には、配線層３０の下面の一部を外部接続用パッドＰ１として露出させるための複数の開口部３２Ｘが形成されている。外部接続用パッドＰ１には、配線基板１０をマザーボード等の実装基板に実装する際に使用されるリードピンやはんだボール等の外部接続端子９６（図２（ａ）参照）が接続されるようになっている。
なお、必要に応じて、開口部３２Ｘから露出する配線層３０（外部接続用パッドＰ１）上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、外部接続用パッドＰ１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部３２Ｘから露出する配線層３０（又は、配線層３０上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
一方、絶縁層２５の上面には、配線層４０が積層されている。配線層４０は、絶縁層２５を厚さ方向に貫通するビア配線と、そのビア配線を介して配線２３と電気的に接続され、絶縁層２５の上面に積層された配線パターンとを有している。
絶縁層２５の上面には、配線層４０を被覆する絶縁層４２が積層されている。絶縁層４２の材料としては、例えば、フェノール樹脂やポリイミド樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。絶縁層４２は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、絶縁層４２の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、絶縁層２５，２６と同じ絶縁性樹脂を用いてもよい。
絶縁層４２には、所要の箇所に、当該絶縁層４２を厚さ方向に貫通して配線層４０の上面の一部を露出する貫通孔４２Ｘが形成されている。ここで、貫通孔４２Ｘは、図１（ａ）において下側（コア基板２１側）から上側に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔４２Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。
絶縁層４２の上面４２Ａには、配線層５０が積層されている。配線層５０は、貫通孔４２Ｘ内に形成されたビア配線５１と、絶縁層４２の上面４２Ａから上方に突出する接続端子５２とを有している。接続端子５２は、例えば、絶縁層４２の上面４２Ａから上方に延びるように形成された柱状の接続端子（金属ポスト）である。接続端子５２は、例えば、略円柱状に形成されている。接続端子５２は、電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。例えば、接続端子５２の上面には、半導体チップ９０（図２参照）の接続端子９１と電気的に接続するためのはんだ層９２が接合される。
例えば、ビア配線５１と接続端子５２とは一体に形成されている。これらビア配線５１及び接続端子５２の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層４２の上面４２Ａには、接続端子５２の側面を被覆する保護絶縁層７０が積層されている。保護絶縁層７０は、例えば、接続端子５２の側面の一部に接し、その接続端子５２の側面の一部を被覆するように形成されている。また、保護絶縁層７０は、例えば、接続端子５２から露出する絶縁層４２の上面４２Ａ全面を被覆するように形成されている。本例の保護絶縁層７０の厚さは、接続端子５２の厚さよりも薄く設定されている。このため、各接続端子５２の上面及び各接続端子５２の上面側の側面は、保護絶縁層７０から露出されている。
保護絶縁層７０の材料としては、例えば、下層の絶縁層４２と同一の材料を用いることができる。この保護絶縁層７０の材料としては、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。保護絶縁層７０の材料としては、下層の絶縁層４２と同一の材料に限らず、例えば、ソルダレジスト層３２と同一の材料を用いることもできる。
次に、図１（ｂ）に従って、配線層５０及び保護絶縁層７０の構造について詳述する。
配線層５０は、貫通孔４２Ｘの内面（つまり、貫通孔４２Ｘの内側面及び貫通孔４２Ｘの底部に露出する配線層４０の上面）と、絶縁層４２の上面４２Ａとを連続的に被覆するシード層６０を有している。本例のシード層６０は、貫通孔４２Ｘの内面と絶縁層４２の上面４２Ａとを連続的に被覆する金属膜６１と、その金属膜６１の上面を被覆する金属膜６２とが順に積層された２層構造のシード層である。金属膜６１は、例えば、その側面が接続端子５２及び金属膜６２の側面よりも外側に突出するように形成されている。すなわち、本例では、金属膜６１の外形が、接続端子５２や金属膜６２の外形よりも大きく形成されている。
金属膜６１及び金属膜６２としては、例えば、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。金属膜６１は、例えば、金属膜６２やビア配線５１（例えば、Ｃｕ層）から絶縁層４２にＣｕが拡散することを抑制する金属バリア膜として機能する。金属膜６１の材料としては、金属膜６２を構成する金属（例えば、Ｃｕ）よりも絶縁層４２との密着性が高い金属であることが好ましい。また、金属膜６１の材料としては、金属膜６２を構成する金属（例えば、Ｃｕ）よりも耐腐食性の高い金属であることが好ましい。このような金属膜６１の材料としては、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）を用いることができる。また、金属膜６２の材料としては、例えば、銅や銅合金を用いることができる。なお、金属膜６１の厚さは例えば２０〜５０ｎｍ程度とすることができ、金属膜６２の厚さは例えば１００〜３００ｎｍ程度とすることができる。
ビア配線５１は、金属膜６２上に形成されている。例えば、ビア配線５１は、シード層６０よりも内側の貫通孔４２Ｘを充填するように形成されている。なお、ここでは、シード層６０とビア配線５１とを別に説明したが、貫通孔４２Ｘに形成されたシード層６０とビア配線５１とを合わせてビア配線５１と呼ぶ場合もある。
接続端子５２は、絶縁層４２の上面４２Ａに形成されたシード層６０上及びビア配線５１上に形成されている。接続端子５２では、厚さ方向において、つまり下部５３と上部５４とにおいて、結晶粒の結晶粒径が異なっている。具体的には、接続端子５２の下部５３の結晶粒径は、接続端子５２の上部５４の結晶粒径よりも小さい。すなわち、配線層４０側に位置する下部５３の結晶粒径は、はんだ層９２（図２（ｂ）参照）と接合される側に位置する上部５４の結晶粒径よりも小さい。なお、下部５３と上部５４とは、同一の材料からなり、例えば銅からなる。
例えば、下部５３におけるＣｕ結晶粒の平均結晶粒径は０．５μｍ以上０．９μｍ未満の範囲に設定することができ、上部５４におけるＣｕ結晶粒の平均結晶粒径は１μｍ以上３μｍ未満の範囲に設定することができる。結晶粒径の小さい下部５３の厚さは、例えば、結晶粒径の大きい上部５４よりも厚く設定されている。例えば、下部５３の厚さは６〜８μｍ程度とすることができ、上部５４の厚さは２〜３μｍ程度とすることができる。
なお、ここでは、シード層６０と接続端子５２とを別に説明したが、絶縁層４２の上面４２Ａ上に形成されたシード層６０と接続端子５２とを合わせて接続端子５２と呼ぶ場合もある。
本例の接続端子５２の側面の一部は粗化面に形成されている。具体的には、接続端子５２の側面では、下部５３の側面全面が粗化面５３Ｒに形成され、上部５４の側面の一部（具体的には、上部５４の側面のうち下部５３側の側面）が粗化面５４Ｒに形成されている。具体的には、上部５４の側面のうち、保護絶縁層７０によって被覆された上部５４の下方側の側面部分が粗化面５４Ｒに形成されている。また、金属膜６２の側面は粗化面６２Ｒに形成されている。その一方で、保護絶縁層７０から露出された上部５４の上方側の側面部分（具体的には、上部５４の側面のうち下方側の側面とは反対側の側面）が、粗化面５３Ｒ，５４Ｒよりも粗度の小さい平滑面５４Ｓに形成されている。また、接続端子５２の上面も平滑面５４Ｓと同様に、平滑面５４Ｔに形成されている。さらに、金属膜６１の側面全面は、粗化面５３Ｒ，５４Ｒよりも粗度の小さい平滑面６１Ｓに形成されている。
ここで、粗化面６２Ｒ，５３Ｒ，５４Ｒは、保護絶縁層７０との密着性の観点から、平滑面５４Ｓ，５４Ｔよりも表面粗度が大きく、且つ配線層４０の上面よりも表面粗度が大きくなるように設定されている。但し、粗化面５４Ｒは、粗化面５３Ｒよりも表面粗度が小さく設定されている。粗化面６２Ｒ，５３Ｒの表面粗度は、表面粗さＲｚ値で例えば３０００〜４０００ｎｍ程度とすることができ、粗化面５４Ｒの表面粗度は、表面粗さＲｚ値で例えば２０００〜２８００ｎｍ程度とすることができる。また、平滑面５４Ｓ，５４Ｔの表面粗度は、表面粗さＲｚ値で例えば５００〜１０００ｎｍ程度とすることができる。ここで、表面粗さＲｚ値とは、表面粗さを表わす数値の一種であり、十点平均粗さと呼ばれるものである。具体的には、表面粗さＲｚ値とは、粗さ曲線からその平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から測定した、最も高い山頂から５番目までの山頂の標高の絶対値の平均値と、最も低い谷底から５番目までの谷底の標高の絶対値の平均値とを合算した値のことである。
保護絶縁層７０は、金属膜６１の側面（平滑面６１Ｓ）全面と、金属膜６２の側面（粗化面６２Ｒ）全面と、接続端子５２の下部５３の側面（粗化面５３Ｒ）全面と、上部５４の下方側の側面（粗化面５４Ｒ全面）とに接し、それらの面を被覆するように形成されている。また、保護絶縁層７０は、接続端子５２の平滑面５４Ｓ（つまり、上部５４の上方側の側面）及び平滑面５４Ｔ（つまり、上部５４の上面）を露出するように形成されている。さらに、保護絶縁層７０の上面には、例えば、隣接する接続端子５２の間において、絶縁層４２に向かって断面視円弧状に凹む凹部７０Ｘが形成されている。
次に、図２に従って、半導体装置８０の構造について説明する。
図２（ａ）に示すように、半導体装置８０は、配線基板１０と、１つ又は複数（ここでは、１つ）の半導体チップ９０と、アンダーフィル材９５と、外部接続端子９６とを有している。
半導体チップ９０は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ９０の回路形成面（ここでは、下面）に配設された接続端子９１を、はんだ層９２を介して配線基板１０の接続端子５２に接合することにより、半導体チップ９０は、接続端子９１及びはんだ層９２を介して配線層５０と電気的に接続されている。
半導体チップ９０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ９０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体チップ９０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子９１としては、例えば、金属ポストを用いることができる。この接続端子９１は、半導体チップ９０の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子９１は、例えば、円柱状に形成されている。接続端子９１の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子９１としては、金属ポストの他に、例えば金バンプを用いることもできる。
はんだ層９２は、接続端子５２に接合されるとともに、接続端子９１に接合されている。はんだ層９２としては、例えば、鉛フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｂｉ系の鉛フリーはんだを用いることができる。本実施形態では、はんだ層９２として、Ｓｎ−Ａｇ系の鉛フリーはんだからなるはんだめっきを用いている。
アンダーフィル材９５は、配線基板１０と半導体チップ９０との隙間を充填するように設けられている。アンダーフィル材９５の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
外部接続端子９６は、配線基板１０の外部接続用パッドＰ１上に形成されている。この外部接続端子９６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９６としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子９６として、はんだボールを用いている。
次に、図２（ｂ）に従って、接続端子５２と、はんだ層９２と、接続端子９１との接合構造について説明する。
接続端子５２には、はんだ層９２が直接接合されている。すなわち、配線基板１０では、保護絶縁層７０から露出する接続端子５２の表面（上面及び側面）に表面処理層が形成されていない。換言すると、配線基板１０では、保護絶縁層７０から露出する接続端子５２の上部５４の表面（上面及び側面）が、配線基板１０の最表面になっている。そして、はんだ層９２は、接続端子５２の上部５４、つまり結晶粒径が比較的大きい上部５４の平滑面５４Ｓ及び平滑面５４Ｔに直接接合されている。
また、上部５４の平滑面５４Ｓ及び平滑面５４Ｔとはんだ層９２との界面には、ＳｎとＣｕの合金からなる合金層９３が形成されている。すなわち、合金層９３は、接続端子５２とはんだ層９２との接合部分に形成されている。換言すると、合金層９３によって接続端子５２とはんだ層９２とが実質的に接合されている。合金層９３は、例えば、接続端子５２の上面全面及び側面の一部（上部５４の上方側の側面）を被覆するように形成されている。
また、接続端子９１とはんだ層９２との界面には、ＳｎとＣｕの合金からなる合金層９４が形成されている。
次に、配線基板１０及び半導体装置８０の作用について説明する。
配線基板１０では、絶縁層４２の上面４２Ａに、柱状の接続端子５２の側面の一部に接してその接続端子５２の側面を被覆する保護絶縁層７０を形成するようにした。これにより、接続端子５２の下面（ここでは、シード層６０の下面）が絶縁層４２の上面４２Ａに接触されるとともに、接続端子５２の側面の一部が保護絶縁層７０に接触される。このため、保護絶縁層７０が形成されていない場合に比べて、接続端子５２と絶縁層（絶縁層４２及び保護絶縁層７０）との界面を増加させることができる。これにより、接続端子５２と絶縁層（感光性樹脂層）との熱膨張係数の相違に起因する熱応力を分散させることができ、１箇所に集中する応力を減少させることができる。この結果、熱サイクルによる信頼性試験を行った場合に、接続端子５２と絶縁層（絶縁層４２及び保護絶縁層７０）との界面にクラックが発生することを好適に抑制できる。
また、保護絶縁層７０と接する接続端子５２の側面を粗化面とした。具体的には、接続端子５２の下部５３の側面を粗化面５３Ｒとし、接続端子５２の上部５４の下部５３側の側面（下方側の側面）を粗化面５４Ｒとした。これにより、アンカー効果が生じ、接続端子５２と保護絶縁層７０との密着性を向上させることができる。すなわち、接続端子５２の側面全面が平滑面である場合に比べて、接続端子５２と保護絶縁層７０との密着性を向上させることができる。これによって、保護絶縁層７０が絶縁層４２から剥離することを好適に抑制できる。
このとき、下部５３の側面（粗化面５３Ｒ）の粗度を大きく設定したため、接続端子５２と保護絶縁層７０との密着性をより向上させることができる。その一方で、上部５４の表面（粗化面５４Ｒ及び平滑面５４Ｓ，５４Ｔ）の粗度を粗化面５３Ｒの粗度よりも小さく設定したため、はんだ層９２が接合される側の接続端子５２（つまり、上部５４）の表面の平坦性を確保することができる。これにより、半導体チップ９０の接続端子９１を接続端子５２上に精度良くフリップチップ接合することができ、半導体チップ９０を精度良く実装することができる。このように、半導体装置８０では、接続端子５２の下部５３と上部５４とで表面粗度を異ならせることにより、保護絶縁層７０との密着性と、接続端子５２のパッド部分の平坦性との両方を兼ね備えた接続端子５２を得ることができる。
ところで、本例の下部５３のように結晶粒径の小さい金属層（Ｃｕ層）と、Ｓｎを含むはんだ層とを接合した半導体装置を高温放置すると、ＣｕとＳｎとの拡散速度の違いから、Ｃｕ層とはんだ層との界面にカーケンダルボイドが多数発生する。これは、はんだ層９２と接合される金属層における結晶粒径が小さく結晶粒界が多い場合には、ＣｕからＳｎへの拡散速度と、ＳｎからＣｕへの拡散速度との差が大きくなることに起因している。これに対し、本実施形態では、はんだ層９２と接合される上部５４における結晶粒径を下部５３の結晶粒径よりも大きく設定した。これにより、ＣｕからＳｎへの拡散速度と、ＳｎからＣｕへの拡散速度との差を小さくできるため、上部５４とはんだ層９２との界面にカーケンダルボイドが発生することを抑制できる。
具体的には、本実施形態では、カーケンダルボイドの発生を抑制するために、上部５４におけるＣｕ結晶粒の平均結晶粒径を１μｍ以上３μｍ未満の範囲となるように設定している。本願発明者らは、上部５４におけるＣｕ結晶粒の平均結晶粒径を１〜３μｍの範囲に設定することにより、上部５４とはんだ層９２との界面におけるカーケンダルボイドの発生を抑制できることを実験で確認した。また、本願発明者らは、上部５４におけるＣｕ結晶粒の平均結晶粒径が１μｍ未満となると、上部５４とはんだ層９２との界面にカーケンダルボイドが発生することを実験で確認した。
詳述すると、本願発明者らの実験結果では、上部５４におけるＣｕ結晶粒の平均結晶粒径が０．８４μｍである場合には、半導体装置８０を１５０℃の高温環境下に１０００時間放置すると、上部５４とはんだ層９２との界面にカーケンダルボイドが発生することが確認された。これに対し、上部５４におけるＣｕ結晶粒の平均結晶粒径が１．４５μｍである場合には、半導体装置８０を１５０℃の高温環境下に１０００時間放置しても、上部５４とはんだ層９２との界面にカーケンダルボイドが発生しないことが確認された。同様に、上部５４におけるＣｕ結晶粒の平均結晶粒径が２．５８μｍの場合にも、上部５４とはんだ層９２との界面にカーケンダルボイドが発生しないことが確認された。
以上の実験結果からも明らかなように、上部５４における結晶粒の平均結晶粒径を１μｍ以上（好ましくは、１．４５μｍ以上）に設定することにより、上部５４とはんだ層９２との界面にカーケンダルボイドが発生することを好適に抑制することができる。なお、上部５４におけるＣｕ結晶粒の平均結晶粒径を３μｍ以上に設定すると、上部５４の形成に時間がかかり、製造コストが増加する。
次に、配線基板１０の製造方法について説明する。
図３（ａ）に示すように、まず、配線層５０及び保護絶縁層７０が形成される前段階の配線基板１０を準備する。この配線基板１０は、公知の製造方法により製造することが可能であるため、その概略について図３（ａ）を参照しながら説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘの内側面にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２３，２４を形成する。次に、コア基板２１の上面及び下面にそれぞれ絶縁層２５，２６を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層２５，２６を形成してもよい。続いて、絶縁層２５，２６にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法により配線層３０，４０を形成する。次いで、配線層３０の一部を外部接続用パッドＰ１として露出させるための開口部３２Ｘを有するソルダレジスト層３２を絶縁層２６の下面に積層する。また、配線層４０の上面の一部を露出させるための貫通孔４２Ｘを有する絶縁層４２を絶縁層２５の上面に積層する。
続いて、図３（ｂ）に示す工程では、絶縁層４２の上面４２Ａと、貫通孔４２Ｘの内側面と、貫通孔４２Ｘの底部に露出する配線層４０の上面とを連続的に被覆するシード層６０を形成する。このシード層６０は、例えば、スパッタ法や無電解めっき法により形成することができる。本例では、シード層６０をスパッタ法により形成する。この場合には、まず、図３（ｃ）に示すように、貫通孔４２Ｘの内側面を含む絶縁層４２の上面４２Ａ全面及び貫通孔４２Ｘから露出する配線層４０の上面全面にチタンをスパッタリングにより堆積させて金属膜６１（Ｔｉ層）を形成する。その後、金属膜６１上に銅をスパッタリングにより堆積させて金属膜６２（Ｃｕ層）を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層６０を形成することができる。なお、図３（ｃ）は、図３（ｂ）の配線基板１０のＡ部（破線枠参照）を拡大した拡大断面図である。
次に、図４（ａ）に示す工程では、絶縁層４２の上面４２Ａに形成されたシード層６０上に、所定の箇所に開口パターン１００Ｘを有するレジスト層１００を形成する。開口パターン１００Ｘは、配線層５０（図１（ａ）参照）の形成領域に対応する部分のシード層６０を露出するように形成される。レジスト層１００の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１００の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、金属膜６２の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１００Ｘを有するレジスト層１００を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１００を形成することができる。
続いて、図４（ｂ）に示す工程では、レジスト層１００をめっきマスクとして、シード層６０の上面に、そのシード層６０をめっき給電層に利用する電解めっき法を施してビア配線５１及び接続端子５２を形成する。例えば、まず、電解Ｃｕめっき用のめっき液に図４（ａ）に示した構造体を浸漬し、電流密度を高く（例えば、３．５〜５Ａ／ｄｍ２程度）した状態で電解めっきを施し、レジスト層１００から露出するシード層６０上にビア配線５１及び接続端子５２の下部５３を形成する。これにより、シード層６０よりも内側の貫通孔４２Ｘを充填するビア配線５１（電解銅めっき膜）が形成されるとともに、そのビア配線５１上に柱状の接続端子５２の下部５３（電解銅めっき膜）が形成される。その後、下部５３が形成された構造体を上記めっき液に浸漬したまま、下部５３を形成した時よりも電流密度を低く（例えば、１〜２Ａ／ｄｍ２程度）設定して電解めっきを施し、下部５３の上に接続端子５２の上部５４（電解銅めっき膜）を形成する。ここで、一般に、電解めっき法では、電流密度が高いほど、めっき膜の成膜速度が速くなるとともに、めっき膜の結晶粒径が小さくなる。このため、図４（ｂ）に示すように、ビア配線５１及び接続端子５２の下部５３と、接続端子５２の上部５４とでは結晶粒径が異なる。すなわち、上述したように異なる電流密度で下部５３及び上部５４を形成することにより、上下で結晶粒径が異なる接続端子５２を形成することができる。具体的には、電流密度を相対的に高い第１の値に設定した電解めっきによって形成される下部５３の結晶粒径は、電流密度を上記第１の値よりも低い第２の値に設定した電解めっきによって形成される上部５４の結晶粒径よりも小さくなる。例えば、電流密度を３．５〜５Ａ／ｄｍ２程度に設定した電解Ｃｕめっきにより下部５３を形成した場合には、その下部５３におけるＣｕ結晶粒の平均結晶粒径は０．５μｍ以上０．９μｍ未満の範囲となる。また、電流密度を１〜２Ａ／ｄｍ２程度に設定した電解Ｃｕめっきにより上部５４を形成した場合には、その上部５４におけるＣｕ結晶粒の平均結晶粒径は１μｍ以上３μｍ未満の範囲となる。
なお、本例では、電流密度により下部５３及び上部５４における結晶粒径の大きさを調整したが、電解めっき法における電流密度以外のめっき条件（例えば、めっき液の組成や温度）により下部５３及び上部５４における結晶粒径の大きさを調整してもよい。換言すると、本工程では、上部５４の結晶粒径が下部５３の結晶粒径よりも大きくなるように、電解めっき法におけるめっき条件が適宜調整されている。具体的には、下部５３の平均結晶粒径が０．５μｍ以上０．９μｍ未満となるように、且つ上部５４の平均結晶粒径が１μｍ以上３μｍ未満となるように、電解めっき法におけるめっき条件が適宜調整されている。
続いて、図５（ａ）に示す工程では、図４（ｂ）に示したレジスト層１００を例えばアルカリ性の剥離液により除去する。次いで、図５（ｂ）に示す工程では、接続端子５２をエッチングマスクとして、不要なシード層６０をエッチングにより除去する。これにより、貫通孔４２Ｘ内にシード層６０及びビア配線５１が形成され、そのビア配線５１と絶縁層４２上に形成されたシード層６０との上に接続端子５２が形成される。このようにして、シード層６０、ビア配線５１及び接続端子５２を有する配線層５０が形成される。なお、接続端子５２の上部５４の厚さは、本工程のエッチングによって当該上部５４が無くならない程度の厚さ（２〜４μｍ程度）に設定されている。
次いで、図６（ａ）に示す工程では、絶縁層４２から露出する配線層５０、つまり接続端子５２及びシード層６０に対して粗化処理を施す。本例では、配線層５０のうちＣｕ層（接続端子５２及び金属膜６２）に対して選択的に粗化処理を施す。この粗化処理により、金属膜６２の側面に微細な凹凸が形成され、その金属膜６２の側面が粗化面６２Ｒに形成される。また、粗化処理により、接続端子５２の上面及び側面に微細な凹凸が形成される。具体的には、粗化処理により、接続端子５２の下部５３の側面が粗化面５３Ｒに形成され、接続端子５２の上部５４の上面及び側面が粗化面５４Ｒに形成される。但し、本工程では、下部５３の側面（粗化面５３Ｒ）の表面粗度が、上部５４の上面及び側面（粗化面５４Ｒ）の表面粗度よりも大きくなるように粗化処理が行われる。すなわち、本工程の粗化処理は、金属膜６２及び接続端子５２の表面の粗度が金属膜６１の表面（つまり、平滑面６１Ｓ）の粗度よりも大きくなるように、且つ下部５３の表面の粗度が上部５４の表面の粗度よりも大きくなるように行われる。
本工程の粗化処理は、例えば、ＣＺ処理により行うことができる。ＣＺ処理では、例えば、主成分を蟻酸とする溶液を、スプレーによりＣｕ表面に吹き付けてＣｕをエッチングして粗化面を形成する。このＣＺ処理では、Ｃｕに対して選択的に化学的研磨（マイクロエッチング）を施すことができる。また、ＣＺ処理では、Ｃｕの結晶粒界が優先的に溶解されるため、Ｃｕの結晶粒界に沿ったエッチング形状が形成される。このため、ＣＺ処理を施すと、図６（ａ）に示すように、Ｃｕ結晶粒間の粒界溝がＣＺ処理前（図５（ｂ）参照）よりも深くなる。このようなＣＺ処理を施すと、Ｃｕの結晶粒界が多い部分ほど粗度が大きくなる。このため、接続端子５２に対してＣＺ処理を施した場合には、Ｃｕの結晶粒径が小さい（つまり、Ｃｕの結晶粒界が多い）下部５３の表面粗度が、Ｃｕの結晶粒径が大きい（つまり、Ｃｕの結晶粒界が少ない）上部５４の表面粗度よりも大きくなる。すなわち、本工程では、下部５３及び上部５４に対して同一の条件でＣＺ処理を施すことにより、下部５３の粗化面５３Ｒの表面粗度を、上部５４の粗化面５４Ｒの表面粗度よりも大きくすることができる。例えば、本工程では、粗化前の接続端子５２及び金属膜６２の表面の粗度が表面粗さＲｚ値で１０００〜２０００ｎｍ程度であるのに対し、粗化面６２Ｒ，５３Ｒの表面粗度が表面粗さＲｚ値で３０００〜４０００ｎｍ程度となるように、且つ粗化面５４Ｒの表面粗度が表面粗さＲｚ値で２０００〜２８００ｎｍ程度となるように粗化が行われる。
このように、本工程では、上部５４の粗化面５４Ｒが下部５３の粗化面５３Ｒよりも表面粗度が小さく形成される。これにより、上部５４の外形が小さくなることが抑制されるため、粗化処理による上部５４の電気抵抗値の上昇を抑制できる。
なお、本工程の粗化処理は、ＣＺ処理と同様にＣｕの結晶粒界を優先的に溶解するネオブラウン処理によっても行うことができる。ネオブラウン処理では、過酸化水素系／硫酸水素系の溶液を用いて、浸漬又はスプレーの処理を行い、Ｃｕ表面をエッチングして粗化面を形成する。
また、本工程の粗化処理により、金属膜６１の外縁を、接続端子５２や金属膜６２の側面よりも外側に突出するように形成してもよい。すなわち、平面視において、金属膜６１の外形を、接続端子５２や金属膜６２の外形よりも大きく形成してもよい。
次に、図６（ｂ）に示す工程では、絶縁層４２の上面４２Ａ上に、接続端子５２の表面（側面及び上面）全面を被覆する感光性樹脂層１０１を形成する。感光性樹脂層１０１は、例えば、ワニス状の感光性樹脂をスピンコート法で塗布することによって形成することができる。本実施形態では、感光性樹脂層１０１の材料として、ポジ型の感光性樹脂を用いる。但し、感光性樹脂層１０１の材料としては、ネガ型の感光性樹脂を用いることもできる。
感光性樹脂層１０１の厚さは、接続端子５２の全体を被覆可能なように設定されている。例えば、感光性樹脂層１０１の厚さは、接続端子５２の厚さが１０μｍの場合は、絶縁層４２の上面４２Ａ上で１０μｍ程度となるように設定されている。この感光性樹脂層１０１は、絶縁層４２の上面４２Ａと接続端子５２とによって形成される段差に追従して成膜される。このため、感光性樹脂層１０１は、接続端子５２上で高くなり、隣接する接続端子５２の間で低くなるように起伏して形成される。このとき、図６（ｃ）に示すように、感光性樹脂層１０１は、配線層５０の粗化面６２Ｒ，５３Ｒ，５４Ｒに接して粗化面６２Ｒ，５３Ｒ，５４Ｒを被覆するように形成される。このため、配線層５０の表面全面が平滑面である場合に比べて、配線層５０と感光性樹脂層１０１との密着性を向上させることができる。
続いて、図７（ａ）に示す工程では、感光性樹脂層１０１の全面を現像液によって溶解させることにより、感光性樹脂層１０１を厚みの途中まで除去して接続端子５２の上面を露出させる。例えば、感光性樹脂層１０１は、未露光の状態で現像液によって膜減りされて薄化される。現像液としては、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）を用いることができる。
通常、ポジ型の感光性樹脂層では、露光された部分が現像液による溶解速度が速くなることでパターンの形成が行われる。このとき、露光されていない部分の感光性樹脂層においても溶解速度はかなり遅いが現像液によって溶解される。本実施形態では、この特性を利用して感光性樹脂層１０１の除去量を制御して、接続端子５２の上面を露出させた状態で、接続端子５２の間に感光性樹脂層１０１を残すことができる。このとき、図６（ｃ）に示した感光性樹脂層１０１の起伏の生じた上面が全体的に薄化されるため、接続端子５２の間の領域には、上面が凹部７０Ｘに形成された感光性樹脂層１０１が残される。このとき、感光性樹脂層１０１は、接続端子５２の上面が確実に露出されるように、接続端子５２の上部５４の側面の一部が露出されるように薄化される。
その後、感光性樹脂層１０１を加熱処理により硬化させる。これにより、図７（ｂ）に示すように、絶縁層４２の上面４２Ａ上に、上面が凹部７０Ｘとなり、接続端子５２の側面の一部を被覆する保護絶縁層７０が形成される。
次いで、図７（ｂ）に示す工程では、保護絶縁層７０から露出した接続端子５２の上部５４の表面（側面及び上面）を平滑化する。例えば、保護絶縁層７０をエッチングマスクとして、接続端子５２の上面側からエッチング（ソフトエッチング）し、保護絶縁層７０から露出する上部５４の上方側の側面及び上部５４の上面を平滑化して平滑面５４Ｓ及び平滑面５４Ｔを形成する。このエッチング処理では、保護絶縁層７０から露出する上部５４の側面及び上面におけるＣｕ結晶粒の表面がエッチング除去されて薄化される。これにより、保護絶縁層７０から露出する上部５４の側面及び上面におけるＣｕ結晶粒間の粒界溝がエッチング処理前よりも浅くなり、保護絶縁層７０から露出する上部５４の側面及び上面の粗度がエッチング処理前よりも小さくなる。換言すると、本工程のエッチング処理は、平滑面５４Ｓ，５４Ｔの粗度が、保護絶縁層７０によって被覆された上部５４の下方側の側面（つまり、粗化面５４Ｒ）よりも小さくなるように行われる。具体的には、エッチング処理は、平滑面５４Ｓ，５４Ｔの粗度が、表面粗さＲｚ値で５００〜１０００ｎｍ程度となるように行われる。この工程で使用されるエッチング液としては、例えば、主成分が硫酸と過酸化水素からなるエッチング液を用いることができる。
以上の製造工程により、図１に示した配線基板１０を製造することができる。
次に、図８及び図９に従って、半導体装置８０の製造方法について説明する。
図８（ａ）に示す工程では、保護絶縁層７０の上面に、保護絶縁層７０から露出する接続端子５２を被覆するようにＢ−ステージ状態（半硬化状態）のアンダーフィル材９５を形成する。アンダーフィル材９５の材料としてフィルム状の絶縁樹脂を用いた場合には、保護絶縁層７０の上面にフィルム状の絶縁樹脂をラミネートする。但し、この工程では、フィルム状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、アンダーフィル材９５を真空雰囲気中でラミネートすることにより、アンダーフィル材９５中へのボイドの巻き込みを抑制することができる。一方、アンダーフィル材９５の材料として液状又はペースト状の絶縁樹脂を用いる場合には、保護絶縁層７０の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やディスペンサ法により塗布する。
次に、図８（ｂ）に示す工程では、柱状の接続端子９１を有する半導体チップ９０を準備する。接続端子９１は、公知の製造方法により製造することが可能であるため、図示は省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
まず、半導体チップ９０の回路形成面（ここでは、下面）に、例えば電極パッドを露出させる開口部を有する保護膜を形成し、その保護膜の下面及び電極パッドの下面を被覆するようにシード層を形成する。次に、接続端子９１の形成領域に対応する部分のシード層（電極パッドの下面を被覆するシード層）を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法（電解銅めっき法）を施すことにより、電極パッド上に柱状の接続端子９１を形成する。
続いて、接続端子９１の下面に、はんだ層９２を形成する。このはんだ層９２は、例えば、シード層上に形成されたレジスト層をめっきマスクに利用し、シード層をめっき給電層に利用する電解はんだめっき法により、接続端子９１の下面にはんだを被着することにより形成することができる。その後、不要なシード層及びレジスト層を除去する。
次いで、配線基板１０の接続端子５２（配線層５０）上に、半導体チップ９０の接続端子９１をフリップチップ接合する。例えば、始めに、熱硬化されていないアンダーフィル材９５の接着性を利用して、そのアンダーフィル材９５を介して半導体チップ９０を配線基板１０に搭載し仮固定する。続いて、例えば１９０〜３００℃程度の温度で加熱、及び半導体チップ９０の背面（ここでは、上面）側から荷重を加える。これにより、半導体チップ９０の接続端子９１及びはんだ層９２が半硬化状態のアンダーフィル材９５を突き破って、接続端子９１がはんだ層９２を介して接続端子５２に突き当てられる。そして、リフロー処理を行ってはんだ層９２を溶融・凝固させ、はんだ層９２を介して接続端子９１，５２を互いに電気的に接続する。リフロー処理では、例えば、はんだ層９２の融点よりも高い温度で加熱が行われる。このリフロー処理により、図９に示すように、接続端子５２の上部５４とはんだ層９２との界面に、ＣｕとＳｎの合金からなる合金層９３が形成される。このとき、本例では、Ｃｕ層である上部５４とはんだ層９２とを直接接合するようにしたため、例えば上部５４の表面にＮｉ層等の表面処理層を形成する場合に比べて、合金層９３を厚く形成することができる。ここで、合金層９３は、はんだ（Ｓｎ）単体よりもエレクトロマイグレーション耐性が高い。このため、上部５４の表面に表面処理層を形成する場合に比べて、接続端子５２と接続端子９１との接合部分におけるエレクトロマイグレーション耐性を向上させることができる。
また、本工程では、アンダーフィル材９５が加熱処理によって熱硬化される。これにより、接続端子５２，９１及びはんだ層９２等が熱硬化されたアンダーフィル材９５によって被覆される。
ところで、本工程において、はんだ層９２と接合される接続端子５２の上部５４の表面が粗化面５３Ｒと同程度の粗化面になっている場合には、はんだ層９２と接続端子５２との接合の際に、その接合部分にアンダーフィル材９５の樹脂やフィラーを噛み込みやすくなる。すなわち、上部５４の表面が粗化面である場合には、はんだ層９２と接続端子５２との間に樹脂やフィラーが介在するおそれがあり、はんだ層９２と接続端子５２との電気的な接続信頼性が低下するという問題がある。
これに対し、本例では、上述したように、はんだ層９２と接合される接続端子５２の上部５４の側面及び上面を、粗化面５３Ｒよりも粗度が小さく、且つ粗化面５４Ｒよりも粗度が小さい平滑面５４Ｓ，５４Ｔに形成した。これにより、はんだ層９２と接続端子５２との接合部分にアンダーフィル材９５の樹脂やフィラーが噛み込むことを好適に抑制することができる。このため、はんだ層９２と接続端子５２との電気的な接続信頼性を向上させることができる。
また、図８（ｂ）に示す工程では、配線基板１０の外部接続用パッドＰ１上に外部接続端子９６を形成する。例えば、外部接続用パッドＰ１上に、適宜フラックスを塗布した後、外部接続端子９６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフロー処理を行って固定する。その後、表面を洗浄してフラックスを除去する。
以上の製造工程により、図２に示した半導体装置８０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）柱状の接続端子５２の側面に接してその側面を被覆する保護絶縁層７０を形成した。これにより、接続端子５２と絶縁層４２及び保護絶縁層７０との界面を増加させることができ、接続端子５２と絶縁層４２及び保護絶縁層７０との界面に生じる応力を分散させることができる。この結果、接続端子５２と絶縁層４２及び保護絶縁層７０との界面にクラックが発生することを好適に抑制できる。
（２）保護絶縁層７０と接する接続端子５２の側面を粗化面とした。これにより、アンカー効果が生じ、接続端子５２と保護絶縁層７０との密着性を向上させることができる。このため、保護絶縁層７０が絶縁層４２から剥離することを好適に抑制できる。
（３）接続端子５２のはんだ層９２と接合される側の上部５４における結晶粒径を、接続端子５２の配線層４０側の下部５３における結晶粒径よりも大きく設定した。これにより、ＣｕとＳｎとの拡散速度の差が小さくなるため、接続端子５２（上部５４）とはんだ層９２との界面にカーケンダルボイドが発生することを好適に抑制できる。
（４）接続端子５２の下部５３の表面粗度を上部５４の表面粗度よりも大きくした。これにより、接続端子５２では、下部５３によって保護絶縁層７０との密着性を向上させることができるとともに、上部５４によって接続端子５２のパッド部分の平坦性を確保することができる。
（５）保護絶縁層７０から露出する上部５４の側面及び上面を、保護絶縁層７０により被覆された上部５４の側面（粗化面５４Ｒ）よりも表面粗度の小さい平滑面５４Ｓ，５４Ｔとした。これにより、はんだ層９２と接続端子５２との接合部分にアンダーフィル材９５の樹脂やフィラーが噛み込むことを好適に抑制することができる。このため、はんだ層９２と接続端子５２との電気的な接続信頼性を向上させることができる。
（６）結晶粒径の異なる下部５３と上部５４とを同一の材料（ここでは、Ｃｕ）で構成するようにした。これにより、異種金属の場合に形成される合金層等の界面が下部５３と上部５４との間に形成されないため、下部５３及び上部５４を強固な構造に形成することができる。また、下部５３と上部５４とを、例えば電解めっき法における電流密度等のめっき条件を変更することにより形成できるため、下部５３と上部５４とを別の材料で構成する場合に比べて、製造コストを低減することができる。さらに、下部５３及び上部５４の材料として、電気抵抗の小さい銅を用いることにより、接続端子５２全体の電気抵抗を小さくすることができる。
（７）接続端子５２の上部５４とはんだ層９２とを直接接合し、上部５４とはんだ層９２との界面にＣｕとＳｎの合金からなる合金層９３を形成した。これにより、接続端子５２とはんだ層９２との接合部分におけるエレクトロマイグレーション耐性を向上させることができる。
（８）保護絶縁層７０の上面に、隣接する接続端子５２の間において、絶縁層４２側に向かって円弧状に凹む凹部７０Ｘを形成した。この凹部７０Ｘによって、アンダーフィル材９５の流動性を向上させることができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１０に示すように、保護絶縁層７０の上面に、上方に盛り上がる***部７１を形成するようにしてもよい。***部７１は、例えば、その頂部７２（上端部）が断面視において針のように尖った形状に形成されている。具体的には、***部７１は、頂部７２から接続端子５２に向かって下方に傾斜する傾斜部７３と、頂部７２から、接続端子５２から離間する方向に向かって下方に傾斜する傾斜部７４とから構成されている。本変形例では、傾斜部７３は、頂部７２から接続端子５２に向かって湾曲状に凹むように形成されている。また、傾斜部７４は、頂部７２から、接続端子５２から離間する方向に向かって断面視円弧状に凹むように形成されている。このような***部７１（とくに、傾斜部７３）によって、はんだ層９２（図２参照）が接続端子５２の外側に広がることを好適に抑制することができる。
なお、頂部７２は、必ずしも、断面視において針のように尖った形状である必要はない。例えば、頂部７２を、平坦な面を有する形状に形成してもよい。
・上記実施形態における保護絶縁層７０の凹部７０Ｘを省略してもよい。すなわち、保護絶縁層７０の上面を平坦面に形成してもよい。
・上記実施形態において、接続端子５２の側面全面を保護絶縁層７０によって被覆するようにしてもよい。
・上記実施形態において、接続端子５２の上部５４の側面全面を保護絶縁層７０から露出させるようにしてもよい。この場合の保護絶縁層７０は、シード層６０の側面全面と接続端子５２の下部５３の側面全面又は下部５３の側面の一部とを被覆するように形成される。
・上記実施形態では、保護絶縁層７０から露出する接続端子５２の側面及び上面を平滑面５４Ｓ，５４Ｔに形成した。これに限らず、例えば、保護絶縁層７０から露出する接続端子５２の側面及び上面を、粗化面５４Ｒと同程度の粗化面としてもよい。この場合であっても、保護絶縁層７０から露出する接続端子５２の側面及び上面の表面粗度を、下部５３の粗化面５３Ｒの表面粗度よりも小さくすることにより、接続端子５２のパッド部分の平坦性を好適に確保することができる。
・上記実施形態において、金属膜６１の側面を粗化面に形成してもよい。
・上記実施形態では、金属膜６１の側面を、接続端子５２及び金属膜６２の側面よりも外側に突出するように形成した。これに限らず、例えば、金属膜６１の側面を、接続端子５２及び金属膜６２の側面と面一になるように形成してもよい。また、金属膜６１の側面を、接続端子５２及び金属膜６２の側面よりも内側に後退するように形成してもよい。
・上記実施形態の接続端子５２において、下部５３と上部５４との間に、下部５３の結晶粒径よりも大きく、且つ上部５４の結晶粒径よりも小さい結晶粒径を有する中間部を形成するようにしてもよい。
・上記実施形態では、保護絶縁層７０の上面にアンダーフィル材９５を形成した後に、半導体チップ９０を配線基板１０にフリップチップ実装するようにした。これに限らず、例えば、配線基板１０に半導体チップ９０をフリップチップ実装した後に、配線基板１０と半導体チップ９０との隙間を充填するようにアンダーフィル材９５を形成するようにしてもよい。
・上記実施形態における保護絶縁層７０の上面にプラズマ処理を施すようにしてもよい。これにより、保護絶縁層７０における濡れ性を改善することができる。
・上記実施形態の図７（ａ）や図７（ｂ）に示した工程において、保護絶縁層７０から露出された接続端子５２の上面及び側面に、表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
・上記実施形態の配線基板１０に、半導体チップ９０の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ９０以外の電子部品を実装するようにしてもよい。
・上記実施形態の配線基板１０において、配線層３０，４０よりも内層の構造、つまり基板本体２０の構造については特に限定されない。すなわち、基板本体２０は、少なくとも、配線層３０，４０が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、配線層３０，４０の内層の構造については特に限定されない。例えば、コア基板２１の構造及び材質は特に限定されない。また、コア基板２１上に形成される下層配線（例えば、配線２３，２４）とその下層配線を覆う絶縁層（例えば、絶縁層２５，２６）の層数についても特に限定されない。あるいは、基板本体２０を、コア基板２１を有するコア付きビルドアップ基板に代えて、コア基板２１を含まないコアレス基板としてもよい。
１０ 配線基板
４０ 配線層
４２ 絶縁層
４２Ｘ 貫通孔
５０ 配線層
５１ ビア配線
５２ 接続端子（第１接続端子）
５３ 下部
５４ 上部
６０ シード層
６１，６２ 金属膜（スパッタ膜）
７０ 保護絶縁層
７０Ｘ 凹部
７４ 傾斜部（凹部）
８０ 半導体装置
９０ 半導体チップ（電子部品）
９１ 接続端子（第２接続端子）
９２ はんだ層
９３ 合金層
１０１ 感光性樹脂層

Claims (8)

  1. 配線層と、
    前記配線層を被覆する絶縁層と、
    前記絶縁層を厚さ方向に貫通して前記配線層の上面を露出する貫通孔と、
    前記貫通孔内に形成されたビア配線と、
    前記ビア配線を介して前記配線層と電気的に接続され、前記絶縁層の上面から上方に突出して形成され、電子部品と接続される柱状の第１接続端子と、
    前記第１接続端子の側面に接し前記第１接続端子の側面の一部を被覆するように前記絶縁層の上面に形成された保護絶縁層と、を有し、
    前記第１接続端子は、下部と上部とからなり、
    前記保護絶縁層は、前記第１接続端子よりも薄く、前記下部の側面全面と前記上部の側面の一部とを被覆し、
    前記下部における結晶粒径は、前記上部における結晶粒径よりも小さく設定され、
    前記下部と前記上部とは、同一の金属材料からなり、
    前記下部の側面の表面粗度は、前記上部の側面の表面粗度よりも大きく設定されており、
    前記保護絶縁層から露出された前記上部の側面部分の表面粗度は、前記保護絶縁層により被覆された前記上部の側面部分の表面粗度よりも小さく設定されていることを特徴とする配線基板。
  2. 前記保護絶縁層から露出された前記上部の表面は、前記配線基板の最表面であることを特徴とする請求項１に記載の配線基板。
  3. 前記貫通孔に露出する前記配線層の上面と前記貫通孔の内側面と前記絶縁層の上面とを連続して被覆するスパッタ膜を有し、
    前記ビア配線は、前記スパッタ膜よりも内側の前記貫通孔を充填し、
    前記第１接続端子は、前記ビア配線の上面及び前記スパッタ膜の上面に形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記保護絶縁層の上面には、隣接する前記第１接続端子の間において、前記絶縁層側に向かって円弧状に凹む凹部が形成されていることを特徴とする請求項１〜３のいずれか一項に記載の配線基板。
  5. 請求項１〜４のいずれか一項に記載の配線基板と、
    回路形成面に形成された第２接続端子がはんだ層を介して前記第１接続端子に電気的に接続された前記電子部品と、を有し、
    前記第１接続端子の前記上部の上面は、前記はんだ層と直接接合されていることを特徴とする半導体装置。
  6. 前記はんだ層は、錫を含むはんだからなり、
    前記第１接続端子と前記はんだ層との界面には、銅と錫の合金からなる合金層が形成されていることを特徴とする請求項５に記載の半導体装置。
  7. 配線層を形成する工程と、
    前記配線層を被覆する絶縁層を形成する工程と、
    前記絶縁層を厚さ方向に貫通して前記配線層の上面を露出する貫通孔を形成する工程と、
    前記貫通孔内にビア配線を形成するとともに、前記ビア配線を介して前記配線層と電気的に接続され、前記絶縁層の上面から上方に突出する柱状の第１接続端子を形成する工程と、
    前記第１接続端子の上面及び側面を粗化する工程と、
    前記絶縁層の上面に、前記第１接続端子の側面を被覆する保護絶縁層を形成する工程と、を有し、
    前記第１接続端子を形成する工程では、電流密度を第１の値に設定した電解めっき法により前記第１接続端子の下部を形成した後に、前記電流密度を前記第１の値よりも小さい第２の値に設定した電解めっき法により前記第１接続端子の上部を形成することにより、前記上部における結晶粒径が前記下部における結晶粒径よりも大きくなるように前記第１接続端子を形成し、
    前記第１接続端子の上面及び側面を粗化する工程では、前記下部の表面粗度が前記上部の表面粗度よりも大きくなるように粗化し、
    前記保護絶縁層を形成する工程では、前記下部の側面全面と前記上部の側面の一部とを被覆するように前記保護絶縁層を形成し、
    前記保護絶縁層を形成する工程の後に、前記保護絶縁層から露出する前記上部の上面及び側面を平滑化する工程を有することを特徴とする配線基板の製造方法。
  8. 前記保護絶縁層を形成する工程は、
    前記絶縁層の上面にポジ型の感光性樹脂を塗布し、前記第１接続端子の側面全面及び上面全面を被覆する感光性樹脂層を形成する工程と、
    前記感光性樹脂層を未露光の状態で現像液によって溶解させて薄化することにより、前記保護絶縁層を形成する工程と、を有することを特徴とする請求項７に記載の配線基板の製造方法。
JP2015201143A 2015-10-09 2015-10-09 配線基板、半導体装置及び配線基板の製造方法 Active JP6530298B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015201143A JP6530298B2 (ja) 2015-10-09 2015-10-09 配線基板、半導体装置及び配線基板の製造方法
US15/284,592 US9997450B2 (en) 2015-10-09 2016-10-04 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015201143A JP6530298B2 (ja) 2015-10-09 2015-10-09 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2017073520A JP2017073520A (ja) 2017-04-13
JP2017073520A5 JP2017073520A5 (ja) 2018-08-23
JP6530298B2 true JP6530298B2 (ja) 2019-06-12

Family

ID=58499951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015201143A Active JP6530298B2 (ja) 2015-10-09 2015-10-09 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9997450B2 (ja)
JP (1) JP6530298B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180120507A (ko) * 2017-04-27 2018-11-06 삼성전기주식회사 인쇄회로기판
US10325854B2 (en) * 2017-07-18 2019-06-18 Advanced Semiconductor Engineering, Inc. Interposer and semiconductor package device
US10163832B1 (en) * 2017-10-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
CN113764565A (zh) * 2018-02-01 2021-12-07 新唐科技日本株式会社 半导体装置
JP7067114B2 (ja) * 2018-02-27 2022-05-16 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
KR102666153B1 (ko) * 2018-06-15 2024-05-17 삼성전자주식회사 반도체 장치
JP7097139B2 (ja) * 2018-07-26 2022-07-07 京セラ株式会社 配線基板
JP7253946B2 (ja) 2019-03-20 2023-04-07 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
US10950519B2 (en) 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
JP2020202205A (ja) * 2019-06-06 2020-12-17 イビデン株式会社 プリント配線板とプリント配線板の製造方法
KR20220065014A (ko) 2019-10-30 2022-05-19 교세라 가부시키가이샤 배선 기판
US11854879B2 (en) * 2020-02-26 2023-12-26 Raytheon Company Cu3Sn via metallization in electrical devices for low-temperature 3D-integration
KR20220013191A (ko) * 2020-07-24 2022-02-04 삼성전기주식회사 인쇄회로기판

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397399B2 (ja) * 2007-02-15 2010-01-13 富士通株式会社 半導体装置の製造方法
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8912649B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
US9673132B2 (en) * 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
US8975531B2 (en) * 2013-01-22 2015-03-10 International Business Machines Corporation Composite copper wire interconnect structures and methods of forming
JP6169955B2 (ja) 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure

Also Published As

Publication number Publication date
US9997450B2 (en) 2018-06-12
US20170103942A1 (en) 2017-04-13
JP2017073520A (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10892216B2 (en) Wiring substrate and semiconductor device
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6951838B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2015015285A (ja) 配線基板及び配線基板の製造方法
JP2016018806A (ja) 配線基板、配線基板の製造方法
US11594478B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
US20090041981A1 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP6182309B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
US10170405B2 (en) Wiring substrate and semiconductor package
JP6612189B2 (ja) 配線基板、半導体装置、および、配線基板の製造方法
JP2019212693A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190516

R150 Certificate of patent or registration of utility model

Ref document number: 6530298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150