TWI497673B - 用於窄互相連接開口之大晶粒尺寸傳導結構 - Google Patents

用於窄互相連接開口之大晶粒尺寸傳導結構 Download PDF

Info

Publication number
TWI497673B
TWI497673B TW099130515A TW99130515A TWI497673B TW I497673 B TWI497673 B TW I497673B TW 099130515 A TW099130515 A TW 099130515A TW 99130515 A TW99130515 A TW 99130515A TW I497673 B TWI497673 B TW I497673B
Authority
TW
Taiwan
Prior art keywords
conductive
opening
metal
layer
forming
Prior art date
Application number
TW099130515A
Other languages
English (en)
Other versions
TW201126683A (en
Inventor
Chih-Chao Yang
Daniel C Edelstein
Takeshi Nogami
Stephen M Rossnagel
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201126683A publication Critical patent/TW201126683A/zh
Application granted granted Critical
Publication of TWI497673B publication Critical patent/TWI497673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於窄互相連接開口之大晶粒尺寸傳導結構
本發明係關於一種半導體結構及一種製造該半導體結構之方法。更特定言之，本發明係關於一種具有單鑲嵌類型或雙鑲嵌類型之互相連接結構，其中使用大晶粒尺寸之傳導結構來縮減傳導線路及/或通道(尤其為具有低於75奈米之特徵尺寸的窄傳導線路及/或通道)之電阻率。
通常，半導體裝置包括形成被製造於半導體基板上之積體電路的複數個電路。通常將對信號路徑之複合網路進行路徑選擇以連接分佈於基板之表面上的電路元件。跨越該裝置對此等信號進行有效的路徑選擇需要形成多階層(multilevel)架構或多層(multilayered)架構，諸如單鑲嵌佈線結構或雙鑲嵌佈線結構。該佈線結構通常包括銅(Cu)，因為與以鋁(Al)為基礎之互相連接相比較，以Cu為基礎之互相連接能在複合半導體晶片上之大量電晶體之間提供較高速度之信號傳輸。
在典型互相連接結構內，金屬通道垂直於半導體基板延伸且金屬線路平行於半導體基板延伸。在現今的IC產品晶片中藉由在介電常數小於二氧化矽之介電常數的介電材料中嵌埋金屬線路及金屬通道(例如，傳導特徵)來達成信號速度之進一步增強及鄰近金屬線路中之信號(被稱為「串擾」)之縮減。
先前技術之互相連接結構之一主要問題在於：歸因於傳導區域內部之大量電遷移路徑，傳導區域內之傳導材料具有低的抗電遷移性。大量路徑據信為傳導材料之微結構及平均晶粒尺寸所導致的結果。如熟習此項技術者所知，電遷移主要係藉由以下各者驅動：(1)在傳導材料與介電罩蓋之間的界面擴散；及(2)沿著傳導材料之晶界的體擴散。歸因於對此等裝置所作之按比例調整，預期在未來半導體技術中之電遷移問題會增大。
本發明中所解決之一問題為針對傳導線路及通道所展現之高電阻率。隨著傳導線路及/或通道之特徵尺寸下降至低於75奈米，此問題成為顯著問題。高電阻率之大分率可歸因於諸如銅(Cu)特徵之傳導特徵中的小晶粒尺寸(大約0.02微米或低於0.02微米)。晶界散射可導致傳導金屬中之電阻增加。在傳導特徵內傳導材料之小晶粒尺寸係由在形成傳導特徵時所使用之先前製程技術所導致。由於來自超覆層(overburden)之晶界運動不會下延至小特徵中，故在極小特徵中看不到在大尺寸產生中所觀察到的晶粒生長。
根據本發明之一態樣，提供一種形成一互相連接結構之方法，該方法實質上縮減(且在一些情況下消除)藉由先前技術之互相連接結構展現之高電阻。在本發明之一實施例中，該方法包括在一介電材料中形成至少一開口。此後，在該至少一開口內形成一晶粒生長促進層。在形成該晶粒生長促進層之後，在該晶粒生長促進層之曝露表面上形成一聚結電鍍晶種層。藉由沈積及一後續第一退火來形成該聚結電鍍晶種層。在導致一沈積電鍍晶種層聚結於該至少一開口內之條件下執行該第一退火。該聚結之極大部分發生在該至少一開口內部，而非在該結構之頂部水平表面上。在該第一退火之後，在該至少一開口內形成一傳導結構。藉由沈積一含金屬傳導材料且接著進行一導致該含金屬傳導材料之晶粒生長的後續第二退火來形成該傳導結構。
在一實施例中，在該至少一開口內形成該晶粒生長促進層之前，在該至少一開口內形成一擴散障壁。在另一實施例中，在該形成該聚結電鍍晶種層之該步驟與該形成該傳導結構之該步驟之間，可在該至少一開口內形成另一電鍍晶種層。
上文所描述之該方法在該至少一開口內產生一傳導結構，該傳導結構具有一竹節微結構(bamboo microstructure)及一大於0.05微米之平均晶粒尺寸。在一些實施例中，該至少一開口內之該傳導結構包括具有一(111)晶體定向之晶粒。
在本發明之另一態樣中，提供一種具有縮減電阻之互相連接結構。該互相連接結構包括一介電材料，該介電材料在其中包括至少一開口。該至少一開口填充有一晶粒生長促進層、一位於該晶粒生長促進層之上部表面上的聚結電鍍晶種層，及一位於該聚結電鍍晶種層之上部表面之上的傳導結構。包括一含金屬傳導材料(通常為Cu)之該傳導結構具有一竹節微結構及一大於0.05微米之平均晶粒尺寸。在一些實施例中，該傳導結構包括具有一(111)晶體定向之晶粒。
在本發明之一些實施例中，在該至少一開口內存在一擴散障壁。該擴散障壁位於包括該至少一開口的該介電材料之曝露側壁與該晶粒生長促進層之間。在本發明之一另外實施例中，另一電鍍晶種層位於該聚結電鍍晶種層與該傳導結構之間。
在以下描述中，闡述諸如特定結構、組件、材料、尺寸、處理步驟及技術之許多特定細節，以便提供對本發明之一些態樣之理解。然而，一般熟習此項技術者應瞭解，可在無此等特定細節的情況下實踐本發明。在其他情況下，尚未詳細地描述熟知結構或處理步驟，以便避免使本發明模糊。
應理解，當一如層、區域或基板之元件被稱為「在另一元件上」或「在另一元件上方」時，該元件可直接在該另一元件上或亦可存在介入元件。相反地，當一元件被稱為「直接在另一元件上」或「直接在另一元件上方」時，不存在介入元件。亦應理解，當一元件被稱為「在另一元件下方」或「在另一元件下」時，該元件可直接在該另一元件下方或直接在該另一元件下，或可存在介入元件。相反地，當一元件被稱為「直接在另一元件下方」或「直接在另一元件下」時，不存在介入元件。
現將藉由參考伴隨本申請案之以下論述及圖式來更詳細地描述本發明之實施例。在下文中更詳細地所參考的本申請案之圖式係出於說明性目的而被提供，且因而，其未按比例繪製。
首先參看圖1，其說明可用於本發明之一些實施例中的初始互相連接結構10。具體言之，圖1所示之初始互相連接結構10包括多階層互相連接，其包括藉由介電罩蓋層14部分地分離之下部互相連接階層12及上部互相連接階層16。下部互相連接階層12(其可位於包括一或多個半導體裝置之半導體基板之上)包含具有至少一傳導特徵(亦即，傳導區域)20之第一介電材料18，至少一傳導特徵20係藉由障壁層22而與第一介電材料18分離。上部互相連接階層16包含第二介電材料24，第二介電材料24具有位於其中之至少一開口。在圖1中展示兩個開口；參考數字26表示針對單鑲嵌結構之線路開口，且參考數字28A及28B分別表示針對雙鑲嵌結構之通道開口及線路開口。儘管圖1說明一獨立線路開口以及一針對通道及線路之開口，但本發明亦涵蓋僅存在線路開口的狀況，或存在針對組合式通道及線路之開口的狀況。該至少一開口之特徵尺寸可變化。在一些實施例中，該至少一開口之特徵尺寸低於75奈米。
可利用在此項技術中所熟知之標準互相連接處理來製造圖1所示之初始互相連接結構10。舉例而言，可藉由將第一介電材料18塗佈至基板(未圖示)之表面來形成初始互相連接結構10。未圖示之基板可包括半導電材料、絕緣材料、傳導材料或其任何組合。當基板包含半導電材料時，可使用諸如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP及其他III/V或II/VI合成半導體之任何半導體。除了此等所列出類型之半導電材料以外，本發明亦涵蓋半導體基板為諸如Si/SiGe、Si/SiC、絕緣體上覆矽(SOI)或絕緣體上覆矽鍺(SGOI)之層結構半導體的狀況。
當基板為絕緣材料時，絕緣材料可為有機絕緣體、無機絕緣體或其包括多層之組合。當基板為傳導材料時，基板可包括(例如)多晶矽、元素金屬、元素金屬之合金、金屬矽化物、金屬氮化物或其包括多層之組合。當基板包含半導電材料時，可在其上製造諸如互補金氧半導體(CMOS)裝置之一或多個半導體裝置。
下部互相連接階層12之第一介電材料18可包括任何階層間或階層內互相連接介電質，其包括無機介電質或有機介電質。第一介電材料18可為多孔的或無孔的。可用作第一介電材料18的適當介電質之一些實例包括(但不限於)：SiO2 ；倍半氧矽烷；摻C氧化物(亦即，有機矽酸鹽)，其包括Si、C、O及H原子；熱固性聚伸芳基醚；或其多層。術語「聚伸芳基」在本申請案中用以表示由諸如氧、硫、碸、亞碸、羰基及其類似物之鍵、稠環或惰性鍵聯基團鍵聯在一起的芳基部分或經惰性取代之芳基部分。
第一介電材料18通常具有約4.0或低於4.0之介電常數，約2.8或低於2.8之介電常數較為典型。與具有高於4.0之介電常數的介電材料相比較，此等介電質通常具有較低之寄生串擾。第一介電材料18之厚度可取決於所使用之介電材料以及在下部互相連接階層12內介電質之確切數目而變化。通常，且對於正常互相連接結構，第一介電材料18具有200奈米至450奈米之厚度。
下部互相連接階層12亦具有嵌埋於第一介電材料18中(亦即，位於第一介電材料18內)之至少一傳導特徵20。傳導特徵20包含藉由障壁層22而與第一介電材料18分離之傳導區域。可藉由以下各者形成傳導特徵20：微影(亦即，將光阻塗佈至第一介電材料18之表面、將光阻曝露至所要輻射圖案，且利用習知抗蝕劑顯影劑來顯影曝露抗蝕劑)；在第一介電材料18中蝕刻(乾式蝕刻或濕式蝕刻)開口；及用障壁層22填充該經蝕刻區域，且接著用形成傳導區域之傳導材料填充經蝕刻區域。通常藉由諸如原子層沈積(ALD)、化學氣相沈積(CVD)、電漿增強化學氣相沈積(PECVD)、物理氣相沈積(PVD)、濺鍍、化學溶液沈積或電鍍之沈積製程來形成障壁層22，其可包含Ta、TaN、Ti、TiN、Ru、RuN、W、WN，或可充當障壁以防止傳導材料擴散通過之任何其他材料。
障壁層22之厚度可取決於沈積製程之確切方式以及所使用之材料而變化。通常，障壁層22具有4奈米至40奈米之厚度，7奈米至20奈米之厚度較為典型。
在形成障壁層22之後，用形成傳導區域之傳導材料填充第一介電材料18內的開口之剩餘區域。在形成傳導區域時所使用之傳導材料包括(例如)多晶矽、傳導金屬、包含至少一傳導金屬之合金、傳導金屬矽化物或其組合。較佳地，可在形成傳導區域時所使用之傳導材料為含金屬傳導材料，諸如Cu、W或Al，Cu或Cu合金(諸如AlCu)在本發明之一些實施例中係較佳的。可利用包括(但不限於)CVD、PECVD、濺鍍、化學溶液沈積或電鍍之習知沈積製程將傳導材料填充至第一介電材料18中之剩餘開口。在沈積之後，可使用諸如化學機械拋光法(CMP)之習知平坦化製程來提供一結構，在該結構中，障壁層22及傳導特徵20各自具有與第一介電材料18之上部表面實質上共平面的上部表面。
儘管未特別說明，但可使用下文中所描述之發明性方法來提供傳導特徵20，其傳導結構具有竹節微結構及大於0.05微米之平均晶粒尺寸。貫穿本申請案，術語「平均晶粒尺寸」用以表示傳導結構之傳導材料的平均晶粒尺寸。平均晶粒尺寸係利用標準技術加以量測，諸如藉由將經拋光且經蝕刻之樣品置放於顯微鏡下且對在特定面積內部晶粒之數目進行計數，該等技術已為熟習此項技術者所熟知。接著，基於已知放大率、晶粒之數目及所檢查之面積來計算微結構內部之平均晶粒尺寸。
在形成至少一傳導特徵20之後，可利用諸如CVD、PECVD、化學溶液沈積或蒸鍍之習知沈積製程而在下部互相連接階層12之表面上形成介電罩蓋層14。在一些實施例中，省略介電罩蓋層14。介電罩蓋層14包括任何適當介電罩蓋材料，諸如SiC、Si4 NH3 、SiO2 、摻碳氧化物、摻氮及氫碳化矽SiC(N,H)或其多層。罩蓋層14之厚度可取決於用以形成罩蓋層14之技術以及構成該層之材料而變化。通常，罩蓋層14具有15奈米至55奈米之厚度，25奈米至45奈米之厚度係較典型的。
上部互相連接階層16係藉由以下方式形成：將第二介電材料24塗佈於介電罩蓋層14(若存在)之上部曝露表面；或當不存在介電罩蓋層14時，將第二介電材料24直接塗佈於下部互相連接階層12之頂部上。第二介電材料24可包含與下部互相連接階層12之第一介電材料18之介電材料相同或不同(較佳地相同)的介電材料。針對第一介電材料18之處理技術及厚度範圍在此處亦適用於第二介電材料24。利用微影(如上文所描述)及蝕刻將至少一開口形成至第二介電材料24中。蝕刻可包含乾式蝕刻製程、濕式化學蝕刻製程或其組合。術語「乾式蝕刻」在本文中用以表示諸如反應性離子蝕刻、離子束蝕刻、電漿蝕刻或雷射切除之蝕刻技術。在圖1中展示兩個開口；參考數字26表示針對單鑲嵌結構之線路開口，且參考數字28A及28B分別表示針對雙鑲嵌結構之通道開口及線路開口。再次強調，本發明涵蓋僅包括開口26或開口28A及28B之結構。
在形成通道開口28A及線路開口28B的情況下，蝕刻步驟亦移除位於傳導特徵20之頂部上的介電罩蓋層14之部分，以在互相連接階層12與互相連接階層16之間進行電接觸。
可藉由在第二介電材料24之所有曝露表面(包括在開口內之壁表面)上形成一選用之擴散障壁30而提供具有擴散障壁 性質之該選用之擴散障壁30。舉例而言，圖2中展示包括選用之障壁層30之所得結構。選用之擴散障壁30包含與障壁層22之材料相同或不同的材料。因此，選用之擴散障壁30可包含Ta、TaN、Ti、TiN、Ru、RuN、W、WN，或可充當障壁以防止傳導材料擴散通過之任何其他材料。亦涵蓋形成多層堆疊擴散障壁的此等材料之組合。可利用諸如原子層沈積(ALD)、化學氣相沈積(CVD)、電漿增強化學氣相沈積(PECVD)、物理氣相沈積(PVD)、濺鍍、化學溶液沈積或電鍍之沈積製程來形成選用之擴散障壁30。
當存在選用之擴散障壁時，選用之擴散障壁30之厚度可取決於在該障壁內材料層之數目、在形成該障壁時所使用之技術以及該擴散障壁本身之材料而變化。通常，選用之擴散障壁30具有4奈米至40奈米之厚度，7奈米至20奈米之厚度係較典型的。
圖3展示在選用之擴散障壁30之頂部上形成晶粒生長促進層(GGPL)32之後的圖2之結構。在不存在選用之擴散障壁30之實施例中，將在第二介電材料24之曝露表面上(包括在該等開口中之每一者中)形成GGPL 32。GGPL 32包含有助於形成具有大於0.05微米之平均晶粒尺寸之傳導材料的任何材料，通常為金屬或金屬合金。用於GGPL 32之適當材料之實例包括(但不限於)Ru、Co、Ir、Rh、Mo、Re、Hf、Nb及其合金。在一些實施例中，較佳地將Ru、Ir、Co或Rh用作GGPL 32。
可藉由包括(例如)化學氣相沈積(CVD)、電漿增強化學 氣相沈積(PECVD)、原子層沈積(ALD)及物理氣相沈積(PVD)之習知沈積製程來形成GGPL 32。GGPL 32之厚度可取決於許多因素而變化，包括(例如)GGPL 32之組成材料及在形成GGPL 32時所使用之技術。通常，GGPL 32具有0.5奈米至10奈米之厚度，小於6奈米之厚度係甚至較典型的。該形成該晶粒生長促進層GGPL 32發生在一為400℃或低於400℃之沈積溫度下。
在不希望受到任何理論約束的情況下，據信，GGPL 32有助於藉由GGPL 32與稍後沈積之電鍍晶種層/含金屬傳導材料之間的低界面能來形成具有竹節微結構及大於0.05微米之平均晶粒尺寸的傳導結構。
圖4展示在形成電鍍晶種層34之後所形成的所得結構。電鍍晶種層34有助於使隨後形成之含金屬傳導材料在至少一開口內生長。電鍍晶種層34可包含傳導金屬或金屬合金，諸如在形成待在下文中更詳細地描述之傳導結構38時所使用之傳導金屬或金屬合金。通常，且當傳導結構38包括Cu作為含金屬傳導材料時，電鍍晶種層34包含Cu、CuAl、CuIr、CuTa、CuRh，或其他Cu合金，亦即，含Cu合金。
可藉由包括(例如)ALD、CVD、PECVD、PVD、化學溶液沈積及其他類似沈積製程之習知沈積製程來形成電鍍晶種層34。電鍍晶種層34之厚度可變化，且其在為熟習此項技術者所熟知之範圍內。通常，電鍍晶種層34具有2奈米至80奈米之厚度。
在本發明之一些實施例中，在30℃或低於30℃之沈積溫 度下形成電鍍晶種層34，20℃至-30℃之沈積溫度係較佳的。此等低溫沈積避免了在至少一開口內之後續傳導材料聚結。
圖5展示在使圖4所示之結構經受第一退火之後所形成的結構。在導致電鍍晶種層34之實質聚結的條件下執行第一退火。在圖5中，藉由此第一退火形成之聚結電鍍晶種層表示為34'。儘管圖5將聚結電鍍晶種層34'描繪為連續層，但聚結電鍍晶種層34'可為不連續的，在該層內包括中斷。當聚結電鍍晶種層34'為不連續時，可曝露下伏擴散障壁或第二介電材料之部分。觀察到，電鍍晶種層34之聚結之極大部分發生在至少一開口內，而非在互相連接結構之水平表面上。
在不希望受到任何理論約束的情況下，據信，聚結電鍍晶種層34'具有在至少一開口內部之相當大的金屬晶粒。此等大金屬晶粒為用於稍後沈積之含金屬傳導材料之晶粒生長的晶種微晶(seed crystallite)。因為此等大金屬晶粒(例如，晶種微晶)已經存在於至少一開口內，所以可在傳導材料沈積後之退火期間獲得具有大晶粒尺寸之傳導結構。
通常在200℃至400℃之溫度下執行導致電鍍晶種層34之實質聚結的第一退火，250℃至300℃之溫度係較典型的。在一實施例中，在諸如H2 、N2 或其混合物之還原氛圍中執行第一退火。在另一實施例中，在真空下執行第一退火。執行第一退火持續導致在至少一開口內電鍍晶種層34之充分聚結之時段。通常，執行退火持續100分鐘或低於100分鐘之時段，30分鐘或低於30分鐘之時段係較典型的。
在本發明之一些實施例中，可在聚結電鍍晶種層34'之頂部上形成另一電鍍晶種層(未圖示)。該另一電鍍晶種層可包含與電鍍晶種層34之電鍍晶種材料相同或不同的電鍍晶種材料。通常，該另一電鍍晶種層(未圖示)包含與電鍍晶種層34之電鍍晶種材料相同的電鍍晶種材料。可利用上文關於電鍍晶種層34所提及之之沈積技術來形成該另一電鍍晶種層。又，該另一電鍍晶種層可具有在上文針對電鍍晶種層34所提及之範圍內的厚度。該另一電鍍晶種層係用以確保在傳導結構之後續形成期間不曝露下伏擴散障壁或第二介電材料之任何部分。
圖6展示在至少一開口內形成傳導結構38之後的結構。圖6所示之互相連接結構表示本發明之一可能實施例，而圖7A及7B所示之互相連接結構表示本發明之其他可能實施例。在圖6中，展示封閉式通道底部互相連接結構。在圖7A中，傳導結構38形成於敞開式通道底部結構內。藉由在沈積其他元件之前利用離子轟擊或另一類似方向性蝕刻製程而自通道28A之底部移除選用之擴散障壁30來形成敞開式通道互相連接結構。在圖7B中，展示錨定式通道底部互相連接結構。藉由利用選擇性蝕刻製程首先將凹座蝕刻至傳導特徵20中來形成錨定式通道底部互相連接結構。接著形成選用之擴散障壁30，且藉由利用該等上述技術中之一者而自通道及凹座之底部部分選擇性地移除選用之擴散障壁30。接著如本文中所描述來形成其他元件，亦即，GGPL 32、聚結電鍍晶種層34'及傳導結構38。
在該等所說明結構中之每一者中，傳導結構38可包含與傳導特徵20之含金屬傳導材料相同或不同(較佳地相同)的含金屬傳導材料；應注意，在形成傳導結構38時所使用之傳導材料不包括多晶矽。較佳地，將Cu、Al、W或其合金用作傳導結構38之含金屬傳導材料，Cu或AlCu係最佳的。利用與上文在形成傳導特徵20時所描述之沈積製程相同的沈積製程來形成傳導結構38之含金屬傳導材料。在至少一開口內沈積含金屬傳導材料之後，執行導致形成傳導結構38之第二退火。通常在80℃至300℃之溫度下執行在形成傳導結構38時所使用之第二退火，100℃至200℃之溫度係較典型的。通常在諸如N2 、He及Ar之惰性環境中執行第二退火。第二退火之持續時間可變化。通常，且藉由一實例，執行第二退火持續60分鐘或低於60分鐘之時段。
如此形成之傳導結構38包括如上文所提及之含金屬傳導材料。傳導結構38進一步具有竹節微結構及大於0.05微米之平均晶粒尺寸。在一實施例中，傳導結構38之平均晶粒尺寸為0.05微米至0.5微米。在另一實施例中，傳導結構38之平均晶粒尺寸為0.08微米至0.2微米。在一些實施例中，傳導結構38包括具有(111)晶體定向之傳導晶粒。術語「竹節微結構」在本文中用以表示傳導結構38之傳導材料包含全部大於互相連接之橫截面尺寸的晶粒。竹節微結構不同於近竹節微結構(near bamboo microstructure)，近竹節微結構為沿著互相連接結構之長度的竹節微結構與多晶微結構之混合物。
在沈積傳導材料之後，可使互相連接結構經受平坦化。可發生在第二退火之前或之後的平坦化製程移除存在於上部互相連接階層16之上部水平表面之上的選用之擴散障壁30、GGPL 32、聚結電鍍晶種層34'及傳導結構38。
本申請案之方法適用於形成諸如互相連接結構之任一互相連接階層或所有互相連接階層中之傳導特徵的傳導結構。可使用相同的基本處理步驟來形成諸如場效電晶體之其他半導體結構，在場效電晶體中，傳導材料為具有發明性微結構及平均晶粒尺寸之閘極電極。
在互相連接結構內傳導結構38之晶粒尺寸及形態之效應包括以下各者：(i)傳導結構38之相對較大晶粒尺寸提供與其他形態相比較具有低數目個晶界、具有低電子散射效應(比先前技術之電子散射效應低大約10%至30%)且具有相對較低電阻(比先前技術之電阻低大約10%至30%)之傳導結構38。由於此等性質，本發明之互相連接結構展現比習知互相連接結構之效能更佳的效能。(ii)竹節微結構在傳導結構內部提供較少電遷移路徑、提供高抗電遷移性，且可承受(大於6 mA/μm2 之)電流密度，且因此提供更佳電路可靠性。
雖然已關於本發明之較佳實施例而特定地展示及描述了本發明，但熟習此項技術者應理解，在不脫離本發明之精神及範疇的情況下，可進行形式及細節之前述及其他改變。因此，本發明不意欲限於所描述及說明之確切形式及細節，而屬於附加申請專利範圍之範疇。
10．．．初始互相連接結構
12．．．下部互相連接階層
14．．．介電罩蓋層
16．．．上部互相連接階層
18．．．第一介電材料
20．．．傳導特徵
22．．．障壁層
24．．．第二介電材料
26．．．針對單鑲嵌結構之線路開口
28A．．．針對雙鑲嵌結構之通道開口
28B．．．針對雙鑲嵌結構之線路開口
30．．．擴散障壁/障壁層
32．．．晶粒生長促進層(GGPL)
34．．．電鍍晶種層
34'．．．聚結電鍍晶種層
38．．．傳導結構
圖1為說明根據本發明之一實施例之經歷初始階段的互相連接結構的圖像表示(經由橫截面圖)，在該等初始階段中，至少一開口提供於介電材料中。
圖2為說明在至少一開口內形成選用之擴散障壁之後的圖1之互相連接結構的圖像表示(經由橫截面圖)。
圖3為說明在至少一開口內形成晶粒生長促進層之後的圖2之互相連接結構的圖像表示(經由橫截面圖)。
圖4為說明在形成電鍍晶種層之後的圖3之互相連接結構的圖像表示(經由橫截面圖)。
圖5為說明在執行使電鍍晶種層聚結之第一退火之後的圖4之互相連接結構的圖像表示(經由橫截面圖)。
圖6為說明在至少一開口內形成傳導結構之後的圖5之互相連接結構的圖像表示(經由橫截面圖)。在所說明之結構中，一封閉式通道底部圖示於右側。
圖7A及圖7B為描繪可在本發明中形成之替代互相連接結構的圖像表示(經由橫截面圖)；圖7A包括具有敞開式通道底部結構之互相連接結構，而圖7B包括具有錨定式通道底部結構之互相連接結構。
12．．．下部互相連接階層
14．．．介電罩蓋層
16．．．上部互相連接階層
18．．．第一介電材料
20．．．傳導特徵
22．．．障壁層
24．．．第二介電材料
30．．．擴散障壁/障壁層
32．．．晶粒生長促進層(GGPL)
34'．．．聚結電鍍晶種層
38．．．傳導結構

Claims (17)

  1. 一種互相連接結構，其包含：一介電材料，其在其中包括至少一開口；一晶粒生長促進層，其位於該至少一開口內；一聚結電鍍晶種層，其位於該晶粒生長促進層之上部表面之上；及一傳導結構，其位於該至少一開口內及該聚結電鍍晶種層之上部表面之頂部上，該傳導結構包含一含金屬傳導材料，該含金屬傳導材料具有一竹節微結構、一大於0.05微米之平均晶粒尺寸，及具有一(111)晶體定向之傳導晶粒。
  2. 如請求項1之互相連接結構，其中該介電材料為以下各者中之一者：SiO2 ；倍半氧矽烷；摻C氧化物，其包括Si、C、O及H原子；或熱固性聚伸芳基醚。
  3. 如請求項1之互相連接結構，其中該至少一開口為一線路開口、一通道開口、一組合式線路開口及通道開口，或其組合。
  4. 如請求項1之互相連接結構，其中該晶粒生長促進層包含Ru、Co、Ir、Rh、Mo、Re、Hf、Nb或其合金。
  5. 如請求項1之互相連接結構，其中該晶粒生長促進層具有一為0.5奈米至10奈米之厚度。
  6. 如請求項1之互相連接結構，其進一步包含一位於該晶粒生長促進層下方之擴散障壁，該擴散障壁包含Ta、TaN、Ti、TiN、Ru、RuN、W、WN，或可充當一障壁 以防止傳導材料擴散通過之任何其他材料。
  7. 如請求項1之互相連接結構，其中該聚結電鍍晶種層包含Cu或一含Cu合金。
  8. 一種互相連接結構，其包含：一介電材料，其在其中包括至少一開口；一晶粒生長促進層，其位於該至少一開口內；一聚結電鍍晶種層，其位於該晶粒生長促進層之上部表面之上；及一傳導結構，其位於該至少一開口內及該聚結電鍍晶種層之上部表面之頂部上，該傳導結構包含一含金屬傳導材料，該含金屬傳導材料具有一竹節微結構及一大於0.05微米之平均晶粒尺寸，其中另一電鍍晶種層位於該聚結電鍍晶種層與該傳導結構之間。
  9. 如請求項1之互相連接結構，其中該傳導結構之該含金屬傳導材料包括一傳導金屬、包含至少一傳導金屬之一合金，或一傳導金屬矽化物。
  10. 如請求項9之互相連接結構，其中該含金屬傳導材料為一選自由Cu、Al、W及AlCu組成之群組的傳導金屬。
  11. 如請求項1之互相連接結構，其中該傳導結構是一含銅傳導結構。
  12. 一種形成一互相連接結構之方法，其包含：在一介電材料中形成至少一開口；在該至少一開口內形成一晶粒生長促進層；在該至少一開口內形成一聚結電鍍晶種層；及 在該至少一開口內於該聚結電鍍晶種層之頂部上形成一傳導結構，該傳導結構包括一含金屬傳導材料，該含金屬傳導材料具有一竹節微結構、一大於0.05微米之平均晶粒尺寸，及具有一(111)晶體定向之傳導晶粒。
  13. 如請求項12之方法，其中該形成該晶粒生長促進層發生在一為400℃或低於400℃之沈積溫度下。
  14. 如請求項12之方法，其中該形成該聚結電鍍晶種層包含：沈積一電鍍晶種層；及使該電鍍晶種層經受一退火。
  15. 一種形成一互相連接結構之方法，其包含：在一介電材料中形成至少一開口；在該至少一開口內形成一晶粒生長促進層；在該至少一開口內形成一聚結電鍍晶種層；在該聚結電鍍晶種層之頂部上形成另一電鍍晶種層；及在該至少一開口內於該聚結電鍍晶種層之頂部上形成一傳導結構，該傳導結構包括一含金屬傳導材料，該含金屬傳導材料具有一竹節微結構及一大於0.05微米之平均晶粒尺寸。
  16. 如請求項15之方法，其中該形成該傳導結構包含：在該至少一開口內沈積該含金屬傳導材料；及使該含金屬傳導材料退火。
  17. 如請求項15之方法，其中該傳導結構是一含銅傳導結構。
TW099130515A 2009-09-16 2010-09-09 用於窄互相連接開口之大晶粒尺寸傳導結構 TWI497673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/560,878 US7956463B2 (en) 2009-09-16 2009-09-16 Large grain size conductive structure for narrow interconnect openings

Publications (2)

Publication Number Publication Date
TW201126683A TW201126683A (en) 2011-08-01
TWI497673B true TWI497673B (zh) 2015-08-21

Family

ID=43064611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130515A TWI497673B (zh) 2009-09-16 2010-09-09 用於窄互相連接開口之大晶粒尺寸傳導結構

Country Status (7)

Country Link
US (1) US7956463B2 (zh)
JP (1) JP5444471B2 (zh)
CN (1) CN102498560A (zh)
DE (1) DE112010003659T5 (zh)
GB (1) GB2485689B (zh)
TW (1) TWI497673B (zh)
WO (1) WO2011032812A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8661664B2 (en) 2010-07-19 2014-03-04 International Business Machines Corporation Techniques for forming narrow copper filled vias having improved conductivity
CN102790009B (zh) * 2011-05-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法
US8637400B2 (en) 2011-06-21 2014-01-28 International Business Machines Corporation Interconnect structures and methods for back end of the line integration
US8492897B2 (en) * 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US8648465B2 (en) 2011-09-28 2014-02-11 International Business Machines Corporation Semiconductor interconnect structure having enhanced performance and reliability
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备（上海）有限公司 空气隙互联结构的形成方法
US9190323B2 (en) 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
US8836124B2 (en) * 2012-03-08 2014-09-16 International Business Machines Corporation Fuse and integrated conductor
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
DE102012210480B4 (de) * 2012-06-21 2024-05-08 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
US8722534B2 (en) 2012-07-30 2014-05-13 Globalfoundries Inc. Method for reducing wettability of interconnect material at corner interface and device incorporating same
US9514983B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
DE102013104464B4 (de) * 2013-03-15 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
CN104103573B (zh) * 2013-04-02 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9997457B2 (en) 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9184134B2 (en) * 2014-01-23 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device structure
CN104952786B (zh) * 2014-03-25 2018-07-10 中芯国际集成电路制造(上海)有限公司 电互连结构及其形成方法
US10079174B2 (en) 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
DE102014109352B4 (de) * 2014-04-30 2019-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
CN105097648B (zh) * 2014-05-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US9613907B2 (en) 2014-07-29 2017-04-04 Samsung Electronics Co., Ltd. Low resistivity damascene interconnect
US10332790B2 (en) * 2015-06-15 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with interconnect structure
US9536826B1 (en) 2015-06-15 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with interconnect structure
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US10461026B2 (en) 2016-06-30 2019-10-29 International Business Machines Corporation Techniques to improve reliability in Cu interconnects using Cu intermetallics
US9748173B1 (en) * 2016-07-06 2017-08-29 International Business Machines Corporation Hybrid interconnects and method of forming the same
KR20180026995A (ko) * 2016-09-05 2018-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102624631B1 (ko) * 2016-12-02 2024-01-12 삼성전자주식회사 반도체 장치
US10354969B2 (en) * 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US10763207B2 (en) 2017-11-21 2020-09-01 Samsung Electronics Co., Ltd. Interconnects having long grains and methods of manufacturing the same
US10651084B1 (en) * 2019-07-18 2020-05-12 Micron Technology, Inc. Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems and methods
KR20210024367A (ko) 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자
US11205589B2 (en) 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures
CN113871344A (zh) * 2020-06-30 2021-12-31 长鑫存储技术有限公司 半导体器件及半导体器件的形成方法
US11742290B2 (en) 2021-03-10 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of forming thereof
US11682675B2 (en) 2021-03-30 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method
US20220367251A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
TW200629519A (en) * 2004-10-14 2006-08-16 Ibm Modified via bottom structure for reliability enhancement
TW200910523A (en) * 2007-07-31 2009-03-01 Ibm Interconnect structure with grain growth promotion layer and method for forming the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307267B1 (en) * 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6319728B1 (en) 1998-06-05 2001-11-20 Applied Materials, Inc. Method for treating a deposited film for resistivity reduction
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6228759B1 (en) * 2000-05-02 2001-05-08 Advanced Micro Devices, Inc. Method of forming an alloy precipitate to surround interconnect to minimize electromigration
US6429523B1 (en) 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
US6506668B1 (en) 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
JP4591084B2 (ja) * 2002-12-09 2010-12-01 日本電気株式会社 配線用銅合金、半導体装置及び半導体装置の製造方法
US7122466B2 (en) 2003-07-28 2006-10-17 Texas Instruments Incorporated Two step semiconductor manufacturing process for copper interconnects
US7235487B2 (en) 2004-05-13 2007-06-26 International Business Machines Corporation Metal seed layer deposition
US7344979B2 (en) 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
DE102005020061B4 (de) * 2005-03-31 2016-12-01 Globalfoundries Inc. Technik zur Herstellung von Verbindungsstrukturen mit reduzierter Elektro- und Stressmigration und/oder geringerem Widerstand
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
US7666787B2 (en) 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
WO2008084867A1 (ja) * 2007-01-10 2008-07-17 Nec Corporation 半導体装置及びその製造方法
KR100830590B1 (ko) * 2007-06-01 2008-05-21 삼성전자주식회사 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
US7843063B2 (en) 2008-02-14 2010-11-30 International Business Machines Corporation Microstructure modification in copper interconnect structure
JP2009194195A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (ja) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd 配線層の形成方法、配線層および薄膜トランジスタ
TW200629519A (en) * 2004-10-14 2006-08-16 Ibm Modified via bottom structure for reliability enhancement
TW200910523A (en) * 2007-07-31 2009-03-01 Ibm Interconnect structure with grain growth promotion layer and method for forming the same

Also Published As

Publication number Publication date
JP2013504886A (ja) 2013-02-07
US7956463B2 (en) 2011-06-07
US20110062587A1 (en) 2011-03-17
CN102498560A (zh) 2012-06-13
GB2485689B (en) 2013-06-12
TW201126683A (en) 2011-08-01
DE112010003659T5 (de) 2012-10-31
GB2485689A (en) 2012-05-23
JP5444471B2 (ja) 2014-03-19
WO2011032812A1 (en) 2011-03-24
GB201200519D0 (en) 2012-02-29

Similar Documents

Publication Publication Date Title
TWI497673B (zh) 用於窄互相連接開口之大晶粒尺寸傳導結構
US7666787B2 (en) Grain growth promotion layer for semiconductor interconnect structures
JP5419328B2 (ja) 障壁冗長構成要素を有する相互接続構造体および相互接続構造体を形成する方法
JP5255292B2 (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
JP5274475B2 (ja) エレクトロマイグレーションに対する向上した信頼度を有する相互接続構造体及びその製造方法
TWI412104B (zh) 用以改善效能與提升可靠度之混成內連線結構
US8796853B2 (en) Metallic capped interconnect structure with high electromigration resistance and low resistivity
US9059257B2 (en) Self-aligned vias formed using sacrificial metal caps
EP2139037B1 (en) Method of fabricating an interconnect structure for electromigration enhancement
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
JP5385610B2 (ja) 相互接続構造体の形成方法
US9966304B2 (en) Method for forming interconnect structure
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
JP2011523780A (ja) 導電性コンタクトの組み込みのための構造体及びプロセス
US20140264872A1 (en) Metal Capping Layer for Interconnect Applications
US8823176B2 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
US9558999B2 (en) Ultra-thin metal wires formed through selective deposition

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees