JP2004245937A - 電気光学装置の駆動方法及び電子機器 - Google Patents
電気光学装置の駆動方法及び電子機器 Download PDFInfo
- Publication number
- JP2004245937A JP2004245937A JP2003033666A JP2003033666A JP2004245937A JP 2004245937 A JP2004245937 A JP 2004245937A JP 2003033666 A JP2003033666 A JP 2003033666A JP 2003033666 A JP2003033666 A JP 2003033666A JP 2004245937 A JP2004245937 A JP 2004245937A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- scanning line
- transistor
- pixel circuit
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 239000011368 organic material Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 abstract description 6
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F13/00—Bandages or dressings; Absorbent pads
- A61F13/15—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators
- A61F13/56—Supporting or fastening means
- A61F13/5622—Supporting or fastening means specially adapted for diapers or the like
- A61F13/565—Supporting or fastening means specially adapted for diapers or the like pants type diaper
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F13/00—Bandages or dressings; Absorbent pads
- A61F13/15—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators
- A61F13/56—Supporting or fastening means
- A61F13/58—Adhesive tab fastener elements
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F13/00—Bandages or dressings; Absorbent pads
- A61F13/15—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators
- A61F13/56—Supporting or fastening means
- A61F13/62—Mechanical fastening means, ; Fabric strip fastener elements, e.g. hook and loop
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
- A61F13/00—Bandages or dressings; Absorbent pads
- A61F13/15—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators
- A61F13/45—Absorbent pads, e.g. sanitary towels, swabs or tampons for external or internal application to the body; Supporting or fastening means therefor; Tampon applicators characterised by the shape
- A61F13/49—Absorbent articles specially adapted to be worn around the waist, e.g. diapers
- A61F2013/49088—Absorbent articles specially adapted to be worn around the waist, e.g. diapers characterized by the leg opening
- A61F2013/4909—Absorbent articles specially adapted to be worn around the waist, e.g. diapers characterized by the leg opening being asymmetric leg openings
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Heart & Thoracic Surgery (AREA)
- Vascular Medicine (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置の駆動方法及び電子機器を提供する。
【解決手段】駆動トランジスタＱｄのドレインとゲートとの間に、同駆動トランジスタＱｄのドレインとゲートとの電気的接続を制御するリセットトランジスタＱｒｓｔを備えた画素回路２０を表示パネル部上にマトリクス状に配置した。そして、そのマトリクス状に配置された画素回路２０を走査線を介して走査線駆動回路に電気的に接続した。そして、前記走査線駆動回路は、前記制御回路から供給される走査線制御信号に応じて第１の走査線Ｙ１に接続された画素回路２０から順次前記リセットトランジスタＱｒｓｔをオン状態してリセットした後、有機ＥＬ素子２１を発光させるようにした。
【選択図】 図３
【解決手段】駆動トランジスタＱｄのドレインとゲートとの間に、同駆動トランジスタＱｄのドレインとゲートとの電気的接続を制御するリセットトランジスタＱｒｓｔを備えた画素回路２０を表示パネル部上にマトリクス状に配置した。そして、そのマトリクス状に配置された画素回路２０を走査線を介して走査線駆動回路に電気的に接続した。そして、前記走査線駆動回路は、前記制御回路から供給される走査線制御信号に応じて第１の走査線Ｙ１に接続された画素回路２０から順次前記リセットトランジスタＱｒｓｔをオン状態してリセットした後、有機ＥＬ素子２１を発光させるようにした。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
電気光学素子として有機ＥＬ素子を用いた表示ディスプレイの駆動方式の一つに、各有機ＥＬ素子の発光輝度を制御する複数個の画素回路をマトリクス状に配置したアクティブマトリクス駆動方式がある。
【０００３】
前記画素回路は、その各々が有機ＥＬ素子に供給する駆動電流を制御するトランジスタと、そのトランジスタの導通状態を制御するデータ電圧に応じた電圧を保持する保持キャパシタとを備えている。また、画素回路は、その各々が対応する走査線を介して走査線駆動回路と電気的に接続されるとともに、対応するデータ線を介してデータ線駆動回路と電気的に接続されている。そして、走査線駆動回路が走査線を介して画素回路を選択するとともに、その選択された各画素回路にデータ線を介してデータ線駆動回路からデータ信号が供給される。
【０００４】
これにより、前記画素回路に設けられた保持キャパシタに前記データ信号が書き込まれるとともに、その書き込まれた前記データ信号の大きさに応じた電圧が保持キャパシタに保持される。そして、この保持キャパシタに保持された電圧値に応じて前記トランジスタの導通状態が制御される。前記トランジスタは、その導通状態に対応した駆動電流を生成し、該駆動電流が有機ＥＬ素子に供給されることで有機ＥＬ素子の発光輝度が制御されるようになっている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００６】
【発明が解決しようとする課題】
ところで、前記保持キャパシタへのデータ信号の書き込みに要する時間（以下、書き込み時間という）は、データ信号が小さいほど長くなってしまう。特に、低輝度で有機ＥＬ素子を発光させたい場合では、前記データ線等の配線容量によって保持キャパシタへのデータ信号の書き込み時間が長くなり、画像の表示に遅延を生じさせてしまう。
【０００７】
そこで、本発明の目的の一つは、特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置の駆動方法及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記第１のステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないようにした。
【０００９】
これによれば、データの書き込みの前に駆動トランジスタの制御用端子と、そのドレインまたはソースと電気的に接続した。そして、前記駆動トランジスタの制御用端子の電位を同駆動トランジスタの閾値電圧にまで押し上げて同駆動トランジスタをリセットするようにした。従って、画素回路のリセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を提供することができる。
【００１０】
この電気光学装置の駆動方法において、前記第１の電位は、前記駆動トランジスタをオフ状態とする電位であってもよい。
これによれば、画素回路のリセットを行う特別な回路を設けることなく、駆動トランジスタの閾値電圧を補償しつつリセットする画素回路の回路構成を容易にすることができる。
【００１１】
本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する、画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは、隣接していないようにした。
【００１２】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を飛び越し走査方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００１３】
本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第１の副期間と、前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第２の副期間とを含む。
【００１４】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置をインターレース方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００１５】
この電気光学装置の駆動方法において、前記第１の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、前記第２の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止するようにしてもよい。
【００１６】
これによれば、前記第１の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止し、第２の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止することで電気光学装置をインターレース方式で制御することができる。
【００１７】
本発明の電気光学装置によれば、走査線と、データ線と、電気光学素子と、前記電気光学素子に接続された、第１の端子、第２の端子及び第１の制御用端子を有する第１のトランジスタとを備えた画素回路と、を含む電気光学装置の駆動方法であって、第３の端子、第４の端子及び第２の制御用端子を有し、前記第３の端子と前記第２の制御用端子とが前記第１の制御用端子に接続された第２のトランジスタの前記第４の端子に所定電圧を印加することにより、前記第１の制御用端子の電位を第１の電位に設定する第１のステップと、前記画素回路のスイッチングトランジスタをオン状態とする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態となっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記第１の制御用端子に接続された容量素子に印加し、容量カップリングにより前記第１の制御用端子の電位を第２の電位とし、前記第１のトランジスタの導通状態を設定する第２のステップと、前記第１のトランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記第１ステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないようにした。
【００１８】
これによれば、画素回路をリセットをするための特別な回路を形成することなく、データ書き込み時間の短縮を図ることができる電気光学装置を提供することができる。
【００１９】
この電気光学装置の駆動方法において、前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは隣接していないようにした。
【００２０】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を飛び越し走査方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００２１】
この電気光学装置の駆動方法において、前記第１の電位は、前記第１のトランジスタをオフ状態とする電位であってもよい。
これによれば、前記第１の電位を制御することで画素回路をリセットすることができる。
【００２２】
この電気光学装置の駆動方法において、前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第１の副期間と、前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第２の副期間とを含んでいてもよい。
【００２３】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置をインターレース方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００２４】
この電気光学装置の駆動方法において、前記第１の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、前記第２の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止するようにしてもよい。
【００２５】
これによれば、前記第１の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止し、第２の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止することで電気光学装置をインターレース方式で制御することができる。
【００２６】
この電気光学装置の駆動方法において、前記走査線の各々に対応して設けられた前記画素回路に含まれる前記電気光学素子は、赤色、緑色及び青色のいずれか一つの色で発光する発光素子であってもよい。
【００２７】
これによれば、フルカラーの電気光学装置においても、画素回路のリセットを行う特別な回路を設けることなく、リセットを行うことができる。
この電気光学装置の駆動方法において、前記電気光学素子は、その発光層が有機材料で形成された有機ＥＬ素子であってもよい。
【００２８】
これによれば、有機ＥＬ素子を用いた電気光学装置において、その画素回路のリセットを行う特別な回路を設けることなく、リセットを行うことができる。
【００２９】
本発明の電子機器は、上記記載の駆動方法を用いたことを特徴とする電子機器である。
これによれば、上記駆動方法を用いることによって、リセットを行う特別な回路を設けることなく、リセットを行うことができるので、データ書き込み時間の短縮を図ることができ、且つ、リセットを行う特別な回路を製造する必要がない分だけ表示ディスプレイの製造コストを削減することができる。
【００３０】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。
【００３１】
図１は、有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図である。図２は、表示パネル部とデータ線駆動回路及び走査線駆動回路との電気的構成を示すブロック回路図である。
【００３２】
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ回路１４、発振回路１５、電源回路１６及び制御回路１７を備えている。
【００３３】
有機ＥＬディスプレイ１０の各要素１１〜１７は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１７が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１７の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２と走査線駆動回路１３とが一体的に形成されていてもよい。各構成要素１１〜１７の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３４】
表示パネル部１１は、図２に示すように、マトリクス状に配列された複数個の画素回路２０を備えている。前記複数個の画素回路２０の各々は、その列方向に沿って延びるｍ本のデータ線Ｘ１〜Ｘｍ（ｍは自然数）と、行方向に沿って延びるｎ本の走査線Ｙ１〜Ｙｎ（ｎは自然数）とにそれぞれ接続されている。また、各画素回路２０は、その発光層が有機材料で形成された有機ＥＬ素子２１（図３参照）を有している。
【００３５】
また、表示パネル部１１は、前記走査線Ｙ１〜Ｙｎに平行に延設された電源線ＶＬを備えている。各電源線ＶＬは、その電源線ＶＬに沿って形成された前記各画素回路２０内に形成された後記する駆動トランジスタＱｄ（図３参照）に駆動電圧Ｖｄｄを供給するための電源線である。
【００３６】
データ線駆動回路１２は、図１及び図２に示すように、前記制御回路１７に電気的に接続されるとともに、各データ線Ｘ１〜Ｘｍを介して前記画素回路２０と電気的に接続されている。
【００３７】
詳述すると、データ線駆動回路１２は、図２に示すように、その内部に各データ線Ｘ１〜Ｘｍに対応した数の単一ライン駆動回路１２ａを備えている。各単一ライン駆動回路１２ａは、前記制御回路１７と電気的に接続し、同制御回路１７から供給されるデータ線駆動信号に基づいて各データ線Ｘ１〜Ｘｍに接続された画素回路２０毎のデータ電圧Ｖｄａｔａを作成する。そして、各単一ライン駆動回路１２ａは、その生成したデータ電圧Ｖｄａｔａを対応するデータ線Ｘ１〜Ｘｍを介して各画素回路２０に供給する。また、単一ライン駆動回路１２ａは、前記駆動電圧Ｖｄｄを前記データ線Ｘ１〜Ｘｍを介して画素回路２０に供給する。
【００３８】
そして、前記画素回路２０は、前記データ電圧Ｖｄａｔａに応じて同画素回路２０の内部状態が設定されると、これに応じて有機ＥＬ素子２１に流れる駆動電流Ｉｅｌの電流値を制御する。その結果、前記有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて制御される。
【００３９】
尚、本実施形態においては、前記データ線Ｘ１〜Ｘｍは、図２に示すように、走査線駆動回路１３が設けられている位置から順次第１のデータ線Ｘ１、第２のデータ線Ｘ２、・・・第ｍのデータ線Ｘｍの順に配置されている。
【００４０】
走査線駆動回路１３は、図１に示すように、前記制御回路１７と電気的に接続されている。また、前記走査線駆動回路１３は、前記走査線Ｙ１〜Ｙｎを介して各画素回路２０と電気的に接続している。そして、走査線駆動回路１３は、前記制御回路１７から供給される後記する走査制御信号ＳＣ１〜ＳＣ３に基づいて複数の走査線Ｙ１〜Ｙｎの中の１本を選択駆動して１行分の画素回路群を選択する。尚、本実施形態においては、前記走査線Ｙ１〜Ｙｎは、図２に示すように、前記データ線駆動回路１２が設けられた位置とは反対側の位置から同データ線駆動回路１２が設けられた位置に向かって第１の走査線Ｙ１、第２の走査線Ｙ２、・・・第ｎの走査線Ｙｎの順に配置されている。そして、走査線駆動回路１３は、本実施形態においては、前記走査制御信号ＳＣ１〜ＳＣ３に応じて走査線Ｙ１〜Ｙｎを第１の走査線Ｙ１、第２の走査線Ｙ２、第３の走査線Ｙ３、・・・の順に点順次選択駆動するように設定されている。
【００４１】
また、前記走査線Ｙ１〜Ｙｎの各々は、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２と第３の副走査線Ｙｎ３とから構成されている。そして、前記走査線駆動回路１３は、第１の副走査線Ｙｎ１を介して同第１の副走査線Ｙｎ１と接続された画素回路２０に第１の走査信号ＳＣｎ１を供給する。また、走査線駆動回路１３は、第２の副走査線Ｙｎ２を介して同第２の副走査線Ｙｎ２と接続された画素回路２０に第２の走査信号ＳＣｎ２を供給する。さらに、走査線駆動回路１３は、第３の副走査線Ｙｎ３を介して同第３の副走査線Ｙｎ３と接続された画素回路２０に第３の走査信号ＳＣｎ３を供給する。
【００４２】
詳述すると、走査線駆動回路１３は、ｎ番目の走査線Ｙｎに接続された各画素回路２０にデータ電圧Ｖｄａｔａを書き込む場合、その画素回路２０と接続された第１の副走査線Ｙｎ１にＨレベル（ハイレベル）の第１の走査信号ＳＣｎ１を供給する。また、前記走査線駆動回路１３は、書き込まれた前記データ電圧Ｖｄａｔａを消去する場合（以下、これをリセットという）、第２の副走査線Ｙｎ２にＨレベル（ハイレベル）の第２の走査信号ＳＣｎ２を供給する。さらに、走査線駆動回路１３は、書き込まれた前記データ電圧Ｖｄａｔａに応じた電流量を有機ＥＬ素子２１に供給する場合、第３の副走査線Ｙｎ３にＨレベル（ハイレベル）の第３の走査信号ＳＣｎ３を供給する。尚、本実施形態においては、前記第１の副走査線Ｙｎ１に接続されるトランジスタ（スイッチングトランジスタＱｓｗ）はその導電型が後記するようにｎ型であるが、これをｐ型した場合では、対応する各画素回路２０にデータ電圧Ｖｄａｔａを書き込む場合では、Ｌレベル（ローレベル）の第１の走査信号ＳＣｎ１を供給するようにする。また、本実施形態においては、前記第２の副走査線Ｙｎ２に接続されるトランジスタ（リセットトランジスタＱｒｓｔ）はその導電型が後記するようにｎ型であるが、これをｐ型した場合では、対応する各画素回路２０をリセットする場合では、Ｌレベル（ローレベル）の第２の走査信号ＳＣｎ２を供給するようにする。同様に、本実施形態においては、前記第３の副走査線Ｙｎ３に接続されるトランジスタ（開始トランジスタＱｓｔ）はその導電型が後記するようにｎ型であるが、これをｐ型した場合では、対応する各画素回路２０に書き込まれた前記データ電圧Ｖｄａｔａに応じた電流量を有機ＥＬ素子２１に供給する場合では、Ｌレベル（ローレベル）の第３の走査信号ＳＣｎ３を供給するようにする。
【００４３】
メモリ回路１４は、コンピュータ１８から供給される表示パネル部１１の表示状態を表す表示データや各種制御プログラムを記憶する。発振回路１５は、基準動作信号を有機ＥＬディスプレイ１０の他の構成要素に供給する。電源回路１６は有機ＥＬディスプレイ１０の各構成要素の駆動電源を供給する。
【００４４】
制御回路１７は、前記各要素１１〜１６を統括制御する。そして、制御回路１７は、前記メモリ回路１４に記憶された前記表示データ（画像データ）を、各有機ＥＬ素子２１の発光の階調を表すマトリクスデータに変換する。前記マトリクスデータは、１行分の画素回路群を順次選択するための前記第１、第２及び第３の走査信号ＳＣｎ１，ＳＣｎ２，ＳＣｎ３を決定する走査制御信号と、その選択された画素回路２０群の各画素回路２０に供給する前記データ電圧Ｖｄａｔａのレベルを決定するデータ線制御信号とを含む。そして、前記制御回路１７は、前記走査制御信号を走査線駆動回路１３に供給するとともに、前記データ線制御信号をデータ線駆動回路１２に供給する。さらに、制御回路１７は、前記発振回路１５から供給される前記基準動作信号に応じて走査線Ｙ１〜Ｙｎとデータ線Ｘ１〜Ｘｍの駆動タイミング制御を行う。
【００４５】
次に、前記画素回路２０の内部回路構成について図３に従って説明する。前記画素回路２０の各々は、その回路構成が全て等しいので、説明の便宜上、第１のデータ線Ｘ１と第１の走査線Ｙ１との交差部に対応して配置された画素回路２０について説明する。
【００４６】
画素回路２０は、駆動トランジスタＱｄ、開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔを備えている。また、画素回路２０は、カップリングコンデンサＣｐと保持キャパシタＣｏとを備えている。カップリングコンデンサＣｐの静電容量はＣ１であって、保持キャパシタＣｏの静電容量はＣ２である。
【００４７】
開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔの導電型は、それぞれ、ｎ型（ｎチャネル）である。また、駆動トランジスタＱｄの導電型はｐ型（ｐチャネル）である。尚、本実施形態においては、開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔの導電型を、それぞれ、ｎ型（ｎチャネル）とし、駆動トランジスタＱｄの導電型をｐ型（ｐチャネル）としたが、これに限定されるものではなく、適宜、その導電型をｎ型もしくはｐ型に変更してもよい。
【００４８】
駆動トランジスタＱｄは、その閾値電圧がＶｔｈであるトランジスタである。駆動トランジスタＱｄは、そのドレインが開始トランジスタＱｓｔのドレインに接続されている。開始トランジスタＱｓｔのソースは有機ＥＬ素子２１の陽極に接続され、有機ＥＬ素子２１の陰極は接地されている。開始トランジスタＱｓｔのゲートは、前記第１の走査線Ｙ１を構成する第３の副走査線Ｙ１３に接続されている。
【００４９】
駆動トランジスタＱｄのゲートは、カップリングコンデンサＣｐの第１の電極Ｌａに接続されている。カップリングコンデンサＣｐの第２の電極ＬｂはスイッチングトランジスタＱｓｗのドレインに接続されている。スイッチングトランジスタＱｓｗのソースは前記第１のデータ線Ｘ１に接続されている。前記スイッチングトランジスタＱｓｗのゲートは、前記第１の走査線Ｙ１を構成する第１の副走査線Ｙ１１に接続されている。また、駆動トランジスタＱｄのゲートは、保持キャパシタＣｏの第３の電極Ｌｃと接続されている。保持キャパシタＣｏの第４の電極Ｌｄの電位は駆動電圧Ｖｄｄに設定されている。
【００５０】
前記駆動トランジスタＱｄのソースは駆動電圧Ｖｄｄを供給する前記電源線ＶＬに接続されている。
前記駆動トランジスタＱｄのゲート／ドレイン間には、リセットトランジスタＱｒｓｔが接続されている。リセットトランジスタＱｒｓｔは、そのゲートが前記第１の走査線Ｙ１を構成する第２の副走査線Ｙ１２に接続されている。前記リセットトランジスタＱｒｓｔはオン状態になることで、駆動トランジスタＱｄのドレインと駆動トランジスタＱｄのゲートとが電気的に接続され、前記駆動トランジスタＱｄのゲートの電位ＶｎをＶｄｄ−Ｖｔｈにする。
【００５１】
尚、前記第１、第２及び第３の副走査線Ｙ１１，Ｙ１２，Ｙ１３で第１の走査線Ｙ１を構成している。
そして、このように構成された画素回路２０は、前記開始トランジスタＱｓｔがオフ状態になるとともに前記リセットトランジスタＱｒｓｔがオン状態になると、前記駆動トランジスタＱｄのゲートの電位ＶｎがＶｄｄ−Ｖｔｈまで押し上げられ、リセット状態になる。このことによって、前記駆動トランジスタＱｄは、その閾値電圧Ｖｔｈが補償された状態になる。そして、前記電位Ｖｄｄ−Ｖｔｈが第１の電位として前記保持キャパシタＣｏに保持される。
【００５２】
また、前記画素回路２０は、その前記スイッチングトランジスタＱｓｗがオン状態になることで、前記データ線駆動回路１２から供給される前記駆動電圧Ｖｄｄを保持キャパシタＣｏ及びカップリングコンデンサＣｐに保持する。さらに、前記画素回路２０は、前記データ電圧Ｖｄａｔａが供給された後、前記スイッチングトランジスタＱｓｗがオフ状態になることで、前記カップリングコンデンサＣｐと前記保持キャパシタＣｏとが容量カップリングする。その結果、前記保持キャパシタＣｏには、前記容量カップリングに応じた電位が第２の電位として保持される。そして、この状態で、前記開始トランジスタＱｓｔがオン状態になることによって、有機ＥＬ素子２１に前記保持キャパシタＣｏに保持された前記第２の電位に応じた駆動電流Ｉｅｌを供給する。この結果、前記有機ＥＬ素子２１を前記データ電圧Ｖｄａｔａに応じて発光させることができる。
【００５３】
尚、本実施形態においては、スイッチングトランジスタＱｓｗ、開始トランジスタＱｓｔ、駆動トランジスタＱｄ及びリセットトランジスタＱｒｓｔのそれぞれの導電型をｎ型、駆動トランジスタＱｄの導電型をｐ型としたが、これに限定されるものではなく、適宜変更してもよい。
【００５４】
また、上記の電気光学素子及び制御用端子は、例えば、この実施形態においては、それぞれ有機ＥＬ素子及び駆動トランジスタＱｄのゲートに対応している。更に、上記の容量素子は、例えば、この実施形態においては、保持キャパシタＣ１に対応している。また、上記の選択信号は、例えば、この実施形態においては、第１、第２及び第３の走査信号ＳＣｎ１，ＳＣｎ２，ＳＣｎ３にそれぞれ対応している。
【００５５】
次に、上記のように構成された有機ＥＬディスプレイ１０の作用を前記制御回路１７に基づく走査線駆動回路１３の走査線Ｙ１〜Ｙｎの選択動作に従って説明する。尚、説明を簡単にするために、７本の走査線Ｙ１〜Ｙ７からなる有機ＥＬディスプレイ１０を例にして説明する。
【００５６】
図４は、７本の走査線Ｙ１〜Ｙ７からなる有機ＥＬディスプレイ１０の駆動方法を説明するためのタイミングチャートである。尚、前記走査線駆動回路１３は主期間（１フレーム期間）において、前記したように、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７→第１の走査線Ｙ１の順に選択制御するように予め設定されている。
【００５７】
まず、前記走査線駆動回路１３は、第１〜第７の走査線Ｙ１〜Ｙ７の各第２の副走査線Ｙ１２〜Ｙ７２を、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順に選択駆動する。つまり、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第７の走査線Ｙ７の第２の副走査線Ｙ７２の順に各リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給する。このことによって、第１の走査線Ｙ１と接続された画素回路２０群の各画素回路２０から、順次、リセットされる（第１のステップ）。
【００５８】
その後、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第７の走査線Ｙ７の第２の副走査線Ｙ７２の順に各リセットトランジスタＱｒｓｔをオフ状態にする第２の走査信号ＳＣ２を供給する。このことによって、第１の走査線Ｙ１と接続された画素回路２０群の各画素回路２０から、順次、リセットが終了する。
【００５９】
また、前記走査線駆動回路１３は第４の走査線Ｙ４の第２の副走査線Ｙ４２にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給すると同時に、第１の走査線Ｙ１の第１の副走査線Ｙ１１にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１を供給する（第２のステップ）。
【００６０】
以降、前記走査線駆動回路１３は、第５の走査線Ｙ５の第２の副走査線Ｙ５２、第６の走査線Ｙ６の第２の副走査線Ｙ６２、・・・にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を順次供給すると同時に、第２の走査線Ｙ２の第１の副走査線Ｙ２１、第３の走査線Ｙ３の第２の副走査線Ｙ３２・・・、にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１１〜ＳＣ７３を供給する。このことにより、各画素回路２０には、リセット終了後、順次、データ電圧Ｖｄａｔａが書き込まれる。
【００６１】
そして、前記走査線駆動回路１３は、書き込みが終了した画素回路２０から順次、第３の副走査線Ｙ１３〜Ｙ７３を介して、各画素回路２０の開始トランジスタＱｓｔをオン状態にする第３の走査信号ＳＣ１３〜ＳＣ７３を供給する。その結果、データ電圧Ｖｄａｔａが供給された画素回路２０から、順次、各画素回路２０内に配置された有機ＥＬ素子２１が前記データ電圧Ｖｄａｔａに応じて発光する。このようにして１フレーム分の画像が表示される。
【００６２】
その後、前記走査線駆動回路１３は、所定の期間で発光した有機ＥＬ素子２１を有した画素回路２０から走査線毎に順に各開始トランジスタＱｓｔをオフ状態にする第３の走査信号ＳＣｎ３を供給するとともに、各リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ１２〜ＳＣ７２を順次供給する（第３のステップ）。
【００６３】
その結果、第１の走査線Ｙ１に接続された画素回路２０群の各有機ＥＬ素子２１、第２の走査線Ｙ２に接続された画素回路２０群の各有機ＥＬ素子２１、・・・の順に、その発光を停止させることができるとともに、各画素回路２０の駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつリセットすることができる。
【００６４】
従って、本発明の有機ＥＬディスプレイ１０は、リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ１２〜ＳＣ７２を供給するタイミングを制御することで、前記有機ＥＬ素子２１発光期間を制御することができる。また、各画素回路２０の駆動トランジスタＱｄのドレインとゲートとの間にリセットトランジスタＱｒｓｔを接続し、リセット時に同リセットトランジスタＱｒｓｔをオン状態にすることで、前記駆動電流Ｉｅｌを駆動トランジスタＱｄのゲートに供給されて前記駆動トランジスタＱｄのゲートの電位Ｖｎを押し上げてリセットをするようにした。従って、特別な回路を設けることなく画素回路２０のリセットを行うことができる。その結果、製造コストを表示品質の良い有機ＥＬディスプレイ１０を提供することができる。
【００６５】
前記実施形態の有機ＥＬディスプレイ１０及び画素回路２０によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、駆動トランジスタＱｄ、開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ、リセットトランジスタＱｒｓｔ、カップリングコンデンサＣｐ及び保持キャパシタＣｏで画素回路２０を構成した。そして、前記リセットトランジスタＱｒｓｔは、走査線駆動回路から供給される第２の走査信号ＳＣｎ２に応じてオン状態になることで、前記駆動トランジスタＱｄのドレインとゲートとの間を電気的に接続するようにした。
【００６６】
また、前記走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７→第１の走査線Ｙ１の順に選択制御することで、第１の走査線Ｙ１に接続された画素回路２０の有機ＥＬ素子２１を順次発光させた後、前記リセットトランジスタＱｒｓｔをオン状態するようにした。
【００６７】
このようにすることで、駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつ各画素回路２０のリセットを第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７→第１の走査線Ｙ１の順に行うことができる。従って、本発明の有機ＥＬディスプレイ１０は、特別な回路を設けることなく画素回路２０のリセットを順次行うことができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５及び図６に従って説明する。尚、本実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００６８】
図５は、有機ＥＬディスプレイ１０の表示パネル部１１に配設される画素回路５０の回路図である。図６は、画素回路５０の動作を示すタイミングチャートである。
【００６９】
本実施形態における電源線ＶＬは、データ線Ｘ１〜Ｘｍに平行して形成されている。また、本実施形態における走査線Ｙ１〜Ｙｎの各々は、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とから構成されている。
【００７０】
画素回路５０は、図５に示すように、駆動トランジスタＱｄ、調整用トランジスタＱｃｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔを備えている。また、画素回路５０は、保持キャパシタＣｏとカップリングコンデンサＣｐとを備えている。
【００７１】
駆動トランジスタＱｄ及び調整用トランジスタＱｃｔの導電型は、それぞれ、ｐ型（ｐチャネル）である。また、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔの導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００７２】
この第２の実施形態における駆動トランジスタＱｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。駆動トランジスタＱｄのソースは前記電源線ＶＬに接続されている。駆動トランジスタＱｄのゲートは、カップリングコンデンサＣｐと保持キャパシタＣｏと調整用トランジスタＱｃｔとにそれぞれ電気的に接続されている。
【００７３】
詳しくは、前記駆動トランジスタＱｄのゲートは、カップリングコンデンサＣｐの第１の電極Ｌａに接続されている。カップリングコンデンサＣｐの第２の電極Ｌｂは、スイッチングトランジスタＱｓｗのドレインに接続されている。前記スイッチングトランジスタＱｓｗのゲートは、前記第１の走査線Ｙ１を構成する第１の副走査線Ｙ１１に接続されている。
【００７４】
また、前記駆動トランジスタＱｄのゲートは、保持キャパシタＣｏの第３の電極Ｌｃに接続されている。保持キャパシタＣｏの第４の電極Ｌｄは前記電源線ＶＬに接続されている。さらに、前記駆動トランジスタＱｄのゲートは、調整用トランジスタＱｃｔのドレインに接続されている。調整用トランジスタＱｃｔのドレインは、同調整用トランジスタＱｃｔのゲートとノードＮにて接続されている。また、調整用トランジスタＱｃｔのソースはリセットトランジスタＱｒｓｔのソースに接続されている。リセットトランジスタＱｒｓｔのドレインは前記電源線ＶＬに接続されている。また、リセットトランジスタＱｒｓｔのゲートは、第１の走査線Ｙ１を構成する第２の副走査線Ｙ１２に接続されている。
【００７５】
前記調整用トランジスタＱｃｔは、その閾値電圧Ｖｔｈｃｔが前記駆動トランジスタＱｄの閾値電圧Ｖｔｈと等しくなるように設定されている。そして、本実施形態におけるリセットトランジスタＱｒｓｔは、前記スイッチングトランジスタＱｓｗがオフ状態のとき、オン状態になることによって、前記ノードＮでの電位ＶｎをＶｄｄ−Ｖｔｈｃｔにし、その電位Ｖｎを初期電位Ｖｃ１として保持キャパシタＣｏに保持させる。ここで、前記したように、前記調整用トランジスタＱｃｔの閾値電圧Ｖｔｈｃｔは、駆動トランジスタＱｄの閾値電圧Ｖｔｈと等しくなるように予め設定されている。従って、前記画素回路２０は、前記リセットトランジスタＱｒｓｔがオン状態になることで前記駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつリセットさせることができる。
【００７６】
尚、前記調整用トランジスタＱｃｔの閾値電圧Ｖｔｈｃｔは、その駆動条件に応じて適宜設定してもよい。尚、前記駆動電圧Ｖｄｄはデータ電圧Ｖｄａｔａと比べて十分高くなるように予め設定されている。
【００７７】
尚、上記の第１のトランジスタ、第１の端子、第２の端子及び第１の制御用端子は、例えば、この第２実施形態においては、駆動トランジスタＱｄ、駆動トランジスタＱｄのドレイン、駆動トランジスタＱｄのソース及び駆動トランジスタＱｄのゲートにそれぞれ対応している。また、上記の第２のトランジスタ、第３の端子、第４の端子及び第２の制御用端子は、例えば、この第２実施形態においては、調整用トランジスタＱｃｔ、調整用トランジスタＱｃｔのドレイン、調整用トランジスタＱｃｔのソース及び調整用トランジスタＱｃｔのゲートにそれぞれ対応している。
【００７８】
次に、前記画素回路５０を備えた有機ＥＬディスプレイ１０の作用を前記制御回路１７に基づく走査線駆動回路１３の走査線Ｙ１〜Ｙｎの選択動作に従って説明する。尚、説明を簡単にするために、５本の走査線Ｙ１〜Ｙ５からなる有機ＥＬディスプレイ１０を例にして説明する。
【００７９】
図６は、５本の走査線Ｙ１〜Ｙ５からなる有機ＥＬディスプレイ１０の駆動方法を説明するためのタイミングチャートである。尚、前記走査線駆動回路１３は１フレーム期間において、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第１の走査線Ｙ１の順に選択制御するように予め設定されている。
【００８０】
まず、前記走査線駆動回路１３は、第１〜第５の走査線Ｙ１〜Ｙ５の各第２の副走査線Ｙ１２〜Ｙ５２について、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５の順に選択駆動する。そして、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第５の走査線Ｙ５の第２の副走査線Ｙ５２の順に各リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給する（第１のステップ）。
【００８１】
その結果、第１の走査線Ｙ１に接続された画素回路５０から、順次、各画素回路５０のノードＮでの電位ＶｎがＶｎ＝Ｖｄｄ−Ｖｔｈｃｔとなる。そして、前記電位Ｖｎが初期電位Ｖｃ１として保持キャパシタＣｏに保持されるとともに、前記初期電位Ｖｃ１が前記駆動トランジスタＱｄのゲートに供給される。前記調整用トランジスタＱｃｔの閾値電圧Ｖｔｈｃｔは、前記したように、駆動トランジスタＱｄの閾値電圧Ｖｔｈと等しいので、前記駆動トランジスタＱｄはその閾値電圧Ｖｔｈが補償された状態になる。このことによって、第１の走査線Ｙ１と接続された画素回路５０群の各画素回路５０から、順次、リセットされる。
【００８２】
その後、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第５の走査線Ｙ５の第２の副走査線Ｙ５２の順に各リセットトランジスタＱｒｓｔをオフ状態にする第２の走査信号ＳＣ２を供給する。
【００８３】
そして、前記走査線駆動回路１３は第４の走査線Ｙ４の第２の副走査線Ｙ４２にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給すると同時に、第１の走査線Ｙ１の第１の副走査線Ｙ１１にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１を供給して、データ電圧Ｖｄａｔａを対応する画素回路２０に供給する（第２のステップ）。
【００８４】
以降、前記走査線駆動回路１３は、第５の走査線Ｙ５の第２の副走査線Ｙ５２、第１の走査線Ｙ１の第２の副走査線Ｙ１２、・・・にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を順次供給するとともに、第２の走査線Ｙ２の第１の副走査線Ｙ２１、第３の走査線Ｙ３の第２の副走査線Ｙ３２・・・、にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１を供給する。
【００８５】
このことにより、各画素回路５０はリセットが終了した後、順次、データ電圧Ｖｄａｔａが書き込まれる。
そして、前記走査線駆動回路１３は、リセットが終了した画素回路５０から順次、対応する第２の副走査線Ｙ１２〜Ｙ５２を介して各画素回路５０の各スイッチングトランジスタＱｓｗをオフ状態にする第２の走査信号ＳＣ２を供給する（第３のステップ）。
【００８６】
その結果、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順に各画素回路５０内に配置された有機ＥＬ素子２１が前記データ電圧Ｖｄａｔａに応じて発光する。このようにして、１フレーム分の画像が表示される。
【００８７】
その後、前記走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５の順に再度各リセットトランジスタＱｒｓｔをオン状態にする第３の走査信号ＳＣｎ３を順次供給する。その結果、第１の走査線Ｙ１に接続された画素回路５０の各有機ＥＬ素子２１、第２の走査線Ｙ２に接続された画素回路５０群の各有機ＥＬ素子２１、・・・の順に、その発光を停止させることができるとともに、各画素回路５０の駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつリセットすることができる。
【００８８】
従って、画素回路５０を備えた有機ＥＬディスプレイ１０は、対応する走査線Ｙｎを構成する第２の副走査線Ｙｎ２を介してリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を順次供給することによって、各画素回路５０を順次リセットすることができる。その結果、特別な回路を設けることなく画素回路５０のリセットを行うことができる。
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００８９】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１及び第２の実施形態と同様な効果を発揮する。この結果、モバイル型パーソナルコンピュータ７０の書き込み時間を短縮化することができる。
【００９０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにした。そして、各画素回路２０がリセットされた後、順次、データ電圧Ｖｄａｔａを供給するようにした。これを、図８に示すように、走査線駆動回路１３は第１の走査線Ｙ１→第３の走査線Ｙ３→第２の走査線Ｙ２→第４の走査線Ｙ４→第６の走査線Ｙ６→第５の走査線Ｙ５→第７の走査線Ｙ７の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにしてもよい。つまり、選択された走査線と次に選択される走査線とが隣接しないようにすることで有機ＥＬディスプレイ１０を飛び越し走査方式で制御するようにしてもよい。このようにすることによって、上記第１の実施形態と同様の効果を得ることができる。
【００９１】
○上記第１実施形態では、走査線Ｙ１〜Ｙ７を備えた有機ＥＬディスプレイ１０において、走査線駆動回路１３は、主期間（１フレーム期間）に、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順に垂直走査して、リセットした後、データ電圧Ｖｄａｔａを各画素回路２０に書き込むようにした。これを、走査線駆動回路１３は、主期間（１フレーム期間）に２つの副期間を設け、その各副期間において垂直走査を行い、その第１の副期間では、第１の走査線Ｙ１→第３の走査線Ｙ３→第５の走査線Ｙ５→第７の走査線Ｙ７といったように奇数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行う。そして、第２の副期間では、第２の走査線Ｙ２→第４の走査線Ｙ４→第６の走査線Ｙ６といったように偶数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行うようにしてもよい。つまり、有機ＥＬディスプレイ１０をインターレース走査方式で制御するようにしてもよい。このようにすることによって、上記第１の実施形態の効果に加えて、リセット及び書き込み制御を走査線毎で分散させることができるので、走査線駆動回路１３の負担を低減させることができる。
【００９２】
○上記第２実施形態では、走査線Ｙ１〜Ｙ５を備えた有機ＥＬディスプレイ１０において、走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第１の走査線Ｙ１の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにした。これを、図９に示すように、走査線駆動回路１３が第１の走査線Ｙ１→第３の走査線Ｙ３→第２の走査線Ｙ２→第４の走査線Ｙ４→第１の走査線Ｙ１→第５の走査線Ｙ５の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにしてもよい。つまり、選択された走査線と次に選択される走査線とが隣接しないようにすることで有機ＥＬディスプレイ１０を飛び越し走査方式で制御するようにしてもよい。このようにすることによって、上記第２の実施形態と同様の効果を得ることができる。
【００９３】
○上記第１実施形態では、走査線Ｙ１〜Ｙ５を備えた有機ＥＬディスプレイ１０において、走査線駆動回路１３は、主期間（１フレーム期間）に、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５の順に垂直走査して、リセットした後、データ電圧Ｖｄａｔａを各画素回路５０に書き込むようにした。これを、走査線駆動回路１３は、主期間（１フレーム期間）に２つの副期間を設け、その各副期間において垂直走査を行い、その第１の副期間では、第１の走査線Ｙ１→第３の走査線Ｙ３→第５の走査線Ｙ５といったように奇数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行う。そして、第２の副期間では、第２の走査線Ｙ２→第４の走査線Ｙ４といったように偶数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行うようにしてもよい。つまり、有機ＥＬディスプレイ１０をインターレース走査方式で制御するようにしてもよい。このようにすることによって、上記第２実施形態の効果に加えて、リセット及び書き込み制御を走査線毎で分散させることができるので、走査線駆動回路１３の負担を低減させることができる。
【００９４】
○上記第１実施形態では、前記保持キャパシタＣｏの第４の電極Ｌｄは、駆動トランジスタＱｄのソースに接続するように構成したが、電源線ＶＬに直接接続するようにしてもよい。このようにすることによって、上記第１及び第２実施形態と同様の効果を得ることができる。
【００９５】
○上記第１及び第２実施形態では、画素回路２０，５０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の発光素子のような電流駆動素子を駆動する画素回路に具体化してもよい。ＲＡＭ等の記憶装置に具体化してもよい。
【００９６】
○上記第１及び第２実施形態では、画素回路２０，５０の電流駆動素子として有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【００９７】
○上記第１及び第２実施形態では、１色からなる有機ＥＬ素子２１の画素回路２０を設けた有機ＥＬディスプレイ１０であったが、赤色、緑色及び青色の３色の有機ＥＬ素子２１に対して各色用の画素回路２０，５０を設けたＥＬディスプレイに応用しても良い。
【図面の簡単な説明】
【図１】第１実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図５】第２実施形態の画素回路の回路図である。
【図６】第２実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図７】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図８】別例を説明するための画素回路のタイミングチャートである。
【図９】別例を説明するための画素回路のタイミングチャートである。
【符号の説明】
Ｃｏ，Ｃ１…容量素子としての保持キャパシタ、Ｑｃｔ…第２のトランジスタとしての調整用トランジスタ、Ｑｄ…第１のトランジスタとしての駆動トランジスタ、Ｑｓｗ…スイッチングトランジスタ、ＳＣｎ１，ＳＣｎ２，ＳＣｎ３…選択信号としての第１、第２及び第３の走査信号、Ｙｎ…走査線、Ｘｍ…データ線、２０，５０…画素回路、２１…電気光学素子としての有機ＥＬ素子。
【発明の属する技術分野】
本発明は、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
電気光学素子として有機ＥＬ素子を用いた表示ディスプレイの駆動方式の一つに、各有機ＥＬ素子の発光輝度を制御する複数個の画素回路をマトリクス状に配置したアクティブマトリクス駆動方式がある。
【０００３】
前記画素回路は、その各々が有機ＥＬ素子に供給する駆動電流を制御するトランジスタと、そのトランジスタの導通状態を制御するデータ電圧に応じた電圧を保持する保持キャパシタとを備えている。また、画素回路は、その各々が対応する走査線を介して走査線駆動回路と電気的に接続されるとともに、対応するデータ線を介してデータ線駆動回路と電気的に接続されている。そして、走査線駆動回路が走査線を介して画素回路を選択するとともに、その選択された各画素回路にデータ線を介してデータ線駆動回路からデータ信号が供給される。
【０００４】
これにより、前記画素回路に設けられた保持キャパシタに前記データ信号が書き込まれるとともに、その書き込まれた前記データ信号の大きさに応じた電圧が保持キャパシタに保持される。そして、この保持キャパシタに保持された電圧値に応じて前記トランジスタの導通状態が制御される。前記トランジスタは、その導通状態に対応した駆動電流を生成し、該駆動電流が有機ＥＬ素子に供給されることで有機ＥＬ素子の発光輝度が制御されるようになっている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００６】
【発明が解決しようとする課題】
ところで、前記保持キャパシタへのデータ信号の書き込みに要する時間（以下、書き込み時間という）は、データ信号が小さいほど長くなってしまう。特に、低輝度で有機ＥＬ素子を発光させたい場合では、前記データ線等の配線容量によって保持キャパシタへのデータ信号の書き込み時間が長くなり、画像の表示に遅延を生じさせてしまう。
【０００７】
そこで、本発明の目的の一つは、特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置の駆動方法及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記第１のステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないようにした。
【０００９】
これによれば、データの書き込みの前に駆動トランジスタの制御用端子と、そのドレインまたはソースと電気的に接続した。そして、前記駆動トランジスタの制御用端子の電位を同駆動トランジスタの閾値電圧にまで押し上げて同駆動トランジスタをリセットするようにした。従って、画素回路のリセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を提供することができる。
【００１０】
この電気光学装置の駆動方法において、前記第１の電位は、前記駆動トランジスタをオフ状態とする電位であってもよい。
これによれば、画素回路のリセットを行う特別な回路を設けることなく、駆動トランジスタの閾値電圧を補償しつつリセットする画素回路の回路構成を容易にすることができる。
【００１１】
本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する、画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは、隣接していないようにした。
【００１２】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を飛び越し走査方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００１３】
本発明の電気光学装置の駆動方法は、走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第１の副期間と、前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第２の副期間とを含む。
【００１４】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置をインターレース方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００１５】
この電気光学装置の駆動方法において、前記第１の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、前記第２の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止するようにしてもよい。
【００１６】
これによれば、前記第１の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止し、第２の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止することで電気光学装置をインターレース方式で制御することができる。
【００１７】
本発明の電気光学装置によれば、走査線と、データ線と、電気光学素子と、前記電気光学素子に接続された、第１の端子、第２の端子及び第１の制御用端子を有する第１のトランジスタとを備えた画素回路と、を含む電気光学装置の駆動方法であって、第３の端子、第４の端子及び第２の制御用端子を有し、前記第３の端子と前記第２の制御用端子とが前記第１の制御用端子に接続された第２のトランジスタの前記第４の端子に所定電圧を印加することにより、前記第１の制御用端子の電位を第１の電位に設定する第１のステップと、前記画素回路のスイッチングトランジスタをオン状態とする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態となっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記第１の制御用端子に接続された容量素子に印加し、容量カップリングにより前記第１の制御用端子の電位を第２の電位とし、前記第１のトランジスタの導通状態を設定する第２のステップと、前記第１のトランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、前記第１ステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないようにした。
【００１８】
これによれば、画素回路をリセットをするための特別な回路を形成することなく、データ書き込み時間の短縮を図ることができる電気光学装置を提供することができる。
【００１９】
この電気光学装置の駆動方法において、前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは隣接していないようにした。
【００２０】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置を飛び越し走査方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００２１】
この電気光学装置の駆動方法において、前記第１の電位は、前記第１のトランジスタをオフ状態とする電位であってもよい。
これによれば、前記第１の電位を制御することで画素回路をリセットすることができる。
【００２２】
この電気光学装置の駆動方法において、前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第１の副期間と、前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第２の副期間とを含んでいてもよい。
【００２３】
これによれば、リセットを行う特別な回路を設けることなく、データ書き込み時間の短縮を図ることができる電気光学装置をインターレース方式で制御することができる。また、このことにより、リセット及び書き込み制御を走査線毎で分散させることができるので、前記画素回路にデータ信号を供給する走査線駆動回路の負担を低減させることができる。
【００２４】
この電気光学装置の駆動方法において、前記第１の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、前記第２の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止するようにしてもよい。
【００２５】
これによれば、前記第１の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止し、第２の副期間中に前記走査線のうち奇数番目の走査線に対応する画素回路ついてその電気光学素子に対する電力の供給を停止することで電気光学装置をインターレース方式で制御することができる。
【００２６】
この電気光学装置の駆動方法において、前記走査線の各々に対応して設けられた前記画素回路に含まれる前記電気光学素子は、赤色、緑色及び青色のいずれか一つの色で発光する発光素子であってもよい。
【００２７】
これによれば、フルカラーの電気光学装置においても、画素回路のリセットを行う特別な回路を設けることなく、リセットを行うことができる。
この電気光学装置の駆動方法において、前記電気光学素子は、その発光層が有機材料で形成された有機ＥＬ素子であってもよい。
【００２８】
これによれば、有機ＥＬ素子を用いた電気光学装置において、その画素回路のリセットを行う特別な回路を設けることなく、リセットを行うことができる。
【００２９】
本発明の電子機器は、上記記載の駆動方法を用いたことを特徴とする電子機器である。
これによれば、上記駆動方法を用いることによって、リセットを行う特別な回路を設けることなく、リセットを行うことができるので、データ書き込み時間の短縮を図ることができ、且つ、リセットを行う特別な回路を製造する必要がない分だけ表示ディスプレイの製造コストを削減することができる。
【００３０】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。
【００３１】
図１は、有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図である。図２は、表示パネル部とデータ線駆動回路及び走査線駆動回路との電気的構成を示すブロック回路図である。
【００３２】
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ回路１４、発振回路１５、電源回路１６及び制御回路１７を備えている。
【００３３】
有機ＥＬディスプレイ１０の各要素１１〜１７は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１７が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１７の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２と走査線駆動回路１３とが一体的に形成されていてもよい。各構成要素１１〜１７の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３４】
表示パネル部１１は、図２に示すように、マトリクス状に配列された複数個の画素回路２０を備えている。前記複数個の画素回路２０の各々は、その列方向に沿って延びるｍ本のデータ線Ｘ１〜Ｘｍ（ｍは自然数）と、行方向に沿って延びるｎ本の走査線Ｙ１〜Ｙｎ（ｎは自然数）とにそれぞれ接続されている。また、各画素回路２０は、その発光層が有機材料で形成された有機ＥＬ素子２１（図３参照）を有している。
【００３５】
また、表示パネル部１１は、前記走査線Ｙ１〜Ｙｎに平行に延設された電源線ＶＬを備えている。各電源線ＶＬは、その電源線ＶＬに沿って形成された前記各画素回路２０内に形成された後記する駆動トランジスタＱｄ（図３参照）に駆動電圧Ｖｄｄを供給するための電源線である。
【００３６】
データ線駆動回路１２は、図１及び図２に示すように、前記制御回路１７に電気的に接続されるとともに、各データ線Ｘ１〜Ｘｍを介して前記画素回路２０と電気的に接続されている。
【００３７】
詳述すると、データ線駆動回路１２は、図２に示すように、その内部に各データ線Ｘ１〜Ｘｍに対応した数の単一ライン駆動回路１２ａを備えている。各単一ライン駆動回路１２ａは、前記制御回路１７と電気的に接続し、同制御回路１７から供給されるデータ線駆動信号に基づいて各データ線Ｘ１〜Ｘｍに接続された画素回路２０毎のデータ電圧Ｖｄａｔａを作成する。そして、各単一ライン駆動回路１２ａは、その生成したデータ電圧Ｖｄａｔａを対応するデータ線Ｘ１〜Ｘｍを介して各画素回路２０に供給する。また、単一ライン駆動回路１２ａは、前記駆動電圧Ｖｄｄを前記データ線Ｘ１〜Ｘｍを介して画素回路２０に供給する。
【００３８】
そして、前記画素回路２０は、前記データ電圧Ｖｄａｔａに応じて同画素回路２０の内部状態が設定されると、これに応じて有機ＥＬ素子２１に流れる駆動電流Ｉｅｌの電流値を制御する。その結果、前記有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて制御される。
【００３９】
尚、本実施形態においては、前記データ線Ｘ１〜Ｘｍは、図２に示すように、走査線駆動回路１３が設けられている位置から順次第１のデータ線Ｘ１、第２のデータ線Ｘ２、・・・第ｍのデータ線Ｘｍの順に配置されている。
【００４０】
走査線駆動回路１３は、図１に示すように、前記制御回路１７と電気的に接続されている。また、前記走査線駆動回路１３は、前記走査線Ｙ１〜Ｙｎを介して各画素回路２０と電気的に接続している。そして、走査線駆動回路１３は、前記制御回路１７から供給される後記する走査制御信号ＳＣ１〜ＳＣ３に基づいて複数の走査線Ｙ１〜Ｙｎの中の１本を選択駆動して１行分の画素回路群を選択する。尚、本実施形態においては、前記走査線Ｙ１〜Ｙｎは、図２に示すように、前記データ線駆動回路１２が設けられた位置とは反対側の位置から同データ線駆動回路１２が設けられた位置に向かって第１の走査線Ｙ１、第２の走査線Ｙ２、・・・第ｎの走査線Ｙｎの順に配置されている。そして、走査線駆動回路１３は、本実施形態においては、前記走査制御信号ＳＣ１〜ＳＣ３に応じて走査線Ｙ１〜Ｙｎを第１の走査線Ｙ１、第２の走査線Ｙ２、第３の走査線Ｙ３、・・・の順に点順次選択駆動するように設定されている。
【００４１】
また、前記走査線Ｙ１〜Ｙｎの各々は、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２と第３の副走査線Ｙｎ３とから構成されている。そして、前記走査線駆動回路１３は、第１の副走査線Ｙｎ１を介して同第１の副走査線Ｙｎ１と接続された画素回路２０に第１の走査信号ＳＣｎ１を供給する。また、走査線駆動回路１３は、第２の副走査線Ｙｎ２を介して同第２の副走査線Ｙｎ２と接続された画素回路２０に第２の走査信号ＳＣｎ２を供給する。さらに、走査線駆動回路１３は、第３の副走査線Ｙｎ３を介して同第３の副走査線Ｙｎ３と接続された画素回路２０に第３の走査信号ＳＣｎ３を供給する。
【００４２】
詳述すると、走査線駆動回路１３は、ｎ番目の走査線Ｙｎに接続された各画素回路２０にデータ電圧Ｖｄａｔａを書き込む場合、その画素回路２０と接続された第１の副走査線Ｙｎ１にＨレベル（ハイレベル）の第１の走査信号ＳＣｎ１を供給する。また、前記走査線駆動回路１３は、書き込まれた前記データ電圧Ｖｄａｔａを消去する場合（以下、これをリセットという）、第２の副走査線Ｙｎ２にＨレベル（ハイレベル）の第２の走査信号ＳＣｎ２を供給する。さらに、走査線駆動回路１３は、書き込まれた前記データ電圧Ｖｄａｔａに応じた電流量を有機ＥＬ素子２１に供給する場合、第３の副走査線Ｙｎ３にＨレベル（ハイレベル）の第３の走査信号ＳＣｎ３を供給する。尚、本実施形態においては、前記第１の副走査線Ｙｎ１に接続されるトランジスタ（スイッチングトランジスタＱｓｗ）はその導電型が後記するようにｎ型であるが、これをｐ型した場合では、対応する各画素回路２０にデータ電圧Ｖｄａｔａを書き込む場合では、Ｌレベル（ローレベル）の第１の走査信号ＳＣｎ１を供給するようにする。また、本実施形態においては、前記第２の副走査線Ｙｎ２に接続されるトランジスタ（リセットトランジスタＱｒｓｔ）はその導電型が後記するようにｎ型であるが、これをｐ型した場合では、対応する各画素回路２０をリセットする場合では、Ｌレベル（ローレベル）の第２の走査信号ＳＣｎ２を供給するようにする。同様に、本実施形態においては、前記第３の副走査線Ｙｎ３に接続されるトランジスタ（開始トランジスタＱｓｔ）はその導電型が後記するようにｎ型であるが、これをｐ型した場合では、対応する各画素回路２０に書き込まれた前記データ電圧Ｖｄａｔａに応じた電流量を有機ＥＬ素子２１に供給する場合では、Ｌレベル（ローレベル）の第３の走査信号ＳＣｎ３を供給するようにする。
【００４３】
メモリ回路１４は、コンピュータ１８から供給される表示パネル部１１の表示状態を表す表示データや各種制御プログラムを記憶する。発振回路１５は、基準動作信号を有機ＥＬディスプレイ１０の他の構成要素に供給する。電源回路１６は有機ＥＬディスプレイ１０の各構成要素の駆動電源を供給する。
【００４４】
制御回路１７は、前記各要素１１〜１６を統括制御する。そして、制御回路１７は、前記メモリ回路１４に記憶された前記表示データ（画像データ）を、各有機ＥＬ素子２１の発光の階調を表すマトリクスデータに変換する。前記マトリクスデータは、１行分の画素回路群を順次選択するための前記第１、第２及び第３の走査信号ＳＣｎ１，ＳＣｎ２，ＳＣｎ３を決定する走査制御信号と、その選択された画素回路２０群の各画素回路２０に供給する前記データ電圧Ｖｄａｔａのレベルを決定するデータ線制御信号とを含む。そして、前記制御回路１７は、前記走査制御信号を走査線駆動回路１３に供給するとともに、前記データ線制御信号をデータ線駆動回路１２に供給する。さらに、制御回路１７は、前記発振回路１５から供給される前記基準動作信号に応じて走査線Ｙ１〜Ｙｎとデータ線Ｘ１〜Ｘｍの駆動タイミング制御を行う。
【００４５】
次に、前記画素回路２０の内部回路構成について図３に従って説明する。前記画素回路２０の各々は、その回路構成が全て等しいので、説明の便宜上、第１のデータ線Ｘ１と第１の走査線Ｙ１との交差部に対応して配置された画素回路２０について説明する。
【００４６】
画素回路２０は、駆動トランジスタＱｄ、開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔを備えている。また、画素回路２０は、カップリングコンデンサＣｐと保持キャパシタＣｏとを備えている。カップリングコンデンサＣｐの静電容量はＣ１であって、保持キャパシタＣｏの静電容量はＣ２である。
【００４７】
開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔの導電型は、それぞれ、ｎ型（ｎチャネル）である。また、駆動トランジスタＱｄの導電型はｐ型（ｐチャネル）である。尚、本実施形態においては、開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔの導電型を、それぞれ、ｎ型（ｎチャネル）とし、駆動トランジスタＱｄの導電型をｐ型（ｐチャネル）としたが、これに限定されるものではなく、適宜、その導電型をｎ型もしくはｐ型に変更してもよい。
【００４８】
駆動トランジスタＱｄは、その閾値電圧がＶｔｈであるトランジスタである。駆動トランジスタＱｄは、そのドレインが開始トランジスタＱｓｔのドレインに接続されている。開始トランジスタＱｓｔのソースは有機ＥＬ素子２１の陽極に接続され、有機ＥＬ素子２１の陰極は接地されている。開始トランジスタＱｓｔのゲートは、前記第１の走査線Ｙ１を構成する第３の副走査線Ｙ１３に接続されている。
【００４９】
駆動トランジスタＱｄのゲートは、カップリングコンデンサＣｐの第１の電極Ｌａに接続されている。カップリングコンデンサＣｐの第２の電極ＬｂはスイッチングトランジスタＱｓｗのドレインに接続されている。スイッチングトランジスタＱｓｗのソースは前記第１のデータ線Ｘ１に接続されている。前記スイッチングトランジスタＱｓｗのゲートは、前記第１の走査線Ｙ１を構成する第１の副走査線Ｙ１１に接続されている。また、駆動トランジスタＱｄのゲートは、保持キャパシタＣｏの第３の電極Ｌｃと接続されている。保持キャパシタＣｏの第４の電極Ｌｄの電位は駆動電圧Ｖｄｄに設定されている。
【００５０】
前記駆動トランジスタＱｄのソースは駆動電圧Ｖｄｄを供給する前記電源線ＶＬに接続されている。
前記駆動トランジスタＱｄのゲート／ドレイン間には、リセットトランジスタＱｒｓｔが接続されている。リセットトランジスタＱｒｓｔは、そのゲートが前記第１の走査線Ｙ１を構成する第２の副走査線Ｙ１２に接続されている。前記リセットトランジスタＱｒｓｔはオン状態になることで、駆動トランジスタＱｄのドレインと駆動トランジスタＱｄのゲートとが電気的に接続され、前記駆動トランジスタＱｄのゲートの電位ＶｎをＶｄｄ−Ｖｔｈにする。
【００５１】
尚、前記第１、第２及び第３の副走査線Ｙ１１，Ｙ１２，Ｙ１３で第１の走査線Ｙ１を構成している。
そして、このように構成された画素回路２０は、前記開始トランジスタＱｓｔがオフ状態になるとともに前記リセットトランジスタＱｒｓｔがオン状態になると、前記駆動トランジスタＱｄのゲートの電位ＶｎがＶｄｄ−Ｖｔｈまで押し上げられ、リセット状態になる。このことによって、前記駆動トランジスタＱｄは、その閾値電圧Ｖｔｈが補償された状態になる。そして、前記電位Ｖｄｄ−Ｖｔｈが第１の電位として前記保持キャパシタＣｏに保持される。
【００５２】
また、前記画素回路２０は、その前記スイッチングトランジスタＱｓｗがオン状態になることで、前記データ線駆動回路１２から供給される前記駆動電圧Ｖｄｄを保持キャパシタＣｏ及びカップリングコンデンサＣｐに保持する。さらに、前記画素回路２０は、前記データ電圧Ｖｄａｔａが供給された後、前記スイッチングトランジスタＱｓｗがオフ状態になることで、前記カップリングコンデンサＣｐと前記保持キャパシタＣｏとが容量カップリングする。その結果、前記保持キャパシタＣｏには、前記容量カップリングに応じた電位が第２の電位として保持される。そして、この状態で、前記開始トランジスタＱｓｔがオン状態になることによって、有機ＥＬ素子２１に前記保持キャパシタＣｏに保持された前記第２の電位に応じた駆動電流Ｉｅｌを供給する。この結果、前記有機ＥＬ素子２１を前記データ電圧Ｖｄａｔａに応じて発光させることができる。
【００５３】
尚、本実施形態においては、スイッチングトランジスタＱｓｗ、開始トランジスタＱｓｔ、駆動トランジスタＱｄ及びリセットトランジスタＱｒｓｔのそれぞれの導電型をｎ型、駆動トランジスタＱｄの導電型をｐ型としたが、これに限定されるものではなく、適宜変更してもよい。
【００５４】
また、上記の電気光学素子及び制御用端子は、例えば、この実施形態においては、それぞれ有機ＥＬ素子及び駆動トランジスタＱｄのゲートに対応している。更に、上記の容量素子は、例えば、この実施形態においては、保持キャパシタＣ１に対応している。また、上記の選択信号は、例えば、この実施形態においては、第１、第２及び第３の走査信号ＳＣｎ１，ＳＣｎ２，ＳＣｎ３にそれぞれ対応している。
【００５５】
次に、上記のように構成された有機ＥＬディスプレイ１０の作用を前記制御回路１７に基づく走査線駆動回路１３の走査線Ｙ１〜Ｙｎの選択動作に従って説明する。尚、説明を簡単にするために、７本の走査線Ｙ１〜Ｙ７からなる有機ＥＬディスプレイ１０を例にして説明する。
【００５６】
図４は、７本の走査線Ｙ１〜Ｙ７からなる有機ＥＬディスプレイ１０の駆動方法を説明するためのタイミングチャートである。尚、前記走査線駆動回路１３は主期間（１フレーム期間）において、前記したように、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７→第１の走査線Ｙ１の順に選択制御するように予め設定されている。
【００５７】
まず、前記走査線駆動回路１３は、第１〜第７の走査線Ｙ１〜Ｙ７の各第２の副走査線Ｙ１２〜Ｙ７２を、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順に選択駆動する。つまり、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第７の走査線Ｙ７の第２の副走査線Ｙ７２の順に各リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給する。このことによって、第１の走査線Ｙ１と接続された画素回路２０群の各画素回路２０から、順次、リセットされる（第１のステップ）。
【００５８】
その後、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第７の走査線Ｙ７の第２の副走査線Ｙ７２の順に各リセットトランジスタＱｒｓｔをオフ状態にする第２の走査信号ＳＣ２を供給する。このことによって、第１の走査線Ｙ１と接続された画素回路２０群の各画素回路２０から、順次、リセットが終了する。
【００５９】
また、前記走査線駆動回路１３は第４の走査線Ｙ４の第２の副走査線Ｙ４２にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給すると同時に、第１の走査線Ｙ１の第１の副走査線Ｙ１１にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１を供給する（第２のステップ）。
【００６０】
以降、前記走査線駆動回路１３は、第５の走査線Ｙ５の第２の副走査線Ｙ５２、第６の走査線Ｙ６の第２の副走査線Ｙ６２、・・・にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を順次供給すると同時に、第２の走査線Ｙ２の第１の副走査線Ｙ２１、第３の走査線Ｙ３の第２の副走査線Ｙ３２・・・、にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１１〜ＳＣ７３を供給する。このことにより、各画素回路２０には、リセット終了後、順次、データ電圧Ｖｄａｔａが書き込まれる。
【００６１】
そして、前記走査線駆動回路１３は、書き込みが終了した画素回路２０から順次、第３の副走査線Ｙ１３〜Ｙ７３を介して、各画素回路２０の開始トランジスタＱｓｔをオン状態にする第３の走査信号ＳＣ１３〜ＳＣ７３を供給する。その結果、データ電圧Ｖｄａｔａが供給された画素回路２０から、順次、各画素回路２０内に配置された有機ＥＬ素子２１が前記データ電圧Ｖｄａｔａに応じて発光する。このようにして１フレーム分の画像が表示される。
【００６２】
その後、前記走査線駆動回路１３は、所定の期間で発光した有機ＥＬ素子２１を有した画素回路２０から走査線毎に順に各開始トランジスタＱｓｔをオフ状態にする第３の走査信号ＳＣｎ３を供給するとともに、各リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ１２〜ＳＣ７２を順次供給する（第３のステップ）。
【００６３】
その結果、第１の走査線Ｙ１に接続された画素回路２０群の各有機ＥＬ素子２１、第２の走査線Ｙ２に接続された画素回路２０群の各有機ＥＬ素子２１、・・・の順に、その発光を停止させることができるとともに、各画素回路２０の駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつリセットすることができる。
【００６４】
従って、本発明の有機ＥＬディスプレイ１０は、リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ１２〜ＳＣ７２を供給するタイミングを制御することで、前記有機ＥＬ素子２１発光期間を制御することができる。また、各画素回路２０の駆動トランジスタＱｄのドレインとゲートとの間にリセットトランジスタＱｒｓｔを接続し、リセット時に同リセットトランジスタＱｒｓｔをオン状態にすることで、前記駆動電流Ｉｅｌを駆動トランジスタＱｄのゲートに供給されて前記駆動トランジスタＱｄのゲートの電位Ｖｎを押し上げてリセットをするようにした。従って、特別な回路を設けることなく画素回路２０のリセットを行うことができる。その結果、製造コストを表示品質の良い有機ＥＬディスプレイ１０を提供することができる。
【００６５】
前記実施形態の有機ＥＬディスプレイ１０及び画素回路２０によれば、以下のような特徴を得ることができる。
（１）前記実施形態では、駆動トランジスタＱｄ、開始トランジスタＱｓｔ、スイッチングトランジスタＱｓｗ、リセットトランジスタＱｒｓｔ、カップリングコンデンサＣｐ及び保持キャパシタＣｏで画素回路２０を構成した。そして、前記リセットトランジスタＱｒｓｔは、走査線駆動回路から供給される第２の走査信号ＳＣｎ２に応じてオン状態になることで、前記駆動トランジスタＱｄのドレインとゲートとの間を電気的に接続するようにした。
【００６６】
また、前記走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７→第１の走査線Ｙ１の順に選択制御することで、第１の走査線Ｙ１に接続された画素回路２０の有機ＥＬ素子２１を順次発光させた後、前記リセットトランジスタＱｒｓｔをオン状態するようにした。
【００６７】
このようにすることで、駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつ各画素回路２０のリセットを第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７→第１の走査線Ｙ１の順に行うことができる。従って、本発明の有機ＥＬディスプレイ１０は、特別な回路を設けることなく画素回路２０のリセットを順次行うことができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５及び図６に従って説明する。尚、本実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００６８】
図５は、有機ＥＬディスプレイ１０の表示パネル部１１に配設される画素回路５０の回路図である。図６は、画素回路５０の動作を示すタイミングチャートである。
【００６９】
本実施形態における電源線ＶＬは、データ線Ｘ１〜Ｘｍに平行して形成されている。また、本実施形態における走査線Ｙ１〜Ｙｎの各々は、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とから構成されている。
【００７０】
画素回路５０は、図５に示すように、駆動トランジスタＱｄ、調整用トランジスタＱｃｔ、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔを備えている。また、画素回路５０は、保持キャパシタＣｏとカップリングコンデンサＣｐとを備えている。
【００７１】
駆動トランジスタＱｄ及び調整用トランジスタＱｃｔの導電型は、それぞれ、ｐ型（ｐチャネル）である。また、スイッチングトランジスタＱｓｗ及びリセットトランジスタＱｒｓｔの導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００７２】
この第２の実施形態における駆動トランジスタＱｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。駆動トランジスタＱｄのソースは前記電源線ＶＬに接続されている。駆動トランジスタＱｄのゲートは、カップリングコンデンサＣｐと保持キャパシタＣｏと調整用トランジスタＱｃｔとにそれぞれ電気的に接続されている。
【００７３】
詳しくは、前記駆動トランジスタＱｄのゲートは、カップリングコンデンサＣｐの第１の電極Ｌａに接続されている。カップリングコンデンサＣｐの第２の電極Ｌｂは、スイッチングトランジスタＱｓｗのドレインに接続されている。前記スイッチングトランジスタＱｓｗのゲートは、前記第１の走査線Ｙ１を構成する第１の副走査線Ｙ１１に接続されている。
【００７４】
また、前記駆動トランジスタＱｄのゲートは、保持キャパシタＣｏの第３の電極Ｌｃに接続されている。保持キャパシタＣｏの第４の電極Ｌｄは前記電源線ＶＬに接続されている。さらに、前記駆動トランジスタＱｄのゲートは、調整用トランジスタＱｃｔのドレインに接続されている。調整用トランジスタＱｃｔのドレインは、同調整用トランジスタＱｃｔのゲートとノードＮにて接続されている。また、調整用トランジスタＱｃｔのソースはリセットトランジスタＱｒｓｔのソースに接続されている。リセットトランジスタＱｒｓｔのドレインは前記電源線ＶＬに接続されている。また、リセットトランジスタＱｒｓｔのゲートは、第１の走査線Ｙ１を構成する第２の副走査線Ｙ１２に接続されている。
【００７５】
前記調整用トランジスタＱｃｔは、その閾値電圧Ｖｔｈｃｔが前記駆動トランジスタＱｄの閾値電圧Ｖｔｈと等しくなるように設定されている。そして、本実施形態におけるリセットトランジスタＱｒｓｔは、前記スイッチングトランジスタＱｓｗがオフ状態のとき、オン状態になることによって、前記ノードＮでの電位ＶｎをＶｄｄ−Ｖｔｈｃｔにし、その電位Ｖｎを初期電位Ｖｃ１として保持キャパシタＣｏに保持させる。ここで、前記したように、前記調整用トランジスタＱｃｔの閾値電圧Ｖｔｈｃｔは、駆動トランジスタＱｄの閾値電圧Ｖｔｈと等しくなるように予め設定されている。従って、前記画素回路２０は、前記リセットトランジスタＱｒｓｔがオン状態になることで前記駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつリセットさせることができる。
【００７６】
尚、前記調整用トランジスタＱｃｔの閾値電圧Ｖｔｈｃｔは、その駆動条件に応じて適宜設定してもよい。尚、前記駆動電圧Ｖｄｄはデータ電圧Ｖｄａｔａと比べて十分高くなるように予め設定されている。
【００７７】
尚、上記の第１のトランジスタ、第１の端子、第２の端子及び第１の制御用端子は、例えば、この第２実施形態においては、駆動トランジスタＱｄ、駆動トランジスタＱｄのドレイン、駆動トランジスタＱｄのソース及び駆動トランジスタＱｄのゲートにそれぞれ対応している。また、上記の第２のトランジスタ、第３の端子、第４の端子及び第２の制御用端子は、例えば、この第２実施形態においては、調整用トランジスタＱｃｔ、調整用トランジスタＱｃｔのドレイン、調整用トランジスタＱｃｔのソース及び調整用トランジスタＱｃｔのゲートにそれぞれ対応している。
【００７８】
次に、前記画素回路５０を備えた有機ＥＬディスプレイ１０の作用を前記制御回路１７に基づく走査線駆動回路１３の走査線Ｙ１〜Ｙｎの選択動作に従って説明する。尚、説明を簡単にするために、５本の走査線Ｙ１〜Ｙ５からなる有機ＥＬディスプレイ１０を例にして説明する。
【００７９】
図６は、５本の走査線Ｙ１〜Ｙ５からなる有機ＥＬディスプレイ１０の駆動方法を説明するためのタイミングチャートである。尚、前記走査線駆動回路１３は１フレーム期間において、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第１の走査線Ｙ１の順に選択制御するように予め設定されている。
【００８０】
まず、前記走査線駆動回路１３は、第１〜第５の走査線Ｙ１〜Ｙ５の各第２の副走査線Ｙ１２〜Ｙ５２について、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５の順に選択駆動する。そして、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第５の走査線Ｙ５の第２の副走査線Ｙ５２の順に各リセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給する（第１のステップ）。
【００８１】
その結果、第１の走査線Ｙ１に接続された画素回路５０から、順次、各画素回路５０のノードＮでの電位ＶｎがＶｎ＝Ｖｄｄ−Ｖｔｈｃｔとなる。そして、前記電位Ｖｎが初期電位Ｖｃ１として保持キャパシタＣｏに保持されるとともに、前記初期電位Ｖｃ１が前記駆動トランジスタＱｄのゲートに供給される。前記調整用トランジスタＱｃｔの閾値電圧Ｖｔｈｃｔは、前記したように、駆動トランジスタＱｄの閾値電圧Ｖｔｈと等しいので、前記駆動トランジスタＱｄはその閾値電圧Ｖｔｈが補償された状態になる。このことによって、第１の走査線Ｙ１と接続された画素回路５０群の各画素回路５０から、順次、リセットされる。
【００８２】
その後、前記走査線駆動回路１３は、第１の走査線Ｙ１の第２の副走査線Ｙ１２→第２の走査線Ｙ２の第２の副走査線Ｙ２２→・・・→第５の走査線Ｙ５の第２の副走査線Ｙ５２の順に各リセットトランジスタＱｒｓｔをオフ状態にする第２の走査信号ＳＣ２を供給する。
【００８３】
そして、前記走査線駆動回路１３は第４の走査線Ｙ４の第２の副走査線Ｙ４２にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を供給すると同時に、第１の走査線Ｙ１の第１の副走査線Ｙ１１にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１を供給して、データ電圧Ｖｄａｔａを対応する画素回路２０に供給する（第２のステップ）。
【００８４】
以降、前記走査線駆動回路１３は、第５の走査線Ｙ５の第２の副走査線Ｙ５２、第１の走査線Ｙ１の第２の副走査線Ｙ１２、・・・にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣ２を順次供給するとともに、第２の走査線Ｙ２の第１の副走査線Ｙ２１、第３の走査線Ｙ３の第２の副走査線Ｙ３２・・・、にスイッチングトランジスタＱｓｗをオン状態にする第１の走査信号ＳＣ１を供給する。
【００８５】
このことにより、各画素回路５０はリセットが終了した後、順次、データ電圧Ｖｄａｔａが書き込まれる。
そして、前記走査線駆動回路１３は、リセットが終了した画素回路５０から順次、対応する第２の副走査線Ｙ１２〜Ｙ５２を介して各画素回路５０の各スイッチングトランジスタＱｓｗをオフ状態にする第２の走査信号ＳＣ２を供給する（第３のステップ）。
【００８６】
その結果、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順に各画素回路５０内に配置された有機ＥＬ素子２１が前記データ電圧Ｖｄａｔａに応じて発光する。このようにして、１フレーム分の画像が表示される。
【００８７】
その後、前記走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５の順に再度各リセットトランジスタＱｒｓｔをオン状態にする第３の走査信号ＳＣｎ３を順次供給する。その結果、第１の走査線Ｙ１に接続された画素回路５０の各有機ＥＬ素子２１、第２の走査線Ｙ２に接続された画素回路５０群の各有機ＥＬ素子２１、・・・の順に、その発光を停止させることができるとともに、各画素回路５０の駆動トランジスタＱｄの閾値電圧Ｖｔｈを補償しつつリセットすることができる。
【００８８】
従って、画素回路５０を備えた有機ＥＬディスプレイ１０は、対応する走査線Ｙｎを構成する第２の副走査線Ｙｎ２を介してリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を順次供給することによって、各画素回路５０を順次リセットすることができる。その結果、特別な回路を設けることなく画素回路５０のリセットを行うことができる。
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００８９】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１及び第２の実施形態と同様な効果を発揮する。この結果、モバイル型パーソナルコンピュータ７０の書き込み時間を短縮化することができる。
【００９０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにした。そして、各画素回路２０がリセットされた後、順次、データ電圧Ｖｄａｔａを供給するようにした。これを、図８に示すように、走査線駆動回路１３は第１の走査線Ｙ１→第３の走査線Ｙ３→第２の走査線Ｙ２→第４の走査線Ｙ４→第６の走査線Ｙ６→第５の走査線Ｙ５→第７の走査線Ｙ７の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにしてもよい。つまり、選択された走査線と次に選択される走査線とが隣接しないようにすることで有機ＥＬディスプレイ１０を飛び越し走査方式で制御するようにしてもよい。このようにすることによって、上記第１の実施形態と同様の効果を得ることができる。
【００９１】
○上記第１実施形態では、走査線Ｙ１〜Ｙ７を備えた有機ＥＬディスプレイ１０において、走査線駆動回路１３は、主期間（１フレーム期間）に、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第６の走査線Ｙ６→第７の走査線Ｙ７の順に垂直走査して、リセットした後、データ電圧Ｖｄａｔａを各画素回路２０に書き込むようにした。これを、走査線駆動回路１３は、主期間（１フレーム期間）に２つの副期間を設け、その各副期間において垂直走査を行い、その第１の副期間では、第１の走査線Ｙ１→第３の走査線Ｙ３→第５の走査線Ｙ５→第７の走査線Ｙ７といったように奇数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行う。そして、第２の副期間では、第２の走査線Ｙ２→第４の走査線Ｙ４→第６の走査線Ｙ６といったように偶数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行うようにしてもよい。つまり、有機ＥＬディスプレイ１０をインターレース走査方式で制御するようにしてもよい。このようにすることによって、上記第１の実施形態の効果に加えて、リセット及び書き込み制御を走査線毎で分散させることができるので、走査線駆動回路１３の負担を低減させることができる。
【００９２】
○上記第２実施形態では、走査線Ｙ１〜Ｙ５を備えた有機ＥＬディスプレイ１０において、走査線駆動回路１３は、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５→第１の走査線Ｙ１の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにした。これを、図９に示すように、走査線駆動回路１３が第１の走査線Ｙ１→第３の走査線Ｙ３→第２の走査線Ｙ２→第４の走査線Ｙ４→第１の走査線Ｙ１→第５の走査線Ｙ５の順にリセットトランジスタＱｒｓｔをオン状態にする第２の走査信号ＳＣｎ２を供給するようにしてもよい。つまり、選択された走査線と次に選択される走査線とが隣接しないようにすることで有機ＥＬディスプレイ１０を飛び越し走査方式で制御するようにしてもよい。このようにすることによって、上記第２の実施形態と同様の効果を得ることができる。
【００９３】
○上記第１実施形態では、走査線Ｙ１〜Ｙ５を備えた有機ＥＬディスプレイ１０において、走査線駆動回路１３は、主期間（１フレーム期間）に、第１の走査線Ｙ１→第２の走査線Ｙ２→第３の走査線Ｙ３→第４の走査線Ｙ４→第５の走査線Ｙ５の順に垂直走査して、リセットした後、データ電圧Ｖｄａｔａを各画素回路５０に書き込むようにした。これを、走査線駆動回路１３は、主期間（１フレーム期間）に２つの副期間を設け、その各副期間において垂直走査を行い、その第１の副期間では、第１の走査線Ｙ１→第３の走査線Ｙ３→第５の走査線Ｙ５といったように奇数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行う。そして、第２の副期間では、第２の走査線Ｙ２→第４の走査線Ｙ４といったように偶数行の走査線を選択して、リセット及びデータ電圧Ｖｄａｔａの書き込みを行うようにしてもよい。つまり、有機ＥＬディスプレイ１０をインターレース走査方式で制御するようにしてもよい。このようにすることによって、上記第２実施形態の効果に加えて、リセット及び書き込み制御を走査線毎で分散させることができるので、走査線駆動回路１３の負担を低減させることができる。
【００９４】
○上記第１実施形態では、前記保持キャパシタＣｏの第４の電極Ｌｄは、駆動トランジスタＱｄのソースに接続するように構成したが、電源線ＶＬに直接接続するようにしてもよい。このようにすることによって、上記第１及び第２実施形態と同様の効果を得ることができる。
【００９５】
○上記第１及び第２実施形態では、画素回路２０，５０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の発光素子のような電流駆動素子を駆動する画素回路に具体化してもよい。ＲＡＭ等の記憶装置に具体化してもよい。
【００９６】
○上記第１及び第２実施形態では、画素回路２０，５０の電流駆動素子として有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【００９７】
○上記第１及び第２実施形態では、１色からなる有機ＥＬ素子２１の画素回路２０を設けた有機ＥＬディスプレイ１０であったが、赤色、緑色及び青色の３色の有機ＥＬ素子２１に対して各色用の画素回路２０，５０を設けたＥＬディスプレイに応用しても良い。
【図面の簡単な説明】
【図１】第１実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図５】第２実施形態の画素回路の回路図である。
【図６】第２実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図７】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図８】別例を説明するための画素回路のタイミングチャートである。
【図９】別例を説明するための画素回路のタイミングチャートである。
【符号の説明】
Ｃｏ，Ｃ１…容量素子としての保持キャパシタ、Ｑｃｔ…第２のトランジスタとしての調整用トランジスタ、Ｑｄ…第１のトランジスタとしての駆動トランジスタ、Ｑｓｗ…スイッチングトランジスタ、ＳＣｎ１，ＳＣｎ２，ＳＣｎ３…選択信号としての第１、第２及び第３の走査信号、Ｙｎ…走査線、Ｘｍ…データ線、２０，５０…画素回路、２１…電気光学素子としての有機ＥＬ素子。
Claims (13)
- 走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、
前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、
前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、
前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、
前記第１のステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないことを特徴とする電気光学装置の駆動方法。 - 請求項１に記載の電気光学装置の駆動方法において、
前記第１の電位は、前記駆動トランジスタをオフ状態とする電位であることを特徴とする電気光学装置の駆動方法。 - 走査線と、データ線と、電気光学素子を有する、画素回路と、を備えた電気光学装置の駆動方法であって、
前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、
前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、
前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、
前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは、隣接していないことを特徴とする電気光学装置の駆動方法。 - 走査線と、データ線と、電気光学素子を有する画素回路と、を備えた電気光学装置の駆動方法であって、
前記電気光学素子と、前記電気光学素子に接続された駆動トランジスタとの電気的な接続を切断した状態で、前記駆動トランジスタのソース及びドレインのうち一方と前記駆動トランジスタの制御用端子とを電気的に接続し、前記制御用端子の電位を第１の電位とする第１のステップと、
前記画素回路のスイッチングトランジスタをオン状態にする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態になっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記制御用端子に接続された容量素子に印加し、容量カップリングにより前記制御用端子の電位を第２の電位として、前記駆動トランジスタの導通状態を設定する第２のステップと、
前記駆動トランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、
前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第１の副期間と、
前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第２の副期間と
を含むことを特徴とする電気光学装置の駆動方法。 - 請求項４に記載の電気光学装置の駆動方法において、
前記第１の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、
前記第２の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止することを特徴とする電気光学装置の駆動方法。 - 走査線と、データ線と、電気光学素子と、前記電気光学素子に接続された、第１の端子、第２の端子及び第１の制御用端子を有する第１のトランジスタとを備えた画素回路と、を含む電気光学装置の駆動方法であって、
第３の端子、第４の端子及び第２の制御用端子を有し、前記第３の端子と前記第２の制御用端子とが前記第１の制御用端子に接続された第２のトランジスタの前記第４の端子に所定電圧を印加することにより、前記第１の制御用端子の電位を第１の電位に設定する第１のステップと、
前記画素回路のスイッチングトランジスタをオン状態とする選択信号を前記走査線を介して供給し、前記スイッチングトランジスタが前記選択信号によりオン状態となっている期間に、前記データ線及び前記スイッチングトランジスタを介して、データに対応するデータ電圧を前記第１の制御用端子に接続された容量素子に印加し、容量カップリングにより前記第１の制御用端子の電位を第２の電位とし、前記第１のトランジスタの導通状態を設定する第２のステップと、
前記第１のトランジスタの前記導通状態に応じた電力を前記電気光学素子に供給する第３のステップと、を含み、
前記第１ステップを行っている期間には、少なくとも前記スイッチングトランジスタをオン状態にしないことを特徴とする電気光学装置の駆動方法。 - 請求項６に記載の電気光学装置の駆動方法において、
前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線と、当該選択信号の次に前記スイッチングトランジスタをオン状態とする選択信号が供給される走査線とは隣接していないことを特徴とする電気光学装置の駆動方法。 - 請求項６または７に記載の電気光学装置の駆動方法において、
前記第１の電位は、前記第１のトランジスタをオフ状態とする電位であることを特徴とする電気光学装置の駆動方法。 - 請求項６乃至８のいずれか一つに記載の電気光学装置の駆動方法において、
前記走査線の全てを選択することにより規定される主期間は、前記走査線のうち奇数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第１の副期間と、
前記走査線のうち偶数番目の走査線に対応して設けられた画素回路について前記第２のステップ及び前記第３のステップを行う第２の副期間と
を含むことを特徴とする電気光学装置の駆動方法。 - 請求項９に記載の電気光学装置の駆動方法において、
前記第１の副期間中は、前記走査線のうち偶数番目の走査線に対応する画素回路について、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止し、
前記第２の副期間中は、前記走査線のうち奇数番目の走査線に対応する画素回路ついて、前記第１のステップを行うことにより当該画素回路に含まれる前記電気光学素子に対する電力の供給を停止することを特徴とする電気光学装置の駆動方法。 - 請求項１乃至１０のいずれか一つに記載の電気光学装置の駆動方法において、
前記走査線の各々に対応して設けられた前記画素回路に含まれる前記電気光学素子は、赤色、緑色及び青色のいずれか一つの色で発光する発光素子であることを特徴する電気光学装置の駆動方法。 - 請求項１乃至１１のいずれか一つに記載の電気光学装置の駆動方法において、
前記電気光学素子は、その発光層が有機材料で形成された有機ＥＬ素子であることを特徴とする電気光学装置の駆動方法。 - 請求項１乃至１２のいずれか一つに記載の電気光学装置の駆動方法を用いたことを特徴とする電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033666A JP4048969B2 (ja) | 2003-02-12 | 2003-02-12 | 電気光学装置の駆動方法及び電子機器 |
| KR1020040003550A KR100554504B1 (ko) | 2003-02-12 | 2004-01-17 | 전기 광학 장치의 구동 방법 및 전자 기기 |
| CNA2004100032314A CN1521718A (zh) | 2003-02-12 | 2004-02-02 | 电光学装置的驱动方法及电子仪器 |
| TW093102664A TWI248320B (en) | 2003-02-12 | 2004-02-05 | Driving method of electro-optic device and electronic apparatus |
| US10/773,410 US7535449B2 (en) | 2003-02-12 | 2004-02-09 | Method of driving electro-optical device and electronic apparatus |
| US12/422,005 US8552949B2 (en) | 2003-02-12 | 2009-04-10 | Method of driving electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033666A JP4048969B2 (ja) | 2003-02-12 | 2003-02-12 | 電気光学装置の駆動方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004245937A true JP2004245937A (ja) | 2004-09-02 |
| JP4048969B2 JP4048969B2 (ja) | 2008-02-20 |
Family
ID=33019581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033666A Expired - Lifetime JP4048969B2 (ja) | 2003-02-12 | 2003-02-12 | 電気光学装置の駆動方法及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7535449B2 (ja) |
| JP (1) | JP4048969B2 (ja) |
| KR (1) | KR100554504B1 (ja) |
| CN (1) | CN1521718A (ja) |
| TW (1) | TWI248320B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006184846A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 発光表示装置およびその駆動方法 |
| JP2006301161A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置および電子機器 |
| JP2007148217A (ja) * | 2005-11-30 | 2007-06-14 | Seiko Epson Corp | 発光装置および電子機器 |
| JP2007225653A (ja) * | 2006-02-21 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、その駆動方法、および電子機器 |
| KR100774776B1 (ko) * | 2004-12-14 | 2007-11-07 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| JP2008039893A (ja) * | 2006-08-02 | 2008-02-21 | Seiko Epson Corp | アクティブマトリクス型発光装置、電子機器およびアクティブマトリクス型発光装置の画素駆動方法 |
| US7755617B2 (en) | 2006-06-19 | 2010-07-13 | Seiko Epson Corporation | Electronic circuit, method for driving the same, electronic device, and electronic apparatus |
| JP2010160526A (ja) * | 2010-04-23 | 2010-07-22 | Seiko Epson Corp | 発光装置および電子機器 |
| JP2012073629A (ja) * | 2011-11-09 | 2012-04-12 | Seiko Epson Corp | 発光装置および電子機器 |
Families Citing this family (123)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| TWI246674B (en) * | 2003-03-25 | 2006-01-01 | Seiko Epson Corp | Display drive device, optoelectronic device and electronic machine, and drive setup method of display drive device |
| JP4059177B2 (ja) * | 2003-09-17 | 2008-03-12 | セイコーエプソン株式会社 | 電子回路、その駆動方法、電気光学装置および電子機器 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| GB2411758A (en) | 2004-03-04 | 2005-09-07 | Seiko Epson Corp | Pixel circuit |
| TW200534202A (en) * | 2004-04-09 | 2005-10-16 | Toppoly Optoelectronics Corp | Active matrix oled pixel structure and driving method thereof |
| US8115705B2 (en) * | 2004-05-17 | 2012-02-14 | Global Oled Technology Llc | Display device |
| US7173590B2 (en) * | 2004-06-02 | 2007-02-06 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| KR100688798B1 (ko) * | 2004-11-17 | 2007-03-02 | 삼성에스디아이 주식회사 | 발광 표시장치 및 그의 구동방법 |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| JP5128287B2 (ja) * | 2004-12-15 | 2013-01-23 | イグニス・イノベイション・インコーポレーテッド | 表示アレイのためのリアルタイム校正を行う方法及びシステム |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| CN100454373C (zh) * | 2005-03-11 | 2009-01-21 | 三洋电机株式会社 | 主动矩阵型显示装置 |
| CN102663977B (zh) | 2005-06-08 | 2015-11-18 | 伊格尼斯创新有限公司 | 用于驱动发光器件显示器的方法和*** |
| CA2510855A1 (en) * | 2005-07-06 | 2007-01-06 | Ignis Innovation Inc. | Fast driving method for amoled displays |
| US20070018917A1 (en) * | 2005-07-15 | 2007-01-25 | Seiko Epson Corporation | Electronic device, method of driving the same, electro-optical device, and electronic apparatus |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| KR100635511B1 (ko) * | 2005-09-30 | 2006-10-17 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| TWI419105B (zh) * | 2005-12-20 | 2013-12-11 | Thomson Licensing | 顯示面板之驅動方法 |
| JP5164857B2 (ja) | 2006-01-09 | 2013-03-21 | イグニス・イノベイション・インコーポレーテッド | アクティブマトリクスディスプレイ回路の駆動方法および表示システム |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| JP2009526248A (ja) * | 2006-02-10 | 2009-07-16 | イグニス・イノベイション・インコーポレーテッド | 発光デバイス表示器のための方法及びシステム |
| US8477121B2 (en) | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| TWI346922B (en) * | 2006-06-14 | 2011-08-11 | Au Optronics Corp | Structure of pixel circuit for display and mothod of driving thereof |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| KR101295877B1 (ko) * | 2007-01-26 | 2013-08-12 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그의 구동 방법 |
| KR100807062B1 (ko) * | 2007-04-06 | 2008-02-25 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| KR100893481B1 (ko) * | 2007-11-08 | 2009-04-17 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그 구동방법 |
| KR101411745B1 (ko) * | 2007-12-04 | 2014-06-27 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 이의 구동방법 |
| JP5308656B2 (ja) * | 2007-12-10 | 2013-10-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路 |
| US9570004B1 (en) * | 2008-03-16 | 2017-02-14 | Nongqiang Fan | Method of driving pixel element in active matrix display |
| CN102057418B (zh) | 2008-04-18 | 2014-11-12 | 伊格尼斯创新公司 | 用于发光器件显示器的***和驱动方法 |
| CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
| JP5214384B2 (ja) * | 2008-09-26 | 2013-06-19 | 株式会社東芝 | 表示装置及びその駆動方法 |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| TWI416491B (zh) * | 2009-10-09 | 2013-11-21 | Sumika Technology Co | Pixel circuit and display panel |
| US8283967B2 (en) | 2009-11-12 | 2012-10-09 | Ignis Innovation Inc. | Stable current source for system integration to display substrate |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2686174A1 (en) * | 2009-12-01 | 2011-06-01 | Ignis Innovation Inc | High reslution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| CN109272933A (zh) | 2011-05-17 | 2019-01-25 | 伊格尼斯创新公司 | 操作显示器的方法 |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| JP2014517940A (ja) | 2011-05-27 | 2014-07-24 | イグニス・イノベイション・インコーポレーテッド | Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法 |
| JP2014522506A (ja) | 2011-05-28 | 2014-09-04 | イグニス・イノベイション・インコーポレーテッド | ディスプレイのピクセルの速い補償プログラミングためのシステムと方法 |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US20130100099A1 (en) * | 2011-10-21 | 2013-04-25 | Qualcomm Mems Technologies, Inc. | Adaptive line time to increase frame rate |
| JP5890656B2 (ja) * | 2011-11-09 | 2016-03-22 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 電気光学装置の駆動方法および電気光学装置 |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9190456B2 (en) | 2012-04-25 | 2015-11-17 | Ignis Innovation Inc. | High resolution display panel with emissive organic layers emitting light of different colors |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| KR101935539B1 (ko) * | 2012-07-25 | 2019-01-08 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| CN102930824B (zh) * | 2012-11-13 | 2015-04-15 | 京东方科技集团股份有限公司 | 像素电路及驱动方法、显示装置 |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| DE112014000422T5 (de) | 2013-01-14 | 2015-10-29 | Ignis Innovation Inc. | Ansteuerschema für Emissionsanzeigen, das eine Kompensation für Ansteuertransistorschwankungen bereitstellt |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| EP2779147B1 (en) | 2013-03-14 | 2016-03-02 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| WO2014140992A1 (en) | 2013-03-15 | 2014-09-18 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an amoled display |
| DE112014002086T5 (de) | 2013-04-22 | 2016-01-14 | Ignis Innovation Inc. | Prüfsystem für OLED-Anzeigebildschirme |
| US9437137B2 (en) | 2013-08-12 | 2016-09-06 | Ignis Innovation Inc. | Compensation accuracy |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| DE102015206281A1 (de) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| CN107103880B (zh) * | 2017-06-16 | 2018-11-20 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、阵列基板以及显示装置 |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| CN109036281A (zh) * | 2018-08-17 | 2018-12-18 | 京东方科技集团股份有限公司 | 一种驱动电路、显示面板及其控制方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1031464A (ja) * | 1996-03-26 | 1998-02-03 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動方法 |
| CN100538790C (zh) | 1997-02-17 | 2009-09-09 | 精工爱普生株式会社 | 显示装置 |
| JPH10254412A (ja) * | 1997-03-14 | 1998-09-25 | Fujitsu Ltd | サンプリングホールド回路 |
| GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
| JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| US6781567B2 (en) | 2000-09-29 | 2004-08-24 | Seiko Epson Corporation | Driving method for electro-optical device, electro-optical device, and electronic apparatus |
| SG114502A1 (en) * | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
| JP4929431B2 (ja) * | 2000-11-10 | 2012-05-09 | Ｎｌｔテクノロジー株式会社 | パネル表示装置のデータ線駆動回路 |
| KR100370286B1 (ko) * | 2000-12-29 | 2003-01-29 | 삼성에스디아이 주식회사 | 전압구동 유기발광소자의 픽셀회로 |
| JP2002351401A (ja) | 2001-03-21 | 2002-12-06 | Mitsubishi Electric Corp | 自発光型表示装置 |
| JP4452076B2 (ja) * | 2001-09-07 | 2010-04-21 | パナソニック株式会社 | Ｅｌ表示装置。 |
| JP4075505B2 (ja) * | 2001-09-10 | 2008-04-16 | セイコーエプソン株式会社 | 電子回路、電子装置、及び電子機器 |
| JP4742726B2 (ja) | 2001-09-10 | 2011-08-10 | セイコーエプソン株式会社 | 電子装置、及び電子機器 |
| JP4581893B2 (ja) | 2001-09-10 | 2010-11-17 | セイコーエプソン株式会社 | 電子装置、及び電子機器 |
| JP4230744B2 (ja) | 2001-09-29 | 2009-02-25 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置 |
| KR20030038522A (ko) * | 2001-11-09 | 2003-05-16 | 산요 덴키 가부시키가이샤 | 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치 |
| JP2003177709A (ja) | 2001-12-13 | 2003-06-27 | Seiko Epson Corp | 発光素子用の画素回路 |
| JP4023335B2 (ja) * | 2003-02-19 | 2007-12-19 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
-
2003
- 2003-02-12 JP JP2003033666A patent/JP4048969B2/ja not_active Expired - Lifetime
-
2004
- 2004-01-17 KR KR1020040003550A patent/KR100554504B1/ko active IP Right Grant
- 2004-02-02 CN CNA2004100032314A patent/CN1521718A/zh active Pending
- 2004-02-05 TW TW093102664A patent/TWI248320B/zh not_active IP Right Cessation
- 2004-02-09 US US10/773,410 patent/US7535449B2/en active Active
-
2009
- 2009-04-10 US US12/422,005 patent/US8552949B2/en active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100774776B1 (ko) * | 2004-12-14 | 2007-11-07 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| JP2006184846A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 発光表示装置およびその駆動方法 |
| JP2006301161A (ja) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | 電子回路、その駆動方法、電気光学装置および電子機器 |
| JP2007148217A (ja) * | 2005-11-30 | 2007-06-14 | Seiko Epson Corp | 発光装置および電子機器 |
| JP2007225653A (ja) * | 2006-02-21 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、その駆動方法、および電子機器 |
| US7755617B2 (en) | 2006-06-19 | 2010-07-13 | Seiko Epson Corporation | Electronic circuit, method for driving the same, electronic device, and electronic apparatus |
| JP2008039893A (ja) * | 2006-08-02 | 2008-02-21 | Seiko Epson Corp | アクティブマトリクス型発光装置、電子機器およびアクティブマトリクス型発光装置の画素駆動方法 |
| JP2010160526A (ja) * | 2010-04-23 | 2010-07-22 | Seiko Epson Corp | 発光装置および電子機器 |
| JP2012073629A (ja) * | 2011-11-09 | 2012-04-12 | Seiko Epson Corp | 発光装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI248320B (en) | 2006-01-21 |
| TW200415947A (en) | 2004-08-16 |
| US20040201581A1 (en) | 2004-10-14 |
| JP4048969B2 (ja) | 2008-02-20 |
| US20090207156A1 (en) | 2009-08-20 |
| CN1521718A (zh) | 2004-08-18 |
| KR20040073295A (ko) | 2004-08-19 |
| KR100554504B1 (ko) | 2006-03-03 |
| US8552949B2 (en) | 2013-10-08 |
| US7535449B2 (en) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4048969B2 (ja) | 電気光学装置の駆動方法及び電子機器 | |
| KR100625626B1 (ko) | 전자 장치, 전자 장치의 구동 방법 및 전자 기기 | |
| JP4144462B2 (ja) | 電気光学装置及び電子機器 | |
| JP4123084B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| US9076382B2 (en) | Pixel, organic light emitting display device having data signal and reset voltage supplied through demultiplexer, and driving method thereof | |
| TWI412003B (zh) | 顯示裝置及顯示裝置驅動方法 | |
| US8138997B2 (en) | Pixel, organic light emitting display using the same, and associated methods | |
| JP2004145278A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| EP1441325A3 (en) | Luminescent display, driving method and pixel circuit thereof | |
| KR20040098511A (ko) | 화상 표시 장치 | |
| JP2004198493A (ja) | 電子回路の駆動方法、電子装置の駆動方法、電気光学装置の駆動方法及び電子機器 | |
| JP2004126526A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004138803A (ja) | 電子回路、電気光学装置及び電子機器 | |
| JP4120450B2 (ja) | 電子回路の駆動方法、電子回路、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
| JP2005326865A (ja) | 電子装置の駆動方法、電子装置及び電子機器。 | |
| JP4337327B2 (ja) | ディスプレイ及び電子機器 | |
| JP2004145281A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004145279A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004184489A (ja) | 電子回路の駆動方法、電子回路、電気光学装置、電気光学装置の制御方法及び電子機器 | |
| JP2004070294A (ja) | 電子装置、電子装置の駆動方法及び電子機器 | |
| JP2007052440A (ja) | 電子装置及び電子機器 | |
| JP2005043460A (ja) | 電子装置、電子装置の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2008304494A (ja) | 表示装置 | |
| JP2007072485A (ja) | 電子回路、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4048969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |