JP2004145281A - 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 - Google Patents
電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 Download PDFInfo
- Publication number
- JP2004145281A JP2004145281A JP2003207376A JP2003207376A JP2004145281A JP 2004145281 A JP2004145281 A JP 2004145281A JP 2003207376 A JP2003207376 A JP 2003207376A JP 2003207376 A JP2003207376 A JP 2003207376A JP 2004145281 A JP2004145281 A JP 2004145281A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- electrode
- potential
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 abstract description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000032683 aging Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
Abstract
【課題】トランジスタの閾値電圧のばらつきを低減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。
【解決手段】駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及びスイッチングトランジスタＴｒＳからなる３つのトランジスタと、第１キャパシタＣ１及び第２キャパシタＣ２からなる２つのコンデンサとで画素回路２０を構成した。又、調整用トランジスタＴｒｃのソースは、他の画素回路２０の調整用トランジスタＴｒｃのソースとともにアクティブマトリクス部の右端側に設けられた駆動電圧Ｖｄｄを供給する電圧供給線ＶＬと制御用トランジスタＱを介して接続した。
【選択図】 図３
【解決手段】駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及びスイッチングトランジスタＴｒＳからなる３つのトランジスタと、第１キャパシタＣ１及び第２キャパシタＣ２からなる２つのコンデンサとで画素回路２０を構成した。又、調整用トランジスタＴｒｃのソースは、他の画素回路２０の調整用トランジスタＴｒｃのソースとともにアクティブマトリクス部の右端側に設けられた駆動電圧Ｖｄｄを供給する電圧供給線ＶＬと制御用トランジスタＱを介して接続した。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、電気光学素子をそれぞれ精密に制御する必要がある。そのためには、画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【特許文献１】特開平１１−２７２２３３号公報
【発明が解決しようとする課題】
ところで、能動素子の特性バラツキを補償する画素回路は、一般に４つ以上のトランジスタにより構成され、そのため、歩留まりや開口率の低下を招くこととなる。
【０００４】
本発明の一つの目的は、上記問題点を解消することであって、画素回路、あるいは単位回路を構成するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の第１の電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含む単位回路を複数有し、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。
【０００６】
上記の電子回路において、前記第２の端子を前記第１の電源線に接続してもよいし、前記第１の電源線とは異なる第２の電源線に接続するようにしてもよい。
【０００７】
本発明の第２の電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含む単位回路を複数有し、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えている。
【０００８】
上記の電子回路のような構成することにより、前記単位回路を構成するトランジスタ数を削減することができる。
【０００９】
上記の電子回路において、前記第２の制御用端子は前記第３の端子に接続されていることが好ましい。
【００１０】
例えば、前記第３の端子を及び前記第２の制御用端子をそれぞれドレイン及びゲートとすることが好ましい。こにより、前記第２のトランジスタを前記第１のトランジスタの閾値電圧を補償するトランジスタとして用いることができる。
【００１１】
上記の電子回路において、前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタは含まれていないことが好ましい。
【００１２】
これにより、前記第１のトランジスタの閾値電圧を補償しつつ、前記単位回路のトランジスタ数を削減することができる。
【００１３】
上記の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることが好ましい。
【００１４】
これによれば、第２のトランジスタの閾値電圧を調整することによって容易に第１のトランジスタの閾値電圧を補償することができる。
【００１５】
上記の電子回路において、前記第１の端子には電子素子が接続されていてもよい。
【００１６】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００１７】
上記の電子回路において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、前記第７の端子は前記第１の電源線を介して前記第４の端子に接続されるとともに、前記第８の端子は前記駆動電圧に接続されている。
【００１８】
これによれば、制御回路を容易に構成することができる。
【００１９】
上記の電子回路において、前記第２の電源線も前記駆動電圧に電気的に接続可能であってもよい。
【００２０】
上記の電子回路において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００２１】
これによれば、第１のトランジスタの閾値を確実に補償することができる。
【００２２】
また、前記第２のトランジスタを用いて前記第１のトランジスタの閾値補償を行った際でも、前記第１のトランジスタは非導通状態に設定することができる。
【００２３】
逆に上記の電子回路において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以上としてもよい。
【００２４】
この場合、前記第２のトランジスタを用いて前記第１のトランジスタの閾値補償を行っただけで、前記第２のトランジスタをオン状態とすることができる。
【００２５】
本発明の第３の電子回路は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含み、前記第２の制御用端子は前記第３の端子に接続され、前記第３の制御用端子は前記複数の第１の信号線のうち対応する第１の信号線に接続されている。
【００２６】
上記の電子回路において、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることが好ましい。
【００２７】
これによれば、前記単位回路を構成するトランジスタ数を削減することができる。
【００２８】
上記の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることが好ましい。
【００２９】
これによれば、第２のトランジスタの閾値電圧を調整することによって容易に第１のトランジスタの閾値電圧を補償することができる。
【００３０】
上記の電子回路において、前記第１の端子には電子素子が接続されていてもよい。
【００３１】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００３２】
上記の電子回路において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００３３】
上記の電子回路において、逆に上記の電子回路において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以下としてもよい。
【００３４】
本発明の第４の電子回路は、複数の単位回路を備えた電子回路において、前記複数の単位回路の各々は、信号を電荷として保持する保持素子と、前記保持素子への前記信号の伝送を制御する第１のスイッチングトランジスタと、前記保持素子に保持された電荷に基づいて導通状態が設定される駆動トランジスタと、前記保持素子への前記信号の伝送に先立って前記駆動トランジスタの制御用端子を所定の電位に設定する調整用トランジスタとを含み、前記複数の単位回路のうち少なくとも２つの単位回路の前記調整用トランジスタに駆動電圧を供給する制御回路とを備えていることを特徴とする。
【００３５】
上記の電子回路において、前記駆動トランジスタには電子素子が接続されていてもよい。
【００３６】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００３７】
本発明の電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子とを含む複数の単位回路を備えた電子回路の駆動方法であって、前記複数の単位回路の前記各第３の端子を所定電位に電気的に接続するとともに前記第１の制御用端子を第１の電位に設定する第１のステップと、前記第３の端子を前記所定電位から電気的に切断した状態で、前記第２の電極の電位を第２の電位から第３の電位に変化させることにより前記第１の制御用端子を前記第１の電位から変化させる第２のステップとを含む。
【００３８】
これによれば、第１のトランジスタの閾値電圧を補償しつつ、前記電子回路を構成するトランジスタ数を削減することができる。、
上記の電子回路の駆動方法において、少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態とすることが好ましい。
【００３９】
なお、上記の電子回路の駆動方法において、「前記第３の端子を所定電位に電気的に接続する」とは、例えば、前記第３の端子に前記第４の端子を介して電流が流れ込む状態を言い、前記第３の端子を所定電位に電気的に切断する」とは、例えば、前記第４の端子を介して電流が流れ込まない状態を言う。
【００４０】
本発明の第１の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子と接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、を含み、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。
【００４１】
本発明の第２の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子と接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、を含み、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は前記複数の単位回路の他の単位回路の前記第２の端子と共に第２の電源線に接続され、前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えた。
【００４２】
上記の電気光学装置によれば、第１のトランジスタの閾値電圧を補償しつつ、画素回路を構成するトランジスタ数を削減することができる。
【００４３】
これは、一画素の開口率を向上させ、製造の歩留まりを向上させることができる。
【００４４】
上記の電気光学装置において、前記第２の制御用端子は前記第３の端子に接続されていることが好ましい。
【００４５】
上記の電気光学装置において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、前記第７の端子は、前記第１の電源線を介して前記第４の端子と接続されるとともに、前記第８の端子は前記駆動電圧に接続されている。
【００４６】
これによれば、制御回路を簡単な構成することができる。
【００４７】
上記の電気光学装置において、前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタはないことが好ましい。
【００４８】
これによれば、高い開口率を有する電気光学装置を提供することができる。
【００４９】
上記の電気光学装置において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じである。
【００５０】
これによれば、第１のトランジスタの閾値電圧を確実に補償することができる。
【００５１】
上記の電気光学装置において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００５２】
具体的には、前記第１のトランジスタは、そのゲート長が画素内で対応する前記第２のトランジスタのゲート長より短くならない様に設定されていてもよい。
【００５３】
或いは、前記第１のトランジスタは、そのゲート絶縁膜が画素内で対応する前記第２のトランジスタのゲート絶縁膜より薄くならない様に設定されていてもよい。
【００５４】
或いは、前記第１のトランジスタは、チャネルに注入される不純物濃度を調整して、その閾電圧が画素内で対応する前記第２のトランジスタの閾電圧より低くならない様に設定されていてもよい。
【００５５】
前記第１のトランジスタは飽和領域で動作することが好ましい。
【００５６】
これによれば、画素回路に設けられた第１のトランジスタの閾値電圧を確実に補償することができる。従って、電気光学素子の輝度階調を精度良く制御することができる。
【００５７】
逆に上記の電気光学装置において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以下となるように設定してもよい。
【００５８】
上記の電気光学装置において、前記第２の電源線も前記駆動電圧に電気的に接続可能である。
【００５９】
上記の電気光学装置において、前記電気光学素子は、例えば、ＥＬ素子である。
【００６０】
上記の電気光学装置において、前記走査線に沿って、同色の電気光学素子が配置されるようにすることが好ましい。
【００６１】
本発明の第１の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子に接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置された電気光学装置の駆動方法であって、前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第３の端子を前記第４の端子及び前記第２のトランジスタのチャネルを介して所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、前記一連の単位回路の前記第３の制御用端子に前記第３のトランジスタをオン状態とする走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第３の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部重なるように設定することを特徴とする。
【００６２】
本発明の第２の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子に接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置され、前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第４の端子が、全て複数の第１の電源線のうちの一つの第１の電源線に接続されている電気光学装置の駆動方法であって、前記一連の単位回路の前記第４の端子を所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、前記一連の単位回路の前記第３の制御用端子に走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで、前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第４の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部は重なるように設定する。
【００６３】
上記の電気光学装置の駆動方法において、少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態としておくことが好ましい。
【００６４】
これにより、前記第１の制御用端子の電位を前記データ信号に応じた電位に正確に設定することができる。
【００６５】
本発明の第１の電子機器は、上記の電子回路を実装したことを特徴とする。
【００６６】
本発明における第２の電子機器は、上記の電気光学装置を実装したことを特徴とする。
【００６７】
上記の発明において、第１のトランジスタ及び駆動トランジスタ、第１及び第２の端子、第１の制御用端子及び駆動トランジスタの制御用端子は、一例を挙げれば、後述する本実施形態の図３に示した画素回路２０において、それぞれ、駆動トランジスタＴｒｄ、駆動トランジスタＴｒｄのドレイン及びソース、駆動トランジスタＴｒｄのゲートに対応している。
【００６８】
また、第２のトランジスタ及び調整用トランジスタ、第３及び第４の端子、第２の制御用端子は、一例を挙げれば、本実施形態の図３に示した画素回路２０において、それぞれ、調整用トランジスタＴｒｃ、調整用トランジスタＴｒｃのドレイン、ソース及びゲートに対応している。
【００６９】
さらに、第３のトランジスタ、第５の端子、第６の端子、第３の制御用端子は、一例を挙げれば、本実施形態の図３に示した画素回路２０において、それぞれ、スイッチングトランジスタＴｒｓ、スイッチングトランジスタＴｒｓのソース（キャパシタＣ１に接続された端子）、スイッチングトランジスタＴｒｓのドレイン（データ線Ｘｍに接続された端子）、スイッチングトランジスタＴｒｓのゲートに対応している。
【００７０】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、アクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図３は画素回路の回路図である。図４は画素回路の駆動方法を説明するためのタイミングチャートである。
【００７１】
有機ＥＬディスプレイ１０は、図１に示すように、信号生成回路１１、アクティブマトリクス部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。
【００７２】
有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００７３】
信号生成回路１１は、図示しない外部装置からの画像データに基づいてアクティブマトリクス部１２に画像を表示するための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、走査制御信号を走査線駆動回路１３に出力するとともに、データ制御信号をデータ線駆動回路１４に出力する。更に、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００７４】
アクティブマトリクス部１２は、図２に示すように、発光層が有機材料で構成された電子素子又は電気光学素子としての有機ＥＬ素子２１を有する複数の単位回路としての画素回路２０がマトリクス状に配設された電子回路を有している。つまり、画素回路２０は、列方向に沿って延びるＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延びるＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に配設されている。
【００７５】
又、画素回路２０は、その行方向に沿って延びる第１の電源線Ｌ１及び第２の電源線Ｌ２と接続されている。第１及び第２の電源線Ｌ１，Ｌ２は、それぞれ、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延びる電圧供給線ＶＬに接続されている。尚、画素回路２０内に配置形成される後述するトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。
【００７６】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、アクティブマトリクス部１２に設けられたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号を供給する。
【００７７】
データ線駆動回路１４は、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、アクティブマトリクス部１２に設けられた対応するデータ線Ｘｍとそれぞれ接続されている。単一ラインドライバ２３は、それぞれ、信号生成回路１１から出力されたデータ制御信号に基づいて、信号としてのデータ電圧Ｖｄａｔａを生成する。又、単一ラインドライバ２３は、その生成されたデータ電圧Ｖｄａｔａをデータ線Ｘｍを介して画素回路２０に出力する。画素回路２０は、この出力されたデータ電圧Ｖｄａｔａに応じて同画素回路２０の内部状態が設定されることで、各有機ＥＬ素子２１に流れる駆動電流Ｉｅｌ（図３参照）を制御して、有機ＥＬ素子２１の輝度階調を制御するようになっている。また、データ線駆動回路１４の各単一ラインドライバ２３は、後述するデータ書き込み期間Ｔ１において、データ電圧Ｖｄａｔａを供給する前に電圧供給線ＶＬから供給される駆動電圧Ｖｄｄと同じ電位のバイアス電圧を各画素回路２０に供給するようになっている。
【００７８】
電源線制御回路１５は、後述する制御用トランジスタＱのゲートと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１からのタイミング制御信号に基づいて、走査信号と完全、あるいは、１部時間的に重なる期間で、制御用トランジスタＱをオン状態にする電源線制御信号を生成し、供給する。そして、制御用トランジスタＱがオン状態となると、第１の電源線Ｌ１を介して駆動電圧Ｖｄｄが各画素回路２０に供給されるようになっている。
【００７９】
このように構成された有機ＥＬディスプレイ１０のアクティブマトリクス部１２を構成する画素回路２０について以下に説明する。尚、各画素回路２０の回路構成は同じであるので、説明の便宜上、１つの画素回路について説明する。
【００８０】
画素回路２０は、図３に示すように、３つのトランジスタと２つのコンデンサとを備えている。詳しくは、画素回路２０は、図３に示すように、駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及びスイッチングトランジスタＴｒｓを備えている。又、画素回路２０は、容量素子又は保持素子としての第１キャパシタＣ１と第２キャパシタＣ２とを備えている。
駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及び制御用トランジスタＱの導電型は、それぞれ、ｐ型（ｐチャネル）で構成されている。又、スイッチングトランジスタＴｒｓの導電型は、ｎ型（ｎチャネル）で構成されている。
【００８１】
駆動トランジスタＴｒｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。又、駆動トランジスタＴｒｄのソースは第２の電源線Ｌ２に接続されている。第２の電源線Ｌ２は駆動電圧としての駆動電圧Ｖｄｄを供給する電圧供給線ＶＬと接続されている。駆動トランジスタＴｒｄのゲートは、第１キャパシタＣ１の第１の電極Ｌａと、調整用トランジスタＴｒｃのドレインと、第２キャパシタＣ２の第３の電極Ｌｃに接続されている。第１キャパシタＣ１の静電容量はＣａであって、第２キャパシタＣ２の静電容量はＣｂである。
【００８２】
第１キャパシタＣ１の第２の電極ＬｂはスイッチングトランジスタＴｒｓのソースに接続されている。スイッチングトランジスタＴｒｓのドレインはデータ線Ｘｍに接続されている。また、スイッチングトランジスタＴｒｓのゲートは走査線Ｙｎに接続されている。
【００８３】
調整用トランジスタＴｒｃは、そのゲートとドレインがノードＮにて接続されている。調整用トランジスタＴｒｃのソースは、他の画素回路２０に設けられた他の調整用トランジスタＴｒｃのソースとともに第１の電源線Ｌ１に接続されている。第１の電源線Ｌ１はアクティブマトリクス部１２の右端側に設けられた電圧供給線ＶＬに制御用トランジスタＱを介して接続されている。詳述すると、制御用トランジスタＱは、その第７の端子としてのドレインが第１の電源線Ｌ１に接続されている。第８の端子としての制御用トランジスタＱのソースは、電圧供給線ＶＬに接続されている。また、制御用トランジスタＱのゲートは、電源線制御線Ｆが接続されている。電源線制御線Ｆは電源線制御回路１５に接続されている。
【００８４】
電源線制御回路１５は電源線制御線Ｆを介して制御用トランジスタＱを導通制御するための電源線制御信号ＳＣＦを供給するようになっている。そして、電源線制御回路１５から制御用トランジスタＱをオン状態にする電源線制御信号ＳＣＦが出力されると、制御用トランジスタＱがオン状態になる。その結果、駆動電圧Ｖｄｄが調整用トランジスタＴｒｃのソースに印加されることとなる。
【００８５】
第２キャパシタＣ２の第４の電極Ｌｄは駆動トランジスタＴｒｄのソースと共に第２の電源線Ｌ２に接続されている。
【００８６】
本実施形態においては、調整用トランジスタＴｒｃは、その閾値電圧Ｖｔｈ２が駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように形成されている。又、駆動電圧Ｖｄｄはデータ電圧Ｖｄａｔａと比べて十分高くなるように設定されている。
【００８７】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０の駆動方法について図４に従って説明する。なお、図４において、Ｔｃ、Ｔ１及びＴ２は、それぞれ、駆動周期、データ書き込み期間及び発光期間を表している。駆動周期Ｔｃは、データ書き込み期間Ｔ１と発光期間Ｔ２とから構成されている。駆動周期Ｔｃは、有機ＥＬ素子２１の輝度階調が更新される周期を意味しており、本実施形態では、フレームに対応している。
【００８８】
まず、データ書き込み期間Ｔ１において、スイッチングトランジスタＴｒｓがオフした状態で、電源線制御回路１５から電源線制御線Ｆを介して制御用トランジスタＱをオン状態にする電源線制御信号ＳＣＦが出力される。すると、制御用トランジスタＱがオン状態となり、それにより、制御用トランジスタＱが接続されている第１の電源線Ｌ１に駆動電圧Ｖｄｄが出力される。
【００８９】
これにより、調整用トランジスタＴｒｃのソースの電位は駆動電圧Ｖｄｄになるとともに、ゲートの電位、即ちノードＮの電位Ｖｎは駆動電圧Ｖｄｄから調整用トランジスタＴｒｃの閾値電圧（Ｖｔｈ２）を引いた電圧（Ｖｎ＝Ｖｄｄ−Ｖｔｈ２）になる。そして、電位Ｖｎが初期電位Ｖｃ１として第１キャパシタＣ１及び第２キャパシタＣ２に保持され、駆動トランジスタＴｒｄのゲートに供給される。
【００９０】
また、このとき、走査線駆動回路１３からは走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオフ状態にする走査信号ＳＣ１が供給されており、スイッチングトランジスタＴｒｓはオフ状態になっている。
【００９１】
その後、電源線制御回路１５から電源線制御線Ｆを介して制御用トランジスタＱをオフ状態にする電源線制御信号ＳＣＦが出力され、制御用トランジスタＱがオフ状態になり、調整用トランジスタＴｒｃのソースが電源線制御回路１５と電気的に切断した状態となる。その結果、調整用トランジスタＴｒｃのドレインは駆動電圧Ｖｄｄから電気的に切り離された状態、すなわちフローティング状態となる。
【００９２】
続いて、走査線駆動回路１３から走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオン状態にする走査信号ＳＣ１が供給され、スイッチングトランジスタＴｒｓがオン状態になる。
【００９３】
スイッチングトランジスタＴｒｓがオン状態となっている期間に、データ線駆動回路１４からデータ線Ｘｍ及びスイッチングトランジスタＴｒｓを介して画素回路２０にデータ電圧Ｖｄａｔａが供給される。
【００９４】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【００９５】
ここで、ΔＶｄａｔａは、駆動電圧Ｖｄｄとデータ電圧Ｖｄａｔａとの電位差（＝Ｖｄｄ−Ｖｄａｔａ）である。そして、このＶｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａが最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【００９６】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。この電流Ｉｅｌは、駆動トランジスタＴｒｄのゲート電圧Ｖｇとソース電圧Ｖｓとの電圧差をＶｇｓで表すと、以下のように表される。
Ｉｅｌ＝（１／２）β（−Ｖｇｓ−Ｖｔｈ１）２
【００９７】
ここで、βは利得係数であって、キャリアの移動度をμ、ゲート容量をＡ、チャネル幅をＷ、チャネル長をＬで表すと、利得係数βは、β＝（μＡＷ／Ｌ）となる。なお、駆動トランジスタＴｒｄのゲート電圧Ｖｇは最終電位Ｖｃ２である。つまり、駆動トランジスタＴｒｄのゲート電圧Ｖｇとソース電圧Ｖｓとの電圧差Ｖｇｓは以下のように表される。
Ｖｇｓ＝Ｖｄｄ−［Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ］
【００９８】
従って、駆動トランジスタＴｒｄの駆動電流Ｉｅｌは以下のように表される。
Ｉｅｌ＝（１／２）β［Ｖｔｈ２−Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ−Ｖｔｈ１］２
【００９９】
ここで、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は、上述したように、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定してあるので、駆動電流Ｉｅｌは以下のように表される。
【０１００】
従って、上式に示されるように、駆動電流Ｉｅｌは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１に依存することなく、データ電圧Ｖｄａｔａに対応した大きさの電流となる。そして、この駆動電流Ｉｅｌが有機ＥＬ素子２１に供給され、有機ＥＬ素子２１が発光することとなる。
【０１０１】
次に、データ書き込み期間Ｔ１終了後、発光期間Ｔ２にて、走査線駆動回路１３から走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオフ状態にする走査信号ＳＣ１が供給される。すると、スイッチングトランジスタＴｒｓがオフ状態になる。
【０１０２】
この発光期間Ｔ２においては、最終電位Ｖｃ２に応じて設定された駆動トランジスタＴｒｄの導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給されることとなる。
【０１０３】
以上のことより、各画素回路２０の駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１が製造ばらつきによって相違しても駆動電流Ｉｅｌはデータ電圧Ｖｄａｔａで決定される。このことから、有機ＥＬ素子２１は、データ電圧Ｖｄａｔａに基づいて精度良く輝度階調が制御されることとなる。
【０１０４】
しかも、画素回路２０を構成するトランジスタの数を少なくし、なおかつ、製造ばらつきを補償することができる。従って、画素回路２０は、有機ＥＬ素子２１の輝度階調を精度良く制御することができることに加えて歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を提供することができる。 尚、画素回路２０を構成するトランジスタは、例えば、単結晶シリコン、多結晶シリコン、微結晶シリコン、あるいは、アモルファスシリコンのいずれかにより形成されていることが好ましい。
【０１０５】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【０１０６】
図５は、有機ＥＬディスプレイ１０のアクティブマトリクス部１２ａ及びデータ線駆動回路１４の内部回路構成を示すブロック回路図である。本実施形態において、アクティブマトリクス部１２ａは、赤色の光を放射する有機ＥＬ素子２１を有した赤用画素回路２０Ｒと、緑色の光を放射する有機ＥＬ素子２１を有した緑用画素回路２０Ｇと、青色の光を放射する有機ＥＬ素子２１を有した青用画素回路２０Ｂとで構成される。上述の各赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの回路構成は、それぞれ、第１実施形態で説明した画素回路２０の回路構成と等しい。
【０１０７】
詳述すると、アクティブマトリクス部１２ａは、同色の画素回路２０Ｒ，２０Ｇ，２０Ｂが走査線Ｙｎの延設方向に沿って配置されている。つまり、走査線Ｙｎのうち、第１の走査線Ｙ１には、赤色の画素回路２０Ｒが接続されている。同様に、走査線Ｙｎのうち、第２の走査線Ｙ２には、緑用画素回路２０Ｇが接続されている。
【０１０８】
同様に、走査線Ｙｎのうち、第３の走査線Ｙ３には、青色の画素回路２０Ｂが接続されている。そして、そのような各画素回路２０Ｒ，２０Ｇ，２０Ｂが順次列方向に繰り返されて配置されている。又、各色の画素回路２０Ｒ，２０Ｇ，２０Ｂに対応した制御用トランジスタＱＲ，ＱＧ，ＱＢは、各色の画素回路２０Ｒ，２０Ｇ，２０Ｂに対応した駆動電圧ＶｄｄＲ，ＶｄｄＧ，ＶｄｄＢを供給する電圧供給線ＶＬＲ，ＶＬＧ，ＶＬＢと接続されている。
【０１０９】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０Ｒ，２０Ｇ，２０Ｂの駆動方法について説明する。
【０１１０】
走査線Ｙ１を介してスイッチングトランジスタＴｒｓをオフ状態とする走査信号が供給され、走査線Ｙ１の延設方向に配置された赤用画素回路２０Ｒ内のスイッチングトランジスタＴｒｓがオフ状態となっている期間に、電源線制御回路１５から、走査線Ｙ１に対応する制御用トランジスタＱＲをオン状態とする信号が出力される。これによって、走査線Ｙ１に接続された赤用画素回路２０Ｒの各々に含まれる第１キャパシタＣ１及び第２キャパシタＣ２には電位Ｖｎ（＝Ｖｄｄ−Ｖｔｈ２）が初期電位Ｖｃ１として保持される。
【０１１１】
その後、電源線制御回路１５から制御用トランジスタＱＲをオフ状態とし、さらに走査線Ｙ１を介してスイッチングトランジスタＴｒｓをオン状態にする走査信号が供給される。この状態で、データ線駆動回路１４の単一ラインドライバ２３からデータ線Ｘｍ及びスイッチングトランジスタＴｒｓを介して画素回路２０にデータ電圧Ｖｄａｔａが供給される。
【０１１２】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【０１１３】
そして、このＶｃ１が最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【０１１４】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。
【０１１５】
この結果、赤用画素回路２０Ｒの有機ＥＬ素子２１が発光する。このとき、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定されている。従って、赤用画素回路２０Ｒの各々の駆動トランジスタＴｒｄは、その閾値電圧Ｖｔｈ１が補償されているので、赤用画素回路２０Ｒの有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて精度良く制御される。
【０１１６】
続いて、走査線Ｙ２に対応する緑用画素回路２０Ｇに含まれるスイッチングトランジスタＴｒｓをオフ状態にした状態で、電源線制御回路１５から制御用トランジスタＱＧをオン状態とする信号が供給される。これにより、走査線Ｙ２に接続された緑用画素回路２０Ｇの各々の第１キャパシタＣ１及び第２キャパシタＣ２に電位Ｖｎ（＝Ｖｄｄ−Ｖｔｈ２）が初期電位Ｖｃ１として保持される。
【０１１７】
その後、電源線制御回路１５から制御用トランジスタＱＧをオフ状態とし、さらに第２の走査線Ｙ２を介してスイッチングトランジスタＴｒｓをオン状態にする走査信号が供給される。これに呼応して、データ線駆動回路１４の単一ラインドライバ２３からデータ線Ｘｍを介してデータ電圧Ｖｄａｔａが供給される。
【０１１８】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【０１１９】
そして、このＶｃ１が最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【０１２０】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。
【０１２１】
この結果、緑用画素回路２０Ｇの有機ＥＬ素子２１が発光する。このとき、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定されている。従って、緑用画素回路２０Ｇの各々の駆動トランジスタＴｒｄは、その閾値電圧Ｖｔｈ１が補償されているので、緑用画素回路２０Ｇの有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて精度良く制御される。
【０１２２】
以下、走査線Ｙ３に対応して設けられた青色用画素回路２０Ｂに対しても同様な操作を行う。
【０１２３】
通常、有機ＥＬ素子２１は発光色により材料の特性が異なることがあるが、発光色毎に駆動電圧を設定する必要がある場合がある。そのような場合、第２実施形態のようなパネルレイアウトは適している。
【０１２４】
また、発光色により有機ＥＬ素子の経時劣化等により駆動電圧が異なる場合は、有機ＥＬ素子の経時劣化の程度に応じて駆動電圧Ｖｄｄを適宜再設定することにより、有機ＥＬ素子の経時劣化を補償することもできる。
【０１２５】
もちろん、上述の第２実施形態の概念は、有機ＥＬ素子以外の電子素子や電気光学素子にも適用することができる。
【０１２６】
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図６及び図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１２７】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、有機ＥＬディスプレイ１０を用いた表示ユニット５３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット５３は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ５０を提供することができる。
【０１２８】
図７は、携帯電話の構成を示す斜視図を示す。図７において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット６４は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えた携帯電話６０を提供することができる。
【０１２９】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【０１３０】
○上述の実施形態では、制御回路として、制御用トランジスタＱを使用した。これを、トランジスタＱの変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、駆動トランジスタＴｒｄの駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、速やかに画素回路に電流を供給することができる。
【０１３１】
○上述の実施形態では、制御用トランジスタＱ及び電圧供給線ＶＬをアクティブマトリクス部１２の右端側に設けるようにしたが、制御用トランジスタＱ及び電圧供給線ＶＬを電源線制御回路１５に設けるようにしてもよい。
【０１３２】
○電圧供給線ＶＬをアクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けてもよい。
【０１３３】
○電源線制御回路１５を、アクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けることもできる。
【０１３４】
○上述の実施形態では、駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及び制御用トランジスタＱの導電型をｐ型とし、スイッチングトランジスタＴｒｓ及びの導電型をｎ型とした。これを、駆動トランジスタＴｒｄ及び調整用トランジスタＴｒｃの導電型をｎ型とし、スイッチングトランジスタＴｒｓ及び制御用トランジスタＱの導電型をｐ型としてもよい。
【０１３５】
あるいは、上記の全てのトランジスタの導電型を同一としてもよい。
【０１３６】
○上記の実施形態では、本発明を有機ＥＬ素子に適用した例について述べたが、もちろん、有機ＥＬ素子以外の例えばＬＥＤ、ＦＥＤ、液晶素子、無機ＥＬ素子、電気泳動素子、電子放出素子等の種々の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶素子に具体化してもよい。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図６】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】第３実施形態を説明するための携帯電話の構成を示す斜視図である。
【符号の説明】
Ｃ１ 容量素子又は保持素子としてのキャパシタ
Ｌａ 第１の電極
Ｌｂ 第２の電極
Ｔｒｄ 第１のトランジスタとしての駆動トランジスタ
Ｔｒｃ 第２のトランジスタとしての調整用トランジスタ
Ｔｒｓ 第３のトランジスタとしてのスイッチングトランジスタ
Ｑ 第４のトランジスタとしての制御用トランジスタ
Ｖｄａｔａ 信号としてのデータ電圧
Ｖｄｄ 駆動電圧
Ｙｎ 走査線
Ｘｍ データ線
１０ 電気光学装置としての有機ＥＬディスプレイ
２０ 単位回路としての画素回路
２１ 電子素子又は電流駆動素子としての有機ＥＬ素子
５０ 電子機器としてのモバイル型パーソナルコンピュータ
６０ 電子機器としての携帯電話
【発明の属する技術分野】
本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、電気光学素子をそれぞれ精密に制御する必要がある。そのためには、画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【特許文献１】特開平１１−２７２２３３号公報
【発明が解決しようとする課題】
ところで、能動素子の特性バラツキを補償する画素回路は、一般に４つ以上のトランジスタにより構成され、そのため、歩留まりや開口率の低下を招くこととなる。
【０００４】
本発明の一つの目的は、上記問題点を解消することであって、画素回路、あるいは単位回路を構成するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の第１の電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含む単位回路を複数有し、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。
【０００６】
上記の電子回路において、前記第２の端子を前記第１の電源線に接続してもよいし、前記第１の電源線とは異なる第２の電源線に接続するようにしてもよい。
【０００７】
本発明の第２の電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含む単位回路を複数有し、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えている。
【０００８】
上記の電子回路のような構成することにより、前記単位回路を構成するトランジスタ数を削減することができる。
【０００９】
上記の電子回路において、前記第２の制御用端子は前記第３の端子に接続されていることが好ましい。
【００１０】
例えば、前記第３の端子を及び前記第２の制御用端子をそれぞれドレイン及びゲートとすることが好ましい。こにより、前記第２のトランジスタを前記第１のトランジスタの閾値電圧を補償するトランジスタとして用いることができる。
【００１１】
上記の電子回路において、前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタは含まれていないことが好ましい。
【００１２】
これにより、前記第１のトランジスタの閾値電圧を補償しつつ、前記単位回路のトランジスタ数を削減することができる。
【００１３】
上記の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることが好ましい。
【００１４】
これによれば、第２のトランジスタの閾値電圧を調整することによって容易に第１のトランジスタの閾値電圧を補償することができる。
【００１５】
上記の電子回路において、前記第１の端子には電子素子が接続されていてもよい。
【００１６】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００１７】
上記の電子回路において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、前記第７の端子は前記第１の電源線を介して前記第４の端子に接続されるとともに、前記第８の端子は前記駆動電圧に接続されている。
【００１８】
これによれば、制御回路を容易に構成することができる。
【００１９】
上記の電子回路において、前記第２の電源線も前記駆動電圧に電気的に接続可能であってもよい。
【００２０】
上記の電子回路において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００２１】
これによれば、第１のトランジスタの閾値を確実に補償することができる。
【００２２】
また、前記第２のトランジスタを用いて前記第１のトランジスタの閾値補償を行った際でも、前記第１のトランジスタは非導通状態に設定することができる。
【００２３】
逆に上記の電子回路において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以上としてもよい。
【００２４】
この場合、前記第２のトランジスタを用いて前記第１のトランジスタの閾値補償を行っただけで、前記第２のトランジスタをオン状態とすることができる。
【００２５】
本発明の第３の電子回路は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタとを含み、前記第２の制御用端子は前記第３の端子に接続され、前記第３の制御用端子は前記複数の第１の信号線のうち対応する第１の信号線に接続されている。
【００２６】
上記の電子回路において、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることが好ましい。
【００２７】
これによれば、前記単位回路を構成するトランジスタ数を削減することができる。
【００２８】
上記の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることが好ましい。
【００２９】
これによれば、第２のトランジスタの閾値電圧を調整することによって容易に第１のトランジスタの閾値電圧を補償することができる。
【００３０】
上記の電子回路において、前記第１の端子には電子素子が接続されていてもよい。
【００３１】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００３２】
上記の電子回路において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００３３】
上記の電子回路において、逆に上記の電子回路において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以下としてもよい。
【００３４】
本発明の第４の電子回路は、複数の単位回路を備えた電子回路において、前記複数の単位回路の各々は、信号を電荷として保持する保持素子と、前記保持素子への前記信号の伝送を制御する第１のスイッチングトランジスタと、前記保持素子に保持された電荷に基づいて導通状態が設定される駆動トランジスタと、前記保持素子への前記信号の伝送に先立って前記駆動トランジスタの制御用端子を所定の電位に設定する調整用トランジスタとを含み、前記複数の単位回路のうち少なくとも２つの単位回路の前記調整用トランジスタに駆動電圧を供給する制御回路とを備えていることを特徴とする。
【００３５】
上記の電子回路において、前記駆動トランジスタには電子素子が接続されていてもよい。
【００３６】
上記の電子回路において、前記電子素子は、例えば、電流駆動素子や電気光学素子、抵抗素子、ダイオード、記憶素子等である。
【００３７】
本発明の電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子とを含む複数の単位回路を備えた電子回路の駆動方法であって、前記複数の単位回路の前記各第３の端子を所定電位に電気的に接続するとともに前記第１の制御用端子を第１の電位に設定する第１のステップと、前記第３の端子を前記所定電位から電気的に切断した状態で、前記第２の電極の電位を第２の電位から第３の電位に変化させることにより前記第１の制御用端子を前記第１の電位から変化させる第２のステップとを含む。
【００３８】
これによれば、第１のトランジスタの閾値電圧を補償しつつ、前記電子回路を構成するトランジスタ数を削減することができる。、
上記の電子回路の駆動方法において、少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態とすることが好ましい。
【００３９】
なお、上記の電子回路の駆動方法において、「前記第３の端子を所定電位に電気的に接続する」とは、例えば、前記第３の端子に前記第４の端子を介して電流が流れ込む状態を言い、前記第３の端子を所定電位に電気的に切断する」とは、例えば、前記第４の端子を介して電流が流れ込まない状態を言う。
【００４０】
本発明の第１の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子と接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、を含み、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする。
【００４１】
本発明の第２の電気光学装置は、複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子と接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、を含み、前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、前記第２の端子は前記複数の単位回路の他の単位回路の前記第２の端子と共に第２の電源線に接続され、前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えた。
【００４２】
上記の電気光学装置によれば、第１のトランジスタの閾値電圧を補償しつつ、画素回路を構成するトランジスタ数を削減することができる。
【００４３】
これは、一画素の開口率を向上させ、製造の歩留まりを向上させることができる。
【００４４】
上記の電気光学装置において、前記第２の制御用端子は前記第３の端子に接続されていることが好ましい。
【００４５】
上記の電気光学装置において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、前記第７の端子は、前記第１の電源線を介して前記第４の端子と接続されるとともに、前記第８の端子は前記駆動電圧に接続されている。
【００４６】
これによれば、制御回路を簡単な構成することができる。
【００４７】
上記の電気光学装置において、前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタはないことが好ましい。
【００４８】
これによれば、高い開口率を有する電気光学装置を提供することができる。
【００４９】
上記の電気光学装置において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じである。
【００５０】
これによれば、第１のトランジスタの閾値電圧を確実に補償することができる。
【００５１】
上記の電気光学装置において、前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることが好ましい。
【００５２】
具体的には、前記第１のトランジスタは、そのゲート長が画素内で対応する前記第２のトランジスタのゲート長より短くならない様に設定されていてもよい。
【００５３】
或いは、前記第１のトランジスタは、そのゲート絶縁膜が画素内で対応する前記第２のトランジスタのゲート絶縁膜より薄くならない様に設定されていてもよい。
【００５４】
或いは、前記第１のトランジスタは、チャネルに注入される不純物濃度を調整して、その閾電圧が画素内で対応する前記第２のトランジスタの閾電圧より低くならない様に設定されていてもよい。
【００５５】
前記第１のトランジスタは飽和領域で動作することが好ましい。
【００５６】
これによれば、画素回路に設けられた第１のトランジスタの閾値電圧を確実に補償することができる。従って、電気光学素子の輝度階調を精度良く制御することができる。
【００５７】
逆に上記の電気光学装置において、前記第１のトランジスタの閾値電圧を前記第２のトランジスタの閾値電圧以下となるように設定してもよい。
【００５８】
上記の電気光学装置において、前記第２の電源線も前記駆動電圧に電気的に接続可能である。
【００５９】
上記の電気光学装置において、前記電気光学素子は、例えば、ＥＬ素子である。
【００６０】
上記の電気光学装置において、前記走査線に沿って、同色の電気光学素子が配置されるようにすることが好ましい。
【００６１】
本発明の第１の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子に接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置された電気光学装置の駆動方法であって、前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第３の端子を前記第４の端子及び前記第２のトランジスタのチャネルを介して所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、前記一連の単位回路の前記第３の制御用端子に前記第３のトランジスタをオン状態とする走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第３の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部重なるように設定することを特徴とする。
【００６２】
本発明の第２の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、前記第１の端子に接続された電気光学素子と、第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置され、前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第４の端子が、全て複数の第１の電源線のうちの一つの第１の電源線に接続されている電気光学装置の駆動方法であって、前記一連の単位回路の前記第４の端子を所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、前記一連の単位回路の前記第３の制御用端子に走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで、前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第４の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部は重なるように設定する。
【００６３】
上記の電気光学装置の駆動方法において、少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態としておくことが好ましい。
【００６４】
これにより、前記第１の制御用端子の電位を前記データ信号に応じた電位に正確に設定することができる。
【００６５】
本発明の第１の電子機器は、上記の電子回路を実装したことを特徴とする。
【００６６】
本発明における第２の電子機器は、上記の電気光学装置を実装したことを特徴とする。
【００６７】
上記の発明において、第１のトランジスタ及び駆動トランジスタ、第１及び第２の端子、第１の制御用端子及び駆動トランジスタの制御用端子は、一例を挙げれば、後述する本実施形態の図３に示した画素回路２０において、それぞれ、駆動トランジスタＴｒｄ、駆動トランジスタＴｒｄのドレイン及びソース、駆動トランジスタＴｒｄのゲートに対応している。
【００６８】
また、第２のトランジスタ及び調整用トランジスタ、第３及び第４の端子、第２の制御用端子は、一例を挙げれば、本実施形態の図３に示した画素回路２０において、それぞれ、調整用トランジスタＴｒｃ、調整用トランジスタＴｒｃのドレイン、ソース及びゲートに対応している。
【００６９】
さらに、第３のトランジスタ、第５の端子、第６の端子、第３の制御用端子は、一例を挙げれば、本実施形態の図３に示した画素回路２０において、それぞれ、スイッチングトランジスタＴｒｓ、スイッチングトランジスタＴｒｓのソース（キャパシタＣ１に接続された端子）、スイッチングトランジスタＴｒｓのドレイン（データ線Ｘｍに接続された端子）、スイッチングトランジスタＴｒｓのゲートに対応している。
【００７０】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、アクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図３は画素回路の回路図である。図４は画素回路の駆動方法を説明するためのタイミングチャートである。
【００７１】
有機ＥＬディスプレイ１０は、図１に示すように、信号生成回路１１、アクティブマトリクス部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。
【００７２】
有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００７３】
信号生成回路１１は、図示しない外部装置からの画像データに基づいてアクティブマトリクス部１２に画像を表示するための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、走査制御信号を走査線駆動回路１３に出力するとともに、データ制御信号をデータ線駆動回路１４に出力する。更に、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００７４】
アクティブマトリクス部１２は、図２に示すように、発光層が有機材料で構成された電子素子又は電気光学素子としての有機ＥＬ素子２１を有する複数の単位回路としての画素回路２０がマトリクス状に配設された電子回路を有している。つまり、画素回路２０は、列方向に沿って延びるＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延びるＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に配設されている。
【００７５】
又、画素回路２０は、その行方向に沿って延びる第１の電源線Ｌ１及び第２の電源線Ｌ２と接続されている。第１及び第２の電源線Ｌ１，Ｌ２は、それぞれ、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延びる電圧供給線ＶＬに接続されている。尚、画素回路２０内に配置形成される後述するトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。
【００７６】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、アクティブマトリクス部１２に設けられたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号を供給する。
【００７７】
データ線駆動回路１４は、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、アクティブマトリクス部１２に設けられた対応するデータ線Ｘｍとそれぞれ接続されている。単一ラインドライバ２３は、それぞれ、信号生成回路１１から出力されたデータ制御信号に基づいて、信号としてのデータ電圧Ｖｄａｔａを生成する。又、単一ラインドライバ２３は、その生成されたデータ電圧Ｖｄａｔａをデータ線Ｘｍを介して画素回路２０に出力する。画素回路２０は、この出力されたデータ電圧Ｖｄａｔａに応じて同画素回路２０の内部状態が設定されることで、各有機ＥＬ素子２１に流れる駆動電流Ｉｅｌ（図３参照）を制御して、有機ＥＬ素子２１の輝度階調を制御するようになっている。また、データ線駆動回路１４の各単一ラインドライバ２３は、後述するデータ書き込み期間Ｔ１において、データ電圧Ｖｄａｔａを供給する前に電圧供給線ＶＬから供給される駆動電圧Ｖｄｄと同じ電位のバイアス電圧を各画素回路２０に供給するようになっている。
【００７８】
電源線制御回路１５は、後述する制御用トランジスタＱのゲートと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１からのタイミング制御信号に基づいて、走査信号と完全、あるいは、１部時間的に重なる期間で、制御用トランジスタＱをオン状態にする電源線制御信号を生成し、供給する。そして、制御用トランジスタＱがオン状態となると、第１の電源線Ｌ１を介して駆動電圧Ｖｄｄが各画素回路２０に供給されるようになっている。
【００７９】
このように構成された有機ＥＬディスプレイ１０のアクティブマトリクス部１２を構成する画素回路２０について以下に説明する。尚、各画素回路２０の回路構成は同じであるので、説明の便宜上、１つの画素回路について説明する。
【００８０】
画素回路２０は、図３に示すように、３つのトランジスタと２つのコンデンサとを備えている。詳しくは、画素回路２０は、図３に示すように、駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及びスイッチングトランジスタＴｒｓを備えている。又、画素回路２０は、容量素子又は保持素子としての第１キャパシタＣ１と第２キャパシタＣ２とを備えている。
駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及び制御用トランジスタＱの導電型は、それぞれ、ｐ型（ｐチャネル）で構成されている。又、スイッチングトランジスタＴｒｓの導電型は、ｎ型（ｎチャネル）で構成されている。
【００８１】
駆動トランジスタＴｒｄは、そのドレインが有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。又、駆動トランジスタＴｒｄのソースは第２の電源線Ｌ２に接続されている。第２の電源線Ｌ２は駆動電圧としての駆動電圧Ｖｄｄを供給する電圧供給線ＶＬと接続されている。駆動トランジスタＴｒｄのゲートは、第１キャパシタＣ１の第１の電極Ｌａと、調整用トランジスタＴｒｃのドレインと、第２キャパシタＣ２の第３の電極Ｌｃに接続されている。第１キャパシタＣ１の静電容量はＣａであって、第２キャパシタＣ２の静電容量はＣｂである。
【００８２】
第１キャパシタＣ１の第２の電極ＬｂはスイッチングトランジスタＴｒｓのソースに接続されている。スイッチングトランジスタＴｒｓのドレインはデータ線Ｘｍに接続されている。また、スイッチングトランジスタＴｒｓのゲートは走査線Ｙｎに接続されている。
【００８３】
調整用トランジスタＴｒｃは、そのゲートとドレインがノードＮにて接続されている。調整用トランジスタＴｒｃのソースは、他の画素回路２０に設けられた他の調整用トランジスタＴｒｃのソースとともに第１の電源線Ｌ１に接続されている。第１の電源線Ｌ１はアクティブマトリクス部１２の右端側に設けられた電圧供給線ＶＬに制御用トランジスタＱを介して接続されている。詳述すると、制御用トランジスタＱは、その第７の端子としてのドレインが第１の電源線Ｌ１に接続されている。第８の端子としての制御用トランジスタＱのソースは、電圧供給線ＶＬに接続されている。また、制御用トランジスタＱのゲートは、電源線制御線Ｆが接続されている。電源線制御線Ｆは電源線制御回路１５に接続されている。
【００８４】
電源線制御回路１５は電源線制御線Ｆを介して制御用トランジスタＱを導通制御するための電源線制御信号ＳＣＦを供給するようになっている。そして、電源線制御回路１５から制御用トランジスタＱをオン状態にする電源線制御信号ＳＣＦが出力されると、制御用トランジスタＱがオン状態になる。その結果、駆動電圧Ｖｄｄが調整用トランジスタＴｒｃのソースに印加されることとなる。
【００８５】
第２キャパシタＣ２の第４の電極Ｌｄは駆動トランジスタＴｒｄのソースと共に第２の電源線Ｌ２に接続されている。
【００８６】
本実施形態においては、調整用トランジスタＴｒｃは、その閾値電圧Ｖｔｈ２が駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように形成されている。又、駆動電圧Ｖｄｄはデータ電圧Ｖｄａｔａと比べて十分高くなるように設定されている。
【００８７】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０の駆動方法について図４に従って説明する。なお、図４において、Ｔｃ、Ｔ１及びＴ２は、それぞれ、駆動周期、データ書き込み期間及び発光期間を表している。駆動周期Ｔｃは、データ書き込み期間Ｔ１と発光期間Ｔ２とから構成されている。駆動周期Ｔｃは、有機ＥＬ素子２１の輝度階調が更新される周期を意味しており、本実施形態では、フレームに対応している。
【００８８】
まず、データ書き込み期間Ｔ１において、スイッチングトランジスタＴｒｓがオフした状態で、電源線制御回路１５から電源線制御線Ｆを介して制御用トランジスタＱをオン状態にする電源線制御信号ＳＣＦが出力される。すると、制御用トランジスタＱがオン状態となり、それにより、制御用トランジスタＱが接続されている第１の電源線Ｌ１に駆動電圧Ｖｄｄが出力される。
【００８９】
これにより、調整用トランジスタＴｒｃのソースの電位は駆動電圧Ｖｄｄになるとともに、ゲートの電位、即ちノードＮの電位Ｖｎは駆動電圧Ｖｄｄから調整用トランジスタＴｒｃの閾値電圧（Ｖｔｈ２）を引いた電圧（Ｖｎ＝Ｖｄｄ−Ｖｔｈ２）になる。そして、電位Ｖｎが初期電位Ｖｃ１として第１キャパシタＣ１及び第２キャパシタＣ２に保持され、駆動トランジスタＴｒｄのゲートに供給される。
【００９０】
また、このとき、走査線駆動回路１３からは走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオフ状態にする走査信号ＳＣ１が供給されており、スイッチングトランジスタＴｒｓはオフ状態になっている。
【００９１】
その後、電源線制御回路１５から電源線制御線Ｆを介して制御用トランジスタＱをオフ状態にする電源線制御信号ＳＣＦが出力され、制御用トランジスタＱがオフ状態になり、調整用トランジスタＴｒｃのソースが電源線制御回路１５と電気的に切断した状態となる。その結果、調整用トランジスタＴｒｃのドレインは駆動電圧Ｖｄｄから電気的に切り離された状態、すなわちフローティング状態となる。
【００９２】
続いて、走査線駆動回路１３から走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオン状態にする走査信号ＳＣ１が供給され、スイッチングトランジスタＴｒｓがオン状態になる。
【００９３】
スイッチングトランジスタＴｒｓがオン状態となっている期間に、データ線駆動回路１４からデータ線Ｘｍ及びスイッチングトランジスタＴｒｓを介して画素回路２０にデータ電圧Ｖｄａｔａが供給される。
【００９４】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【００９５】
ここで、ΔＶｄａｔａは、駆動電圧Ｖｄｄとデータ電圧Ｖｄａｔａとの電位差（＝Ｖｄｄ−Ｖｄａｔａ）である。そして、このＶｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａが最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【００９６】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。この電流Ｉｅｌは、駆動トランジスタＴｒｄのゲート電圧Ｖｇとソース電圧Ｖｓとの電圧差をＶｇｓで表すと、以下のように表される。
Ｉｅｌ＝（１／２）β（−Ｖｇｓ−Ｖｔｈ１）２
【００９７】
ここで、βは利得係数であって、キャリアの移動度をμ、ゲート容量をＡ、チャネル幅をＷ、チャネル長をＬで表すと、利得係数βは、β＝（μＡＷ／Ｌ）となる。なお、駆動トランジスタＴｒｄのゲート電圧Ｖｇは最終電位Ｖｃ２である。つまり、駆動トランジスタＴｒｄのゲート電圧Ｖｇとソース電圧Ｖｓとの電圧差Ｖｇｓは以下のように表される。
Ｖｇｓ＝Ｖｄｄ−［Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ］
【００９８】
従って、駆動トランジスタＴｒｄの駆動電流Ｉｅｌは以下のように表される。
Ｉｅｌ＝（１／２）β［Ｖｔｈ２−Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ−Ｖｔｈ１］２
【００９９】
ここで、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は、上述したように、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定してあるので、駆動電流Ｉｅｌは以下のように表される。
従って、上式に示されるように、駆動電流Ｉｅｌは、駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１に依存することなく、データ電圧Ｖｄａｔａに対応した大きさの電流となる。そして、この駆動電流Ｉｅｌが有機ＥＬ素子２１に供給され、有機ＥＬ素子２１が発光することとなる。
【０１０１】
次に、データ書き込み期間Ｔ１終了後、発光期間Ｔ２にて、走査線駆動回路１３から走査線Ｙｎを介してスイッチングトランジスタＴｒｓのゲートにスイッチングトランジスタＴｒｓをオフ状態にする走査信号ＳＣ１が供給される。すると、スイッチングトランジスタＴｒｓがオフ状態になる。
【０１０２】
この発光期間Ｔ２においては、最終電位Ｖｃ２に応じて設定された駆動トランジスタＴｒｄの導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給されることとなる。
【０１０３】
以上のことより、各画素回路２０の駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１が製造ばらつきによって相違しても駆動電流Ｉｅｌはデータ電圧Ｖｄａｔａで決定される。このことから、有機ＥＬ素子２１は、データ電圧Ｖｄａｔａに基づいて精度良く輝度階調が制御されることとなる。
【０１０４】
しかも、画素回路２０を構成するトランジスタの数を少なくし、なおかつ、製造ばらつきを補償することができる。従って、画素回路２０は、有機ＥＬ素子２１の輝度階調を精度良く制御することができることに加えて歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を提供することができる。 尚、画素回路２０を構成するトランジスタは、例えば、単結晶シリコン、多結晶シリコン、微結晶シリコン、あるいは、アモルファスシリコンのいずれかにより形成されていることが好ましい。
【０１０５】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【０１０６】
図５は、有機ＥＬディスプレイ１０のアクティブマトリクス部１２ａ及びデータ線駆動回路１４の内部回路構成を示すブロック回路図である。本実施形態において、アクティブマトリクス部１２ａは、赤色の光を放射する有機ＥＬ素子２１を有した赤用画素回路２０Ｒと、緑色の光を放射する有機ＥＬ素子２１を有した緑用画素回路２０Ｇと、青色の光を放射する有機ＥＬ素子２１を有した青用画素回路２０Ｂとで構成される。上述の各赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの回路構成は、それぞれ、第１実施形態で説明した画素回路２０の回路構成と等しい。
【０１０７】
詳述すると、アクティブマトリクス部１２ａは、同色の画素回路２０Ｒ，２０Ｇ，２０Ｂが走査線Ｙｎの延設方向に沿って配置されている。つまり、走査線Ｙｎのうち、第１の走査線Ｙ１には、赤色の画素回路２０Ｒが接続されている。同様に、走査線Ｙｎのうち、第２の走査線Ｙ２には、緑用画素回路２０Ｇが接続されている。
【０１０８】
同様に、走査線Ｙｎのうち、第３の走査線Ｙ３には、青色の画素回路２０Ｂが接続されている。そして、そのような各画素回路２０Ｒ，２０Ｇ，２０Ｂが順次列方向に繰り返されて配置されている。又、各色の画素回路２０Ｒ，２０Ｇ，２０Ｂに対応した制御用トランジスタＱＲ，ＱＧ，ＱＢは、各色の画素回路２０Ｒ，２０Ｇ，２０Ｂに対応した駆動電圧ＶｄｄＲ，ＶｄｄＧ，ＶｄｄＢを供給する電圧供給線ＶＬＲ，ＶＬＧ，ＶＬＢと接続されている。
【０１０９】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０Ｒ，２０Ｇ，２０Ｂの駆動方法について説明する。
【０１１０】
走査線Ｙ１を介してスイッチングトランジスタＴｒｓをオフ状態とする走査信号が供給され、走査線Ｙ１の延設方向に配置された赤用画素回路２０Ｒ内のスイッチングトランジスタＴｒｓがオフ状態となっている期間に、電源線制御回路１５から、走査線Ｙ１に対応する制御用トランジスタＱＲをオン状態とする信号が出力される。これによって、走査線Ｙ１に接続された赤用画素回路２０Ｒの各々に含まれる第１キャパシタＣ１及び第２キャパシタＣ２には電位Ｖｎ（＝Ｖｄｄ−Ｖｔｈ２）が初期電位Ｖｃ１として保持される。
【０１１１】
その後、電源線制御回路１５から制御用トランジスタＱＲをオフ状態とし、さらに走査線Ｙ１を介してスイッチングトランジスタＴｒｓをオン状態にする走査信号が供給される。この状態で、データ線駆動回路１４の単一ラインドライバ２３からデータ線Ｘｍ及びスイッチングトランジスタＴｒｓを介して画素回路２０にデータ電圧Ｖｄａｔａが供給される。
【０１１２】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【０１１３】
そして、このＶｃ１が最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【０１１４】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。
【０１１５】
この結果、赤用画素回路２０Ｒの有機ＥＬ素子２１が発光する。このとき、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定されている。従って、赤用画素回路２０Ｒの各々の駆動トランジスタＴｒｄは、その閾値電圧Ｖｔｈ１が補償されているので、赤用画素回路２０Ｒの有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて精度良く制御される。
【０１１６】
続いて、走査線Ｙ２に対応する緑用画素回路２０Ｇに含まれるスイッチングトランジスタＴｒｓをオフ状態にした状態で、電源線制御回路１５から制御用トランジスタＱＧをオン状態とする信号が供給される。これにより、走査線Ｙ２に接続された緑用画素回路２０Ｇの各々の第１キャパシタＣ１及び第２キャパシタＣ２に電位Ｖｎ（＝Ｖｄｄ−Ｖｔｈ２）が初期電位Ｖｃ１として保持される。
【０１１７】
その後、電源線制御回路１５から制御用トランジスタＱＧをオフ状態とし、さらに第２の走査線Ｙ２を介してスイッチングトランジスタＴｒｓをオン状態にする走査信号が供給される。これに呼応して、データ線駆動回路１４の単一ラインドライバ２３からデータ線Ｘｍを介してデータ電圧Ｖｄａｔａが供給される。
【０１１８】
このことによって、初期電位Ｖｃ１は、第１キャパシタＣ１の静電容量Ｃａ及び第２キャパシタＣ２の静電容量Ｃｂを用いると、以下の式で表わす値に変化する。
Ｖｃ１＝Ｖｄｄ−Ｖｔｈ２＋Ｃａ／（Ｃａ＋Ｃｂ）・ΔＶｄａｔａ
【０１１９】
そして、このＶｃ１が最終電位Ｖｃ２として駆動トランジスタＴｒｄのゲートに供給される。
【０１２０】
最終電位Ｖｃ２に応じて、駆動トランジスタＴｒｄの導通状態が設定され、その導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給される。
【０１２１】
この結果、緑用画素回路２０Ｇの有機ＥＬ素子２１が発光する。このとき、調整用トランジスタＴｒｃの閾値電圧Ｖｔｈ２は駆動トランジスタＴｒｄの閾値電圧Ｖｔｈ１とほぼ等しくなるように設定されている。従って、緑用画素回路２０Ｇの各々の駆動トランジスタＴｒｄは、その閾値電圧Ｖｔｈ１が補償されているので、緑用画素回路２０Ｇの有機ＥＬ素子２１の輝度階調がデータ電圧Ｖｄａｔａに応じて精度良く制御される。
【０１２２】
以下、走査線Ｙ３に対応して設けられた青色用画素回路２０Ｂに対しても同様な操作を行う。
【０１２３】
通常、有機ＥＬ素子２１は発光色により材料の特性が異なることがあるが、発光色毎に駆動電圧を設定する必要がある場合がある。そのような場合、第２実施形態のようなパネルレイアウトは適している。
【０１２４】
また、発光色により有機ＥＬ素子の経時劣化等により駆動電圧が異なる場合は、有機ＥＬ素子の経時劣化の程度に応じて駆動電圧Ｖｄｄを適宜再設定することにより、有機ＥＬ素子の経時劣化を補償することもできる。
【０１２５】
もちろん、上述の第２実施形態の概念は、有機ＥＬ素子以外の電子素子や電気光学素子にも適用することができる。
【０１２６】
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図６及び図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１２７】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、有機ＥＬディスプレイ１０を用いた表示ユニット５３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット５３は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ５０を提供することができる。
【０１２８】
図７は、携帯電話の構成を示す斜視図を示す。図７において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット６４は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えた携帯電話６０を提供することができる。
【０１２９】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【０１３０】
○上述の実施形態では、制御回路として、制御用トランジスタＱを使用した。これを、トランジスタＱの変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、駆動トランジスタＴｒｄの駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、速やかに画素回路に電流を供給することができる。
【０１３１】
○上述の実施形態では、制御用トランジスタＱ及び電圧供給線ＶＬをアクティブマトリクス部１２の右端側に設けるようにしたが、制御用トランジスタＱ及び電圧供給線ＶＬを電源線制御回路１５に設けるようにしてもよい。
【０１３２】
○電圧供給線ＶＬをアクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けてもよい。
【０１３３】
○電源線制御回路１５を、アクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けることもできる。
【０１３４】
○上述の実施形態では、駆動トランジスタＴｒｄ、調整用トランジスタＴｒｃ及び制御用トランジスタＱの導電型をｐ型とし、スイッチングトランジスタＴｒｓ及びの導電型をｎ型とした。これを、駆動トランジスタＴｒｄ及び調整用トランジスタＴｒｃの導電型をｎ型とし、スイッチングトランジスタＴｒｓ及び制御用トランジスタＱの導電型をｐ型としてもよい。
【０１３５】
あるいは、上記の全てのトランジスタの導電型を同一としてもよい。
【０１３６】
○上記の実施形態では、本発明を有機ＥＬ素子に適用した例について述べたが、もちろん、有機ＥＬ素子以外の例えばＬＥＤ、ＦＥＤ、液晶素子、無機ＥＬ素子、電気泳動素子、電子放出素子等の種々の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶素子に具体化してもよい。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態のアクティブマトリクス部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図６】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】第３実施形態を説明するための携帯電話の構成を示す斜視図である。
【符号の説明】
Ｃ１ 容量素子又は保持素子としてのキャパシタ
Ｌａ 第１の電極
Ｌｂ 第２の電極
Ｔｒｄ 第１のトランジスタとしての駆動トランジスタ
Ｔｒｃ 第２のトランジスタとしての調整用トランジスタ
Ｔｒｓ 第３のトランジスタとしてのスイッチングトランジスタ
Ｑ 第４のトランジスタとしての制御用トランジスタ
Ｖｄａｔａ 信号としてのデータ電圧
Ｖｄｄ 駆動電圧
Ｙｎ 走査線
Ｘｍ データ線
１０ 電気光学装置としての有機ＥＬディスプレイ
２０ 単位回路としての画素回路
２１ 電子素子又は電流駆動素子としての有機ＥＬ素子
５０ 電子機器としてのモバイル型パーソナルコンピュータ
６０ 電子機器としての携帯電話
Claims (33)
- 第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、
第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタと
を含む単位回路を複数有し、
前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする電子回路。 - 第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、
第５の端子と第６の端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタと
を含む単位回路を複数有し、
前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、
前記第２の端子は第２の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする電子回路。 - 請求項１または２に記載の電子回路において、
前記第２の制御用端子は前記第３の端子に接続されていることを特徴とする電子回路。 - 請求項１乃至３のいずれかに記載の電子回路において、
前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタはないことを特徴とする電子回路。 - 請求項１乃至４のいずれか１つに記載の電子回路において、前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることを特徴とする電子回路。
- 請求項１乃至５のいずれか１つに記載の電子回路において、前記第１の端子には電子素子が接続されていることを特徴とする電子回路。
- 請求項６に記載の電子回路において、
前記電子素子が電流駆動素子であることを特徴とする電子回路。 - 請求項１乃至７のいずれか１つに記載の電子回路において、前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、
前記第７の端子は前記第１の電源線を介して前記第４の端子に接続されるとともに、前記第８の端子は前記駆動電圧に接続されていることを特徴とする電子回路。 - 請求項１乃至８のいずれか１つに記載の電子回路において、前記第２の電源線も前記駆動電圧に電気的に接続可能であることを特徴とする電子回路。
- 請求項１乃至９のいずれか１つに記載の電子回路において、
前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることを特徴とする電子回路。 - 複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、
第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に接続された第３のトランジスタと
を含み、
前記第２の制御用端子は前記第３の端子に接続され、
前記第３の制御用端子は前記複数の第１の信号線のうち対応する第１の信号線に接続されていることを特徴とする電子回路。 - 請求項１１に記載の電子回路において、
前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、
前記第２の端子は第２の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えていることを特徴とする電子回路。 - 請求項１１又は１２に記載の電子回路において、
前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることを特徴とする電子回路。 - 請求項１１乃至１３のいずれか１つに記載の電子回路において、
前記第１の端子には電子素子が接続されていることを特徴とする電子回路。 - 複数の単位回路を備えた電子回路において、
前記複数の単位回路の各々は、
信号を電荷として保持する保持素子と、
前記保持素子への前記信号の伝送を制御するスイッチングトランジスタと、 前記保持素子に保持された電荷に基づいて導通状態が設定される駆動トランジスタと、
前記保持素子への前記信号の伝送に先立って前記駆動トランジスタの制御用端子を所定の電位に設定する調整用トランジスタと
を含み、
前記複数の単位回路のうち少なくとも２つの単位回路の前記調整用トランジスタに駆動電圧を供給する制御回路と
を備えたことを特徴とする電子回路。 - 請求項１５に記載の電子回路において、
前記駆動トランジスタには電子素子が接続されていることを特徴とする電子回路。 - 第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と
を含む複数の単位回路を備えた電子回路の駆動方法であって、
前記複数の単位回路の前記各第３の端子を所定電位に電気的に接続するとともに前記第１の制御用端子を第１の電位に設定する第１のステップと、
前記第３の端子を前記所定電位から電気的に切断した状態で、前記第２の電極の電位を第２の電位から第３の電位に変化させることにより前記第１の制御用端子を前記第１の電位から変化させる第２のステップと
を含むことを特徴とする電子回路の駆動方法。 - 請求項１７に記載の電子回路の駆動方法において、
少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態とすることを特徴とする電子回路の駆動方法。 - 複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
前記第１の端子と接続された電気光学素子と、
第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、
第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、
を含み、
前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、
前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、
前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えているこを特徴とする電気光学装置。 - 複数のデータ線と、複数の走査線と、複数の単位回路を備えた電気光学装置であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
前記第１の端子と接続された電気光学素子と、
第３の端子と第４の端子とを備え、前記第３の端子が前記第１の制御用端子に接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の電極が前記第１の制御用端子に接続された容量素子と、
第５の端子と第６の端子と第３の制御用端子とを備え、前記第５の端子が前記第２の電極に電気的に接続された第３のトランジスタと、
を含み、
前記第４の端子は前記複数の単位回路の他の単位回路の前記第４の端子と共に第１の電源線に接続され、
前記第２の端子は前記複数の単位回路の他の単位回路の前記第２の端子と共に第２の電源線に接続され、
前記第３の制御用端子は、前記複数の走査線のうち対応する走査線に接続され、
前記第６の端子は、前記複数のデータ線のうち対応するデータ線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは前記第１の電源線と駆動電圧との電気的切断及び電気的接続を制御する制御回路を備えているこを特徴とする電気光学装置。 - 請求項１９または２０に記載の電気光学装置において、
前記第２のトランジスタは、第２の制御用端子を備え、
前記第２の制御用端子は前記第３の端子に接続されていることを特徴とする電気光学装置。 - 請求項１９乃至２１のいずれか１つに記載の電気光学装置において、
前記制御回路は、第７の端子と第８の端子とを備えた第４のトランジスタであり、
前記第７の端子は、前記第１の電源線を介して前記第４の端子と接続されるとともに、前記第８の端子は前記駆動電圧に接続されていることを特徴とする電気光学装置。 - 請求項１９乃至２２のいずれか１つに記載の電気光学装置において、
前記単位回路の各々には、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタ以外のトランジスタはないことを特徴とする電気光学装置。 - 請求項１９乃至２３のいずれか１つに記載の電気光学装置において、
前記第１のトランジスタと前記第２のトランジスタの導電型は同じであることを特徴とする電気光学装置。 - 請求項１９乃至２４のいずれか１つに記載の電気光学装置において、
前記第１のトランジスタの閾値電圧は前記第２のトランジスタの閾値電圧より低くならないように設定されていることを特徴とする電気光学装置。 - 請求項１９乃至２５のいずれか１つに記載の電気光学装置において、
前記第２の電源線も前記駆動電圧に電気的に接続可能であることを特徴とする電気光学装置。 - 請求項１９乃至２６のいずれか１つに記載の電気光学装置において、
前記電気光学素子はＥＬ素子であることを特徴とする電気光学装置。 - 請求項１９乃至２７のいずれか１つに記載の電気光学装置において、
前記走査線に沿って、同色の電気光学素子が配置されるようにしたことを特徴とする電気光学装置。 - 第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
前記第１の端子に接続された電気光学素子と、
第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置された電気光学装置の駆動方法であって、
前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第３の端子を前記第４の端子及び前記第２のトランジスタのチャネルを介して所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、
前記一連の単位回路の前記第３の制御用端子に前記第３のトランジスタをオン状態とする走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、
前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第３の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部重なるように設定することを特徴とする電気光学装置の駆動方法。 - 第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、
前記第１の端子に接続された電気光学素子と、
第３の端子と第４の端子とを備え、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、
第１の電極と第２の電極とを備え、前記第１の制御用端子に前記第１の電極が接続された容量素子と、を含む複数の単位回路が、複数の走査線と複数のデータ線の交差部に対応して配置され、
前記複数の単位回路のうち、前記複数の走査線の一つの走査線に第３の制御用端子が接続された第３のトランジスタを含む一連の単位回路の前記第４の端子が、全て複数の第１の電源線のうちの一つの第１の電源線に接続されている電気光学装置の駆動方法であって、
前記一連の単位回路の前記第４の端子を所定電位に電気的接続することにより、前記第１の制御用端子を第１の電位に設定する第１のステップと、
前記一連の単位回路の前記第３の制御用端子に前記第３のトランジスタをオン状態とする走査信号を供給して、前記第３のトランジスタをオン状態として前記複数のデータ線の対応するデータ線と電気的に接続した後、前記対応するデータ線及び前記第３のトランジスタを経由して供給されるデータ信号を前記第２の電極に印加することにより、前記第２の電極の電位を第２の電位から第３の電位に変化させることで前記第１の制御用端子の電位を前記第１の電位から変化させる第２のステップを含み、
前記第２のステップにおいて、前記データ信号を前記第２の電極に印加する期間と前記一連の単位回路の前記第４の端子を前記所定電位から電気的に切り離す期間とが少なくとも１部は重なるように設定することを特徴とする電気光学装置の駆動方法。 - 請求項２９または３０に記載の電気光学装置の駆動方法において、
少なくとも前記第１のステップを行っている期間は前記第２の電極の電位を前記第２の電位に設定した状態とすることを特徴とする電気光学装置の駆動方法。 - 請求項１乃至１６のいずれか１つに記載の電子回路を実装したことを特徴とする電子機器。
- 請求項１９乃至２８のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003207376A JP2004145281A (ja) | 2002-08-30 | 2003-08-12 | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255251 | 2002-08-30 | ||
| JP2003207376A JP2004145281A (ja) | 2002-08-30 | 2003-08-12 | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004145281A true JP2004145281A (ja) | 2004-05-20 |
| JP2004145281A5 JP2004145281A5 (ja) | 2005-11-04 |
Family
ID=32472885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003207376A Withdrawn JP2004145281A (ja) | 2002-08-30 | 2003-08-12 | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004145281A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006301581A (ja) * | 2005-04-18 | 2006-11-02 | Lg Phillips Lcd Co Ltd | 表示装置およびその駆動方法 |
| JP2007065614A (ja) * | 2005-03-31 | 2007-03-15 | Lg Philips Lcd Co Ltd | エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル |
| JP2007225653A (ja) * | 2006-02-21 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、その駆動方法、および電子機器 |
| US7696521B2 (en) | 2007-06-21 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. |
| CN1750099B (zh) * | 2004-09-16 | 2010-05-26 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
| CN103295519A (zh) * | 2012-03-05 | 2013-09-11 | 群康科技(深圳)有限公司 | 显示器与驱动像素方法 |
| US8619007B2 (en) | 2005-03-31 | 2013-12-31 | Lg Display Co., Ltd. | Electro-luminescence display device for implementing compact panel and driving method thereof |
| US9449550B2 (en) | 2007-06-21 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
-
2003
- 2003-08-12 JP JP2003207376A patent/JP2004145281A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750099B (zh) * | 2004-09-16 | 2010-05-26 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
| JP2007065614A (ja) * | 2005-03-31 | 2007-03-15 | Lg Philips Lcd Co Ltd | エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル |
| US8619007B2 (en) | 2005-03-31 | 2013-12-31 | Lg Display Co., Ltd. | Electro-luminescence display device for implementing compact panel and driving method thereof |
| JP2006301581A (ja) * | 2005-04-18 | 2006-11-02 | Lg Phillips Lcd Co Ltd | 表示装置およびその駆動方法 |
| US7808454B2 (en) | 2005-04-18 | 2010-10-05 | Lg. Display Co., Ltd. | Display device and method of driving the same |
| JP2007225653A (ja) * | 2006-02-21 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、その駆動方法、および電子機器 |
| US7696521B2 (en) | 2007-06-21 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. |
| US9449550B2 (en) | 2007-06-21 | 2016-09-20 | Samsung Display Co., Ltd. | Organic light emitting diode display device |
| CN103295519A (zh) * | 2012-03-05 | 2013-09-11 | 群康科技(深圳)有限公司 | 显示器与驱动像素方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4144462B2 (ja) | 電気光学装置及び電子機器 | |
| JP4123084B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| KR100570164B1 (ko) | 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치, 전기광학 장치의 구동 방법 및 전자 기기 | |
| JP4019843B2 (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| US6933756B2 (en) | Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP2004245937A (ja) | 電気光学装置の駆動方法及び電子機器 | |
| JP2004126526A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004145281A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004145279A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP5121926B2 (ja) | 表示装置、画素回路およびその駆動方法 | |
| JP2010055116A (ja) | 電気光学装置及び電子機器 | |
| JP2008203706A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP4458084B2 (ja) | 電気光学装置及び電子機器 | |
| JP2006072385A (ja) | 電子装置及び電子機器 | |
| JP2004145301A (ja) | 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080107 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080523 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090914 |