JP2004126526A - 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 - Google Patents

電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 Download PDF

Info

Publication number
JP2004126526A
JP2004126526A JP2003198139A JP2003198139A JP2004126526A JP 2004126526 A JP2004126526 A JP 2004126526A JP 2003198139 A JP2003198139 A JP 2003198139A JP 2003198139 A JP2003198139 A JP 2003198139A JP 2004126526 A JP2004126526 A JP 2004126526A
Authority
JP
Japan
Prior art keywords
terminal
transistor
electrode
electronic circuit
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003198139A
Other languages
English (en)
Other versions
JP2004126526A5 (ja
Inventor
Takashi Miyazawa
宮澤 貴士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003198139A priority Critical patent/JP2004126526A/ja
Publication of JP2004126526A publication Critical patent/JP2004126526A/ja
Publication of JP2004126526A5 publication Critical patent/JP2004126526A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】トランジスタの閾値電圧のばらつきを低減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。
【解決手段】駆動用トランジスタTrd、第1及び第2のスイッチング用トランジスタTr1,Tr2、調整用トランジスタTrc、カップリング用コンデンサC1及び保持用キャパシタC2での画素回路20を構成した。そして、調整用トランジスタTrcの閾値電圧が駆動用トランジスタTrdのゲートに印加されるようにした。
【選択図】   図3

Description

【0001】
【発明の属する技術分野】
本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【0002】
【従来の技術】
例えば、液晶素子、有機EL素子、電気泳動素子、電子放出素子等の電気光学素子を備えた電気光学装置の駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の電気光学装置は、その表示パネル部に複数の画素回路がマトリクス状に配置されている。前記複数の画素回路の各々は、電気光学素子と、その電気光学素子に駆動電力を供給する駆動用トランジスタとを備えている。
中でも、有機EL素子等の電流で駆動される電流駆動素子(特許文献1)の輝度は、電流レベルに依存するため、精度良く画素回路を駆動する必要がある。
【特許文献1】国際公開番号WO98/36407号のパンフレット
【発明が解決しようとする課題】
ところで、各画素回路は、前記駆動用トランジスタの閾値電圧などの特性にばらつきがあるため、同じ階調に対応するデータ信号が供給されても電気光学素子の輝度が各画素毎に異なってしまう場合がある。特に、前記駆動用トランジスタとして薄膜トランジスタを用いた場合は、その閾値電圧のばらつきが顕著であるため、所望の表示品位が得られないことがある。
【0003】
本発明は上記問題点を解決するためになされたものであって、その目的は、トランジスタの閾値電圧のばらつきを低減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【0004】
【課題を解決するための手段】
本発明における電子回路は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、第5の端子と第6の端子とを備え、前記第2の電極に前記第5の端子が接続された第3のトランジスタと、を含み前記第2の制御用端子が前記第3の端子に接続されている。
【0005】
これによれば、第1のトランジスタの製造ばらつきによる閾値電圧を補償する電子回路を提供することができる。
【0006】
この電子回路において、第7の端子と第8の端子とを備え、前記第2のトランジスタの前記第4の端子に前記第7の端子が接続された第4のトランジスタを含む。
【0007】
これによれば、前記第4のトランジスタの導通状態を制御することにより前記第1の制御用端子の電位を所望の電位に設定し、維持することができる。
【0008】
上記の電子回路において、前記第1の端子には電子素子が接続されるようにしても良い。
【0009】
上記の電子回路において、前記電子素子としては、例えば、電流駆動素子であっても良い。
【0010】
本発明における電子回路は、複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子と第2の制御用端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、第5の端子と第6の端子と第3の制御用端子とを備え、前記第2の電極に前記第5の端子が接続された第3のトランジスタと、を含み、前記第2の制御用端子が前記第3の端子に接続され、前記第3の制御用端子が前記複数の第1の信号線のうちの一つに接続されている。
【0011】
これによれば、第1のトランジスタの製造ばらつきによる閾値電圧を補償することができる電子回路を提供することができる。
【0012】
この電子回路において、第7の端子と第8の端子と第4の制御用端子とを備え、前記第4の端子に前記第7の端子が接続され、前記第4の制御用端子が前記複数の第2の信号線のうちの一つに接続された第4のトランジスタを含む。
【0013】
これによれば、前記第4のトランジスタの導通状態を制御することにより前記第1の制御用端子の電位を所望の電位に設定し、維持することができる。
【0014】
上記の電子回路において、前記第1の端子には電子素子が接続されるようにしても良い。
【0015】
上記の電子回路において、前記電子素子としては、例えば、電流駆動素子であっても良い。
【0016】
本発明における電子回路は、信号を電荷として保持する保持手段と、前記保持手段への前記信号の伝送を制御する第1のスイッチング用トランジスタと、前記保持手段に保持された電荷に基づいて導通状態が設定される駆動用トランジスタと、前記保持手段への前記信号の伝送に先立って前記駆動用トランジスタの制御用端子を所定の電位に設定する調整用トランジスタとを備えた。
【0017】
これによれば、第1のスイッチング用トランジスタのオン・オフ制御によって駆動用トランジスタの閾値電圧を補償することができる電子回路を提供することができる。
【0018】
上記の電子回路において、前記調整用トランジスタと所定電位との電気的接続又は電気的切断を制御する第2のスイッチング用トランジスタを含んでいることが好ましい。
【0019】
上記の電子回路において、前記駆動用トランジスタには電子素子が接続されるようにしても良い。
【0020】
上記の電子回路において、電子素子としては、例えば、電流駆動素子などが挙げられる。
【0021】
本発明における電子回路の駆動方法は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子とを含む電子回路の駆動方法であって、前記第4の端子を所定電位に電気的に接続するとともに前記第1の制御用端子を第1の電位に設定する第1のステップと、前記第4の端子を前記所定電位から電気的に切断した状態で、前記容量素子の第2の電極の電位を第2の電位から第3の電位に変化させることにより前記第1の制御用端子を前記第1の電位から変化させる第2のステップとを含む。
【0022】
これによれば、前記第1のトランジスタ製造ばらつきによる閾値電圧を補償する電子回路を駆動させることができる。
【0023】
上記の電子回路の駆動方法において、前記第1のステップは前記第2の電極の電位を前記第2の電位に設定した状態で行うことが好ましい。
【0024】
本発明における電気光学装置は、複数の走査線と、複数のデータ線と、複数の電源線と、電気光学素子を有する複数の単位回路を含む電気光学装置であって、前記複数の単位回路の各々は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、前記第1の端子と接続された電気光学素子と、第3の端子と第4の端子と第2の制御用端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、第5の端子と第6の端子と第3の制御用端子とを備え、前記第2の電極に前記第5の端子が接続された第3のトランジスタと、第7の端子と第8の端子とを備え、前記第7の端子が前記第4の端子に接続された第4のトランジスタと、を含み、前記第2の制御用端子が前記第3の端子に接続され、前記第3の制御用端子が前記複数の走査線のうちの一つに接続され、前記第6の端子が前記複数のデータ線のうちの一つに接続されている。
【0025】
これによれば、第1のトランジスタの製造ばらつきによる閾値電圧を補償することができる。その結果、電気光学素子の輝度階調を精度良く制御することができるため、従来の電気光学装置と比較してその表示品位の向上を図ることができる。
【0026】
上記の電気光学装置において、前記電気光学素子としては、例えば、有機EL素子が挙げられる。
【0027】
本発明における電気光学装置は、複数の走査線と、複数のデータ線と、複数の電源線と、電気光学素子を有する複数の単位回路とを備えた電気光学装置であって、前記複数の単位回路の各々は、前記複数の走査線のうち対応する一つの走査線を介して供給される走査信号に応じて導通状態が制御される第1のスイッチング用トランジスタと、前記複数のデータ線の一つのデータ線と前記第1のスイッチング用トランジスタとを介して供給されるデータ信号を電荷として蓄積する保持手段と、前記保持手段に蓄積された電荷量に基づいて導通状態が設定され、前記導通状態に応じた電流レベルを有する電流を前記電気光学素子に供給する駆動用トランジスタと、前記保持手段へ前記データ信号を伝送するのに先立って前記駆動用トランジスタの制御用端子を所定の電位に設定する調整用トランジスタとを備えた。
【0028】
これによれば、駆動用トランジスタの製造ばらつきによる閾値電圧を補償することができる。その結果、電気光学素子の輝度階調を精度良く制御することができるため、従来の電気光学装置と比較してその表示品位の向上を図ることができる。
【0029】
この電気光学装置において、前記複数の単位回路の各々は、前記調整用トランジスタと所定電位との電気的接続又は電気的切断を制御する第2のスイッチング用トランジスタを含む。
【0030】
これによれば、第2のスイッチング用トランジスタのオン・オフ制御に応じて第1のトランジスタの閾値電圧を補償することができる。
【0031】
上記の電気光学装置において、前記電気光学素子としては、例えば、有機EL素子である。
【0032】
本発明における電気光学装置の駆動方法は、第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子とを含む複数の単位回路と、複数の走査線と、複数のデータ線と、複数の電源線とを含む電気光学装置の駆動方法であって、前記第4の端子を所定電位に電気的に接続するとともに前記第1の制御用端子を第1の電位に設定する第1のステップと、一端が前記第2の電極に接続された第3のトランジスタを前記複数の走査線を介して走査信号を供給することによりオン状態とした後、前記第4の端子を前記所定電位から電気的に切断した状態で、前記複数のデータ線からデータ信号に対応する電圧を前記第3のトランジスタを介して前記第2の電極に印加し、前記第2の電極の電位を第2の電位から第3の電位に変化させることにより前記第1の制御用端子の電位を前記第1の電位から変化させる第2のステップと
を含む。
【0033】
これによれば、第1のトランジスタの閾値電圧を補償する電気光学装置を駆動させることができる。
【0034】
少なくとも前記第1のステップを行っている期間は前記容量素子の第2の電極の電位を前記第2の電位に設定した状態で行う。
【0035】
上記の電気光学装置の駆動方法において、前記第1のステップは前記容量素子の第2の電極の電位を前記第2の電位に設定した状態で行うことが好ましい。
【0036】
本発明の電子機器は、上記の電子回路を実装したことを特徴とする。
【0037】
上記の電子機器は、上記の電子回路を備えているので、電流の精密な制御が可能である。
【0038】
本発明の第2の電子機器は、上記の電気光学装置を実装したことを特徴とする。
【0039】
これによれば、表示品質が優れた表示ユニットを有した電子機器を提供することができる。
【0040】
【発明の実施の形態】
(第1実施形態)
以下、本発明の一つの実施の態様として有機ELディスプレイを例に挙げ、図1〜4を用いて説明する。図1は、電気光学装置としての有機ELディスプレイの制御系の構成を示すである。図2は、表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図3は画素回路の回路図である。図4は、画素回路の駆動方法を説明するためのタイミングチャートである。
【0041】
有機ELディスプレイ10は、図1に示すように、制御回路11、表示パネル部12、走査線駆動回路13及びデータ線駆動回路14を備えている。
【0042】
有機ELディスプレイ10の制御回路11、走査線駆動回路13及びデータ線駆動回路14は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路11、走査線駆動回路13及びデータ線駆動回路14が、各々1チップの半導体集積回路装置によって構成されていてもよい。又、制御回路11、走査線駆動回路13及びデータ線駆動回路14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【0043】
制御回路11は、図示しない外部装置からの画像データに基づいて表示パネル部12に画像を表示するための走査制御信号及びデータ制御信号を作成する。そして、制御回路11は、走査制御信号を走査線駆動回路13に出力するとともに、データ制御信号をデータ線駆動回路14に出力する。
【0044】
表示パネル部12は、図2に示すように、列方向に沿って延びるM本のデータ線Xm(m=1〜M;mは整数)と、行方向に沿って延びるN本の走査線Yn(n=1〜N;nは整数)との交差部に対応する位置に配設された複数の電子回路又は単位回路としての画素回路20を有している。つまり、各画素回路20は、その列方向に沿って延びるデータ線Xmと、行方向に沿って延びる走査線Ynとにそれぞれ接続されることによりマトリクス状に配列されている。又、走査線Ynは、後記する第1の副走査線Ys1と第2の副走査線Ys2(図3参照)とから構成されている。
【0045】
画素回路20は、図2に示すように、電子素子又は電気光学素子としての有機EL素子21を有する。又、各画素回路20は、それぞれ列方向に沿って延びる電源線VLと接続されて、その電源線VLを介して電源電位としての駆動電圧Vddが供給されるようになっている。尚、本実施形態では各画素回路20内に配置形成される後記するトランジスタは、ここではTFT(薄膜トランジスタ)で構成されているが、これに限定されることはなく、たとえば、MOSトランジスタで構成されていても良い。
【0046】
走査線駆動回路13は、制御回路11から出力される走査制御信号に基づいて、表示パネル部12に配置された複数の走査線Ynのうち、1本の走査線を選択し、その選択された走査線に走査信号を出力する。
【0047】
データ線駆動回路14は、図2に示すように、複数の単一ラインドライバ23を備えている。単一ラインドライバ23は、表示パネル部12に配設されたデータ線Xmと接続されている。
【0048】
詳しくは、データ線駆動回路14は、制御回路11から出力されたデータ制御信号に基づいて、それぞれのデータ信号としてのデータ電圧Vdataを生成する。そして、その生成されたデータ電圧Vdataは前記データ線Xmを介して各画素回路20に供給される。そして、前記画素回路20は、このデータ電圧Vdataに応じて同画素回路20の内部状態が設定されることで、有機EL素子21に流れる駆動電流Iel(図3参照)が制御されるようになっている。また、データ線駆動回路14は、後記するデータ書き込み期間T1において、前記データ電圧Vdataを供給する前に駆動電圧Vddを各画素回路20に供給するようになっている。
【0049】
このように構成された有機ELディスプレイ10を構成する画素回路20について図3に基づいて以下に説明する。
【0050】
画素回路20は、図3に示すように、駆動用トランジスタTrd、調整用トランジスタTrcを備えている。又、画素回路20は、第1のスイッチング用トランジスタTr1及び第2のスイッチング用トランジスタTr2を備えている。更に、画素回路20は、容量素子又は保持手段としてのカップリング用コンデンサC1と保持用キャパシタC2とを備えている。
【0051】
尚、特許請求の範囲における第1のトランジスタ及び駆動用トランジスタ、第1の端子、第2の端子、第1の制御用端子及び制御用端子は、それぞれ、本実施形態においては、駆動用トランジスタTrd、駆動用トランジスタTrdのドレイン、駆動用トランジスタTrdのソース、駆動用トランジスタTrdのゲートに対応している。また、第2のトランジスタ及び調整用トランジスタ、第3の端子、第4の端子、第2の制御用端子及び制御用端子は、それぞれ、調整用トランジスタTrc、調整用トランジスタTrcのドレイン、調整用トランジスタTrcのソース、調整用トランジスタTrcのゲートに対応している。さらに、第3のトランジスタ、第5の端子、第6の端子、第3の制御用端子は、それぞれ、第1のスイッチング用トランジスタTr1、第1のスイッチング用トランジスタTr1のドレイン、第1のスイッチング用トランジスタTr1のソース、第1のスイッチング用トランジスタTr1のゲートに対応している。また、第4のトランジスタ、第7の端子、第8の端子、第4の制御用端子は、それぞれ、第2のスイッチング用トランジスタTr2、第2のスイッチング用トランジスタTr2のソース、第2のスイッチング用トランジスタTr2のドレイン、第2のスイッチング用トランジスタTr2のゲートに対応している。
【0052】
駆動用トランジスタTrd及び調整用トランジスタTrcの導電型は、それぞれ、p型(pチャネル)で構成されている。又、第1及び第2のスイッチング用トランジスタTr1,Tr2の導電型は、それぞれ、n型(nチャネル)で構成されている。
【0053】
駆動用トランジスタTrdは、ドレインが有機EL素子21の陽極に接続されている。有機EL素子21の陰極は接地されている。駆動用トランジスタTrdのソースは前記電源線VLに接続されている。駆動用トランジスタTrdのゲートは、カップリング用コンデンサC1と、保持用キャパシタC2と、調整用トランジスタTrcとにそれぞれ接続されている。カップリング用コンデンサC1の静電容量はCaである。又、保持用キャパシタC2の静電容量はCbである。
【0054】
詳しくは、カップリング用コンデンサC1は、その第1の電極Laが前記駆動用トランジスタTrdのゲートに接続されるとともに、第2の電極Lbが第1のスイッチング用トランジスタTr1のドレインに接続されている。保持用キャパシタC2は、その第3の電極Lcが前記駆動用トランジスタTrdのゲートに接続されるとともに、第4の電極Ldが前記電源線VLに接続されている。
【0055】
又、第1のスイッチング用トランジスタTr1のゲートは、前記走査線Ynを構成する第1の信号線としての第1の副走査線Ys1に接続されている。
【0056】
調整用トランジスタTrcは、ノードNにて、そのゲートがドレインに接続されるとともに、前記駆動用トランジスタTrdのゲートに接続されている。又、調整用トランジスタTrcは、そのソースが第2のスイッチング用トランジスタTr2のソースに接続されている。第2のスイッチング用トランジスタTr2のドレインは電源線VLに接続されている。又、第2のスイッチング用トランジスタTr2のゲートは、走査線Ynを構成する第2の信号線としての第2の副走査線Ys2に接続されている。そして、前記第1の副走査線Ys1と第2の副走査線Ys2とで走査線Ynを構成する。
【0057】
又、前記調整用トランジスタTrcは、その閾値電圧Vth2が前記駆動用トランジスタTrdの閾値電圧Vth1とほぼ等しくなるように設定されている。尚、前記調整用トランジスタTrcの閾値電圧Vth2は、その駆動条件に応じて適宜設定してもよい。又、前記駆動電圧Vddはデータ電圧Vdataと比べて十分高くなるように予め設定されている。
【0058】
次に、前記のように構成された有機ELディスプレイ10の画素回路20の動作について図4に従って説明する。なお、図4において、Tc、T1及びT2は、それぞれ、駆動周期、第1及び第2のステップとしてのデータ書き込み期間及び発光期間を表している。駆動周期Tcは、データ書き込み期間T1と発光期間T2とから構成されている。駆動周期Tcは、前記有機EL素子21の輝度階調が1回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。
【0059】
まず、データ書き込み期間T1において、前記走査線駆動回路13から第2の副走査線Ys2を介して第2のスイッチング用トランジスタTr2のゲートに同第2のスイッチング用トランジスタTr2をオン状態にする第2の走査信号SC2が印加される。すると、第2のスイッチング用トランジスタTr2がオン状態になる。その結果、調整用トランジスタTrcのソースには前記電源線VLを介して駆動電圧Vddが供給される。また、このとき、走査線駆動回路13から第1の副走査線Ys1を介して第1のスイッチング用トランジスタTr1のゲートに同第1のスイッチング用トランジスタTr1をオフ状態にする第1の走査信号SC1が印加されている。
【0060】
このことによって、調整用トランジスタTrcのソースの電位は駆動電圧Vddになる。そして、前記ノードNでの電位Vn1は、駆動電圧Vddから調整用トランジスタTrcの閾値電圧Vth2分の値とが減算された値(Vn1=Vdd−Vth2)となるとともに、その電位Vn1が初期電位Vc1として保持用キャパシタC2に保持される。また、前記電位Vn1が駆動用トランジスタTrdのゲートに供給される。その結果、前記したように、調整用トランジスタTrcの閾値電圧Vth2は、駆動用トランジスタTrdの閾値電圧Vth1とほぼ等しいので、前記駆動用トランジスタTrdはその閾値電圧Vth1が補償された状態になる。
【0061】
その後、走査線駆動回路13から第2の副走査線Ys2を介して第2のスイッチング用トランジスタTr2のゲートに同第2のスイッチング用トランジスタTr2をオフ状態にする第2の走査信号SC2が印加される。すると、第2のスイッチング用トランジスタTr2がオフ状態になる。続いて、走査線駆動回路13から第1の副走査線Ys1を介して第1のスイッチング用トランジスタTr1のゲートに同第1のスイッチング用トランジスタTr1をオン状態にする第1の走査信号SC1が印加される。すると、第1のスイッチング用トランジスタTr1がオン状態になる。
【0062】
そして、まず、前記データ線Xmを介して画素回路20に駆動電圧Vddが供給される。その後、直ちに前記データ線駆動回路14の単一ラインドライバ23からデータ線Xmを介してデータ電圧Vdataが供給される。
【0063】
このことによって、前記初期電位Vc1は、カップリング用コンデンサC1の静電容量Ca及び保持用キャパシタC2の静電容量Cbを用いると、以下の式で表わす値に変化する。
【0064】
Vc1=Vdd−Vth2+Ca/(Ca+Cb)・ΔVdata
ここで、ΔVdataは、前記駆動電圧Vddとデータ電圧Vdataとの電位差(=Vdd−Vdata)である。そして、このVdd−Vth2+Ca/(Ca+Cb)・ΔVdataが最終電位Vc2として駆動用トランジスタTrdのゲートに供給される。
【0065】
前記最終電位Vc2に応じて、駆動用トランジスタTrdの導通状態が設定され、その導通状態に応じた駆動電流Ielが有機EL素子21に供給される。この電流Ielは、その駆動用トランジスタTrdのゲート電圧とソース電圧との電圧差をVgsで表すと、以下のように表される。
【0066】
Iel=(1/2)β(−Vgs−Vth1)
ここで、βは利得係数であって、キャリアの移動度をμ、ゲート容量をA、チャネル幅をW、チャネル長をLで表すと、利得係数βは、β=(μAW/L)となる。なお、駆動用トランジスタTrdのゲート電圧Vgは前記最終電位Vc2である。つまり、駆動用トランジスタTrdのゲート電圧とソース電圧との電圧差Vgsは以下のように表される。
【0067】
Vgs=Vdd−[Vdd−Vth2+Ca/(Ca+Cb)・ΔVdata]
従って、駆動用トランジスタTrdの駆動電流Ielは以下のように表される。
【0068】
Iel=(1/2)β[Vth2−Ca/(Ca+Cb)・ΔVdata−Vth1]
ここで、前記調整用トランジスタTrcの閾値電圧Vth2は、前記したように、駆動用トランジスタTrdの閾値電圧Vth1とほぼ等しくなるように設定してあるので、駆動電流Ielは以下のように表される。
【0069】
Iel=(1/2)β[Vth2−Ca/(Ca+Cb)・ΔVdata−Vth1]
=(1/2)β[Ca/(Ca+Cb)・ΔVdata] 従って、上式に示されるように、前記駆動電流Ielは、前記駆動用トランジスタTrdの閾値電圧Vth1に依存することなく、データ電圧Vdataに対応した大きさの電流となる。そして、この駆動電流Ielが前記有機EL素子21に供給され、同有機EL素子21が発光することとなる。
【0070】
次に、前記データ書き込み期間T1終了後、発光期間T2にて、前記走査線駆動回路13から第1の副走査線Ys1を介して第1のスイッチング用トランジスタTr1のゲートに同第1のスイッチング用トランジスタTr1をオフ状態にする第1の走査信号SC1が印加される。すると、第1のスイッチング用トランジスタTr1がオフ状態になる。
【0071】
この発光期間T2においては、前記最終電位Vc2に応じて設定された駆動用トランジスタTrdの導通状態に応じた駆動電流Ielが有機EL素子21に供給されることとなる。
【0072】
以上のことより、各画素回路20の駆動用トランジスタTrdの閾値電圧Vth1が製造ばらつきによって相違しても駆動電流Ielはデータ電圧Vdataのみで決定される。このことから、有機EL素子21は、データ電圧Vdataに基づいて精度良く輝度階調が制御されることとなる。その結果、表示品質の良い有機ELディスプレイ10を提供することができる。
【0073】
前記実施形態の有機ELディスプレイ10及び画素回路20によれば、以下のような特徴を得ることができる。
【0074】
(1)上記の実施形態では、駆動用トランジスタTrd、第1及び第2のスイッチング用トランジスタTr1,Tr2、調整用トランジスタTrc、カップリング用コンデンサC1及び保持用キャパシタC2で画素回路20を構成した。そして、駆動用トランジスタTrdには、同駆動用トランジスタTrdの閾値電圧Vth1を補償する補償電圧を生成する調整用トランジスタTrcの閾値電圧Vth2が前記駆動用トランジスタTrdのゲートに印加されるようにした。このようにすることによって、駆動用トランジスタTrdの閾値電圧Vth1を補償することができる。このことから、各画素回路20の駆動用トランジスタTrdの閾値電圧Vth1のばらつきを低減することができるので、前記データ線Xmを介してデータ線駆動回路14から供給されるデータ電圧Vdataに対応した駆動電流Ielを精度良く制御することができる。従って、有機EL素子21は、データ電圧Vdataに基づいて精度良く輝度階調が制御されることとなる。その結果、表示品質の良い有機ELディスプレイ10を提供することができる。
【0075】
尚、上記の実施形態において、駆動用トランジスタTrd、第1及び第2のスイッチング用トランジスタTr1,Tr2、及び調整用トランジスタTrcはそれぞれ、p型トランジスタ、n型トランジスタ、n型トランジスタ及びp型トランジスタを用いたが、特に限定されず、適宜、トランジスタの導電型は選択することができる。例えば、駆動用トランジスタTrd及び調整用トランジスタTrcとしてn型トランジスタを使用することも可能である。また、第1及び第2のスイッチング用トランジスタTr1,Tr2を共にn型トランジスタとしてもよい。
また、第1及び第2のスイッチング用トランジスタTr1,Tr2として互いに導電型の異なるトランジスタを使用することができる。その場合、第1及び第2のスイッチング用トランジスタTr1,Tr2のゲートを共通の信号線、例えば、走査線に接続し、相補的に動作させるようにすれば、配線に要する面積を低減することも可能となる。
【0076】
画素回路20を構成するトランジスタは、例えば、単結晶シリコン、多結晶シリコン、微結晶シリコン、あるいは、アモルファスシリコンのいずれかにより形成されていることが好ましい。
(第2実施形態)
次に、第1実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図5及び図6に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【0077】
図5は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図5において、パーソナルコンピュータ50は、キーボード51を備えた本体部52と、前記有機ELディスプレイ10を用いた表示ユニット53とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット53は前記実施形態と同様な効果を発揮する。この結果、表示品質の良い有機ELディスプレイ10を備えたモバイル型パーソナルコンピュータ50を提供することができる。
【0078】
図6は、携帯電話の構成を示す斜視図を示す。図6において、携帯電話60は、複数の操作ボタン61、受話口62、送話口63、前記有機ELディスプレイ10を用いた表示ユニット64を備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット64は前記実施形態と同様な効果を発揮する。この結果、表示品質の良い有機ELディスプレイ10を備えた携帯電話60を提供することができる。
【0079】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【0080】
前記実施形態では、単位回路として有機EL素子を備えた画素回路に具体化したが、有機EL素子以外の、例えば液晶素子、電気泳動素子、電子放出素子、無機EL素子、LED、FED等の種々の電気光学素子を駆動する単位回路に具体化してもよい。RAM等の記憶装置に具体化してもよい。
【0081】
前記実施形態では、1色からなる有機EL素子の画素回路を設けた有機ELディスプレイであったが、赤色、緑色及び青色の3色あるいはそれ以上の種類の色の光を発する有機EL素子に対して各色用の画素回路を設けたELディスプレイに応用しても良い。
【図面の簡単な説明】
【図1】第1実施形態の有機ELディスプレイの回路構成を示すブロック回路図である。
【図2】表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図3】第1実施形態の画素回路の回路図である。
【図4】第1実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図5】第2実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図6】第2実施形態を説明するための携帯電話の構成を示す斜視図である。
【符号の説明】
C1 容量素子又は保持手段としてのカップリング用コンデンサ
La 第1の電極
Lb 第2の電極
Trd 第1のトランジスタとしての駆動用トランジスタ
Trc 第2のトランジスタとしての調整用トランジスタ
Tr1 第3のトランジスタとしての第1のスイッチング用トランジスタ
Tr2 第4のトランジスタとしての第2のスイッチング用トランジスタ
Vdata データ信号としてのデータ電圧
Vdd 電源電位としての駆動電圧
Yn 走査線
Xm データ線
10 電気光学装置としての有機ELディスプレイ
20 単位回路又は電子回路としての画素回路
21 電子素子又は電流駆動素子としての有機EL素子
50 電子機器としてのモバイル型パーソナルコンピュータ
60 電子機器としての携帯電話

Claims (23)

  1. 第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、
    第3の端子と第4の端子と第2の制御用端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、
    第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、
    第5の端子と第6の端子とを備え、前記第2の電極に前記第5の端子が接続された第3のトランジスタと、を含み
    前記第2の制御用端子が前記第3の端子に接続されていることを特徴とする電子回路。
  2. 請求項1に記載の電子回路において、
    第7の端子と第8の端子とを備え、前記第4の端子に前記第7の端子が接続された第4のトランジスタを含むことを特徴とする電子回路。
  3. 請求項1または2に記載の電子回路において、
    前記第1の端子には電子素子が接続されていることを特徴とする電子回路。
  4. 請求項3に記載の電子回路において、
    前記電子素子は、電流駆動素子であることを特徴とする電子回路。
  5. 複数の第1の信号線と、複数の第2の信号線と、複数の電源線と、複数の単位回路を含む電子回路であって、
    前記複数の単位回路の各々は、
    第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、
    第3の端子と第4の端子と第2の制御用端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、
    第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、
    第5の端子と第6の端子と第3の制御用端子とを備え、前記第2の電極に前記第5の端子が接続された第3のトランジスタと、を含み、
    前記第2の制御用端子が前記第3の端子に接続され、
    前記第3の制御用端子が前記複数の第1の信号線のうちの一つに接続されていることを特徴とする電子回路。
  6. 請求項5に記載の電子回路において、
    第7の端子と第8の端子と第4の制御用端子とを備え、前記第4の端子に前記第7の端子が接続され、前記第4の制御用端子が前記複数の第2の信号線のうちの一つに接続された第4のトランジスタを含むことを特徴とする電子回路。
  7. 請求項5または6に記載の電子回路において、
    前記第1の端子には電子素子が接続されていることを特徴とする電子回路。
  8. 請求項7に記載の電子回路において、
    前記電子素子は、電流駆動素子であることを特徴とする電子回路。
  9. 信号を電荷として保持する保持手段と、
    前記保持手段への前記信号の伝送を制御する第1のスイッチング用トランジスタと、
    前記保持手段に保持された電荷に基づいて導通状態が設定される駆動用トランジスタと、
    前記保持手段への前記信号の伝送に先立って前記駆動用トランジスタの制御用端子を所定の電位に設定する調整用トランジスタと
    を備えたことを特徴とする電子回路。
  10. 請求項9に記載の電子回路において、
    前記調整用トランジスタと所定電位との電気的接続又は電気的切断を制御する第2のスイッチング用トランジスタを含むことを特徴とする電子回路。
  11. 請求項9または10に記載の電子回路において、
    前記駆動用トランジスタには電子素子が接続されていることを特徴とする電子回路。
  12. 請求項11に記載の電子回路において、
    前記電子素子は、電流駆動素子であることを特徴とする電子回路。
  13. 第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、
    第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、
    第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と
    を含む電子回路の駆動方法であって、
    前記第4の端子を所定電位に電気的に接続するとともに前記第1の制御用端子を第1の電位に設定する第1のステップと、
    前記第4の端子を前記所定電位から電気的に切断した状態で、前記容量素子の第2の電極の電位を第2の電位から第3の電位に変化させることにより前記第1の制御用端子を前記第1の電位から変化させる第2のステップと
    を含むことを特徴とする電子回路の駆動方法。
  14. 請求項13に記載の電子回路の駆動方法において、
    少なくとも前記第1のステップを行っている期間は前記第2の電極の電位を前記第2の電位に設定した状態で行うことを特徴とする電子回路の駆動方法。
  15. 複数の走査線と、複数のデータ線と、複数の電源線と、電気光学素子を有する複数の単位回路を含む電気光学装置であって、
    前記複数の単位回路の各々は、
    第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、
    前記第1の端子と接続された電気光学素子と、
    第3の端子と第4の端子と第2の制御用端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、
    第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と、
    第5の端子と第6の端子と第3の制御用端子とを備え、前記第2の電極に前記第5の端子が接続された第3のトランジスタと、
    第7の端子と第8の端子とを備え、前記第7の端子が前記第4の端子に接続された第4のトランジスタと、を含み、
    前記第2の制御用端子が前記第3の端子に接続され、
    前記第3の制御用端子が前記複数の走査線のうちの一つに接続され、
    前記第6の端子が前記複数のデータ線のうちの一つに接続されていることを特徴とする電気光学装置。
  16. 請求項15に記載の電気光学装置において、
    前記電気光学素子は、有機EL素子であることを特徴とする電気光学装置。
  17. 複数の走査線と、複数のデータ線と、複数の電源線と、電気光学素子を有する複数の単位回路とを備えた電気光学装置であって、
    前記複数の単位回路の各々は、
    前記複数の走査線のうち対応する一つの走査線を介して供給される走査信号に応じて導通状態が制御される第1のスイッチング用トランジスタと、
    前記複数のデータ線の一つのデータ線と前記第1のスイッチング用トランジスタとを介して供給されるデータ信号を電荷として蓄積する保持手段と、
    前記保持手段に蓄積された電荷量に基づいて導通状態が設定され、前記導通状態に応じた電流レベルを有する電流を前記電気光学素子に供給する駆動用トランジスタと、
    前記保持手段へ前記データ信号を伝送するのに先立って前記駆動用トランジスタの制御用端子を所定の電位に設定する調整用トランジスタと
    を備えたことを特徴とする電気光学装置。
  18. 請求項17に記載の電気光学装置において、
    前記複数の単位回路の各々は、前記調整用トランジスタと所定電位との電気的接続又は電気的切断を制御する第2のスイッチング用トランジスタを含むことを特徴とする電気光学装置。
  19. 請求項17または18に記載の電気光学装置において、
    前記電気光学素子は、有機EL素子であることを特徴とする電気光学装置。
  20. 第1の端子と第2の端子と第1の制御用端子とを備えた第1のトランジスタと、
    第3の端子と第4の端子とを備え、前記第1の制御用端子に前記第3の端子が接続された第2のトランジスタと、
    第1の電極と第2の電極とを備え、前記第1の制御用端子に前記第1の電極が接続された容量素子と
    を含む複数の単位回路と、複数の走査線と、複数のデータ線と、複数の電源線とを含む電気光学装置の駆動方法であって、
    前記第4の端子を所定電位に電気的に接続するとともに前記第1の制御用端子を第1の電位に設定する第1のステップと、
    一端が前記第2の電極に接続された第3のトランジスタを前記複数の走査線を介して走査信号を供給することによりオン状態とした後、前記第4の端子を前記所定電位から電気的に切断した状態で、前記複数のデータ線からデータ信号に対応する電圧を前記第3のトランジスタを介して前記第2の電極に印加し、前記第2の電極の電位を第2の電位から第3の電位に変化させることにより前記第1の制御用端子の電位を前記第1の電位から変化させる第2のステップと
    を含むことを特徴とする電気光学装置の駆動方法。
  21. 請求項20に記載の電気光学装置の駆動方法において、
    少なくとも前記第1のステップを行っている期間は前記容量素子の第2の電極の電位を前記第2の電位に設定した状態で行うことを特徴とする電気光学装置の駆動方法。
  22. 請求項1〜12に記載の電子回路を実装したことを特徴とする電子機器。
  23. 請求項15〜19に記載の電気光学装置を実装したことを特徴とする電子機器。
JP2003198139A 2002-07-31 2003-07-16 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 Withdrawn JP2004126526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198139A JP2004126526A (ja) 2002-07-31 2003-07-16 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002223160 2002-07-31
JP2003198139A JP2004126526A (ja) 2002-07-31 2003-07-16 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

Publications (2)

Publication Number Publication Date
JP2004126526A true JP2004126526A (ja) 2004-04-22
JP2004126526A5 JP2004126526A5 (ja) 2005-09-29

Family

ID=32300687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198139A Withdrawn JP2004126526A (ja) 2002-07-31 2003-07-16 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

Country Status (1)

Country Link
JP (1) JP2004126526A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005045796A1 (ja) * 2003-11-07 2005-05-19 Sanyo Electric Co.,Ltd. 画素回路及び表示装置
JP2005157264A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157263A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157262A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157265A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2006017966A (ja) * 2004-06-30 2006-01-19 Eastman Kodak Co アクティブマトリクス型表示装置
JP2006039521A (ja) * 2004-06-24 2006-02-09 Canon Inc アクティブマトリクス型表示装置及び負荷の駆動装置
CN100435191C (zh) * 2004-12-28 2008-11-19 精工爱普生株式会社 单位电路及其控制方法、电子装置以及电子机器
JP2009520227A (ja) * 2005-12-20 2009-05-21 トムソン ライセンシング 過渡的容量結合を用いた表示パネルと制御方法
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP2011145344A (ja) * 2010-01-12 2011-07-28 Seiko Epson Corp 電気光学装置とその駆動方法、及び電子機器
KR101066490B1 (ko) 2004-12-08 2011-09-21 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
US8847934B2 (en) 2011-12-20 2014-09-30 Canon Kabushiki Kaisha Displaying apparatus

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005045796A1 (ja) * 2003-11-07 2005-05-19 Sanyo Electric Co.,Ltd. 画素回路及び表示装置
JP2005157264A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157263A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157262A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157265A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP2005157266A (ja) * 2003-11-07 2005-06-16 Sanyo Electric Co Ltd 画素回路及び表示装置
JP4610228B2 (ja) * 2003-11-07 2011-01-12 三洋電機株式会社 画素回路及び表示装置
JP4592330B2 (ja) * 2003-11-07 2010-12-01 三洋電機株式会社 画素回路及び表示装置
JP4549102B2 (ja) * 2003-11-07 2010-09-22 三洋電機株式会社 画素回路及び表示装置
US7608861B2 (en) 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
JP2006039521A (ja) * 2004-06-24 2006-02-09 Canon Inc アクティブマトリクス型表示装置及び負荷の駆動装置
JP4558391B2 (ja) * 2004-06-30 2010-10-06 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
JP2006017966A (ja) * 2004-06-30 2006-01-19 Eastman Kodak Co アクティブマトリクス型表示装置
KR101066490B1 (ko) 2004-12-08 2011-09-21 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
CN100435191C (zh) * 2004-12-28 2008-11-19 精工爱普生株式会社 单位电路及其控制方法、电子装置以及电子机器
JP2009520227A (ja) * 2005-12-20 2009-05-21 トムソン ライセンシング 過渡的容量結合を用いた表示パネルと制御方法
JP2011145344A (ja) * 2010-01-12 2011-07-28 Seiko Epson Corp 電気光学装置とその駆動方法、及び電子機器
US8803856B2 (en) 2010-01-12 2014-08-12 Seiko Epson Corporation Electric optical apparatus, driving method thereof and electronic device
US9418602B2 (en) 2010-01-12 2016-08-16 Seiko Epson Corporation Electric optical apparatus, driving method thereof and electronic device
US9424785B2 (en) 2010-01-12 2016-08-23 Seiko Epson Corporation Electric optical apparatus, driving method thereof and electronic device
US8847934B2 (en) 2011-12-20 2014-09-30 Canon Kabushiki Kaisha Displaying apparatus

Similar Documents

Publication Publication Date Title
JP4123084B2 (ja) 電子回路、電気光学装置、及び電子機器
JP4144462B2 (ja) 電気光学装置及び電子機器
JP4019843B2 (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
KR100570164B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치, 전기광학 장치의 구동 방법 및 전자 기기
JP4048969B2 (ja) 電気光学装置の駆動方法及び電子機器
CN109074765B (zh) 显示装置与电子设备
JP2004126526A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004145281A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004145279A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2006039574A (ja) 電子装置、及び電子機器
JP2010055116A (ja) 電気光学装置及び電子機器
JP4458084B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080314