JP2002333872A - Ｌｃｄ電源制御方法とその制御回路及びこの制御回路を有する画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源遮断時には液晶ディスプレイ内部に残留
した電荷を積極的に除去することができと共に、簡単な
回路で構成され、ロジック回路および駆動用回路各々の
電源電圧供給／遮断を正しい順序で行える様にすること
により、液晶ディスプレイの劣化が少ないＬＣＤ電源制
御方法とその制御回路及びこの制御回路を有する画像形
成装置を提供すること。 【解決手段】 ロジック回路電圧検出回路（電圧検出手
段）４７が電源電圧＋５Ｖの電源（ロジック回路用電
源）の電圧降下を検出したときに、ＬＣＤ電源制御回路
（ディスプレイ電圧制御手段）４９により液晶ディスプ
レイ１３の残留電荷を強制的に放電させる。これによ
り、ＬＣＤのロジック電源すなわち電源ユニット２８の
電源電圧＋５Ｖの電源（ロジック回路用電源）の立ち下
がりよりも、ＬＣＤ駆動電圧を速く減衰させることがで
きるため、液晶ディスプレイ１３にダメージを与えるこ
とがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像形成装置にお
ける液晶ディスプレイの駆動電源即ち駆動電圧を制御す
るＬＣＤ電源制御方法とその制御回路及びこの制御回路
を有する画像形成装置に関する。

【０００２】

【従来の技術】従来、複写機等の画像形成装置には、例
えば微細なトナーの粒子を用いて原稿の画像をコピー用
紙に複写するようにしたものがある。

【０００３】この画像形成装置では、画像読取装置によ
り原稿の画像を光学的に読み取って、この読み取った画
像を感光ドラム等の感光体に静電潜像として形成させ、
この感光体の静電潜像に微細なトナーを付着させてトナ
ーによる画像を形成（現像）させる様にしている。

【０００４】しかも、この画像形成装置では、用紙トレ
イ等からコピー用紙を給紙ローラで取り出して、この取
り出したコピー用紙を多数の給紙ローラにより感光体の
位置まで搬送し、感光体に形成された画像をコピー用紙
に転写させる様にしている。この様にして画像が転写さ
せられたコピー用紙は、ヒータで加熱される定着ローラ
の部分に給紙ローラで搬送されて、定着ローラの熱によ
りにより加熱された後、排出されるようになっている。
この加熱によりコピー用紙に転写された画像が定着させ
られる様になっている。

【０００５】この様な画像読取装置や給紙ローラ，感光
ドラム，定着ローラ等は、画像形成装置の装置本体に設
けた電源回路により作動させられる様になっている。

【０００６】また、この様な画像形成装置では、操作パ
ネルに各種の操作ボタン或いはスイッチを設けると共
に、この操作に伴う表示や装置の現在の状態を表示する
ＬＣＤ（液晶ディスプレイ）を表示手段として設けてい
るのが普通である。

【０００７】この操作パネルには、ＳＴＮ−ＬＣＤ（Su
per Twisted Nematic Liquid Crystal Display）等の液
晶ディスプレイがよく使われている。このＳＴＮ−ＬＣ
Ｄ等の液晶ディスプレイは、電源回路からの駆動電圧を
ロジック回路に印加することにより、ロジック回路から
発生するタイミング信号に基づいて動作が制御される様
になっている。このタイミング信号としては、例えばフ
レーム信号が用いられる。しかも、このロジック回路を
動作制御するために＋５Ｖまたは＋３．３Ｖ等の低電圧
駆動電源を必要とすると共に、液晶ディスプレイを駆動
するために＋２４Ｖや−１２Ｖ等の比較的に高電圧の駆
動電源を必要としている。尚、ここでは、液晶ディスプ
レイを駆動する駆動電源を、ロジック回路の低電圧駆動
電源と区別するために高電圧駆動電源として説明する。

【０００８】これらの駆動電源はＬＣＤモジュールすな
わち液晶ディスプレイのモジュール内に設けておいて、
ロジック回路や液晶ディスプレイの駆動電圧をこのモジ
ュール内で昇圧して生成することもある。

【０００９】しかし、上述の画像形成装置では、上述し
たように、画像読取装置の駆動や、給紙ローラ，感光ド
ラム，定着ローラ等の可動部の駆動のための電源回路を
装置本体に設けているので、コスト低減のために装置本
体の電源回路にＬＣＤモジュールのための低電圧駆動源
を設けているのが現状である。

【００１０】また、この画像形成装置では、電源の投入
／遮断時において液晶ディスプレイの液晶の劣化を防止
するため、装置本体の電源の投入と遮断のタイミングを
次の様に設定する必要がある。即ち、電源投入時には、
液晶ディスプレイ用の高電圧駆動電源をロジック回路用
の低電圧駆動電源と同時または遅く立ち上げることが要
求されている。また、電源遮断時には、液晶ディスプレ
イ用の高電圧駆動電源をロジック回路用の低電圧駆動電
源よりも速くまたは同時に立ち下げることが要求されて
いる。

【００１１】しかしながら、実際には、電源遮断時にお
いて液晶ディスプレイの高電圧駆動電源をロジック回路
の低電圧駆動電源よりも速く立ち下げることは困難であ
る。この理由は、 （１）電源を遮断できる状態では、画像読取装置の駆動
や、給紙ローラ，感光ドラム，定着ローラ等の可動部を
駆動するモータ等が動作していないために、電源回路の
消費電流が少なく、電源回路が待機状態となっている。 （２）これに加えて、画像読取装置の駆動や、給紙ロー
ラ，感光ドラム，定着ローラ等の可動部の動作時に、こ
の可動部を駆動するモータ等に十分な電力を供給できる
ように、高電圧駆動電源の電源容量を大きくしているた
め、電源遮断時の電源回路の電圧低下が遅い。 （３）更に、ロジック回路の低電圧駆動電源は、待機時
でも動作時でも、ほぼ同等の電力消費をしているため、
電圧が電源遮断時に比較的速く低下してしまう等のため
である。

【００１２】ところで、液晶ディスプレイの駆動電圧制
御装置には、例えば特開平１１−２８２４２７号公報に
開示されたようなものがある。この公報に開示された液
晶ディスプレイの駆動電圧制御装置は、図１３に示した
ような制御回路を有する。

【００１３】この液晶ディスプレイの駆動電圧制御装置
は、図１３に示したように、待機電圧(+5VE)や駆動電圧
（＋２４Ｖ）等を出力する電源回路１、駆動電圧供給ラ
インに介挿されたスイッチング手段２を有する。この制
御電圧(+5V)および駆動電圧(+24V)は液晶ディスプレイ
(LCD)に印加される様になっている。

【００１４】また、液晶ディスプレイの駆動電圧制御装
置は、リセット回路３，フリップフロップ回路４，５，
インバータ６，抵抗７，８等からなるタイミング制御手
段（タイミング回路）を有する。

【００１５】このタイミング制御手段は、省電力モード
オフへの移行時には前記スイッチング手段２を前記制御
電圧(+5V)の立上り後に導通とし、省電力モードオンへ
の移行時には前記スイッチング手段２を前記制御電圧(+
5V)が立下るときに非導通とする様になっている。これ
により、省電力モ−ドオフにおいて制御電圧(+5V)およ
び駆動電圧(+24V)を出力するようになっている。また、
省電力モ−ドオンにおいては、制御電圧および駆動電圧
の出力を停止するようになっている。尚、１ａはメイン
電源スイッチ、１ｂは省電力モードオフ時に閉じられる
スイッチである。

【００１６】この構成によれば、液晶ディスプレイ(LC
D)の制御回路に制御電圧(+5V)が加わって、この制御回
路が動作を開始した後、駆動電圧(VEE=+24V)が液晶ディ
スプレイ(LCD)に加わるので、電源回路１が省電力モー
ドオフへの移行する際に駆動電圧(VEE=+24V)が液晶ディ
スプレイ(LCD)にダメ−ジを与えない。また、制御電圧
(+5V)が立下るときに駆動電圧(VEE=+24V)が速く遮断さ
れるので、省電力モードオンへの移行時に、制御回路動
作の停止後も駆動電圧(VEE=+24V)が長く継続することが
なく、液晶ディスプレイ(LCD)がダメ−ジを受けない。

【００１７】

【発明が解決しようとする課題】しかしながら、図１３
に開示されたような液晶ディスプレイの駆動電圧制御装
置では、電源遮断時におけるＬＣＤ内部の残留電荷の放
電が遅いため、電源遮断時にＬＣＤ駆動電源の立ち下が
りが遅くなる場合があり得る。

【００１８】例えば、ＬＣＤ内部に表示品位改善のため
に、比較的多くのコンデンサを設けた場合、電源遮断時
においてＬＣＤへの電力の供給は絶ったものの、ＬＣＤ
（液晶ディスプレイ）内部の残留電荷の放電が遅くな
り、結果としてＬＣＤ駆動電源の立ち下がりが擬似的に
遅くなる場合があり得る。この場合には、ＬＣＤ電源の
遮断時において液晶ディスプレイの液晶の劣化防止がで
きないと言う問題が依然として解決されない。

【００１９】本発明は、このような問題を解決するため
に、電源遮断時には液晶ディスプレイ内部に残留した電
荷を積極的に除去することができると共に、簡単な回路
で構成され、ロジック回路および駆動用回路各々の電源
電圧供給／遮断を正しい順序で行える様にすることによ
り、液晶ディスプレイの劣化が少ないＬＣＤ電源制御方
法とその制御回路及びこの制御回路を有する画像形成装
置を提供することを目的とする。

【００２０】

【課題を解決するための手段】この目的を達成するた
め、請求項１の発明のＬＣＤ電源制御方法は、モジュー
ル内のロジック回路用電源の電圧を電圧検出手段で検出
して、ＬＣＤ駆動用電源からＬＣＤ制御回路への電圧の
供給遮断をＬＣＤ電源供給／遮断手段により行わせるＬ
ＣＤ電源制御方法において、前記電圧検出手段は、前記
ロジック回路用電源の電圧降下を検出したとき、直ちに
電圧降下を示す信号を出力して、前記ＬＣＤ電源供給／
遮断手段を遮断状態にすると共に、強制放電手段を動作
状態にして、前記ロジック回路用電源の電圧が「０Ｖ」
になる前に前記ＬＣＤ駆動回路の残留電荷を前記強制放
電手段により強制的に放電するように制御することを特
徴とする。

【００２１】このＬＣＤ電源制御方法によれば液晶ディ
スプレイの残留電荷の強制放電は、前記電圧検出手段が
前記ロジック回路用電源の電圧降下を検出してから前記
回路駆動電圧が「０」になるまでの間に瞬時に終了する
様にできる。

【００２２】この結果、例えば、ＬＣＤ（液晶ディスプ
レイ）内部に表示品位改善のために、比較的多くのコン
デンサを設けた場合でも、電源遮断時においてＬＣＤへ
の電力の供給を遮断すると、ＬＣＤ内部の残留電荷の放
電が強制的に瞬時に行われ、結果としてＬＣＤ駆動電圧
（液晶ディスプレイ駆動電圧）の立ち下がりが瞬時に行
われて、ＬＣＤ駆動電圧がロジック回路電圧が「０」に
なるより先に「０」になる様にできる。従って、液晶デ
ィスプレイのＯＦＦ動作時に、即ちＬＣＤ電源供給／遮
断手段の遮断時に、液晶ディスプレイの駆動回路からロ
ジック回路へ電流が逆流することが防止される。これに
より、液晶ディスプレイのＯＦＦ動作時におけるロジッ
ク回路や液晶ディスプレイの破壊が防止される。

【００２３】また、上述した目的を達成するため、請求
項２の発明のＬＣＤ電源制御方法は、モジュール内のロ
ジック回路用電源の電圧を電圧検出手段で検出して、Ｌ
ＣＤ駆動用電源からＬＣＤ制御回路への電圧の供給遮断
をＬＣＤ電源供給／遮断手段により行わせるＬＣＤ電源
制御方法において、前記ＬＣＤ電源供給／遮断手段が遮
断時にＬＣＤ駆動回路の残留電荷を強制放電手段により
強制的に放電させる様にする一方、前記電圧検出手段
は、前記ロジック回路用電源の電圧上昇を検出したと
き、前記ロジック回路用電源の電圧が所定の電圧に安定
するまで一定時間遅れて電圧上昇を示す信号を出力して
前記ＬＣＤ電源供給／遮断手段を電源供給状態にすると
共に前記強制放電手段を開放状態に制御することを特徴
とする。

【００２４】このＬＣＤ電源制御方法によれば、 この
ＬＣＤ電源制御回路によれば、液晶ディスプレイのＯＮ
動作時に、即ちＬＣＤ電源供給／遮断手段の電源供給時
に、液晶ディスプレイの駆動回路からロジック回路へ電
流が逆流することが防止される。これにより、液晶ディ
スプレイのＯＮ動作時におけるロジック回路や液晶ディ
スプレイの破壊が防止される。

【００２５】更に、上述した目的を達成するため、請求
項３の発明のＬＣＤ電源制御回路は、少なくとも、モジ
ュール内のロジック回路用電源と、ＬＣＤ駆動用電源の
２電源以上を供給するように構成された複数の電源と、
前記ロジック回路用電源の電圧を検出する電圧検出手段
と、前記ＬＣＤ駆動用電源からＬＣＤ制御回路への電圧
の供給遮断をするＬＣＤ電源供給／遮断手段とを備える
ＬＣＤ電源制御回路において、前記ＬＣＤ電源供給／遮
断手段が遮断時にＬＣＤ駆動回路の残留電荷を強制的に
放電する強制放電手段が設けられていると共に、前記電
圧検出手段は、前記ロジック回路用電源の電圧降下を検
出したとき、直ちに電圧降下を示す信号を出力して、前
記ＬＣＤ電源供給／遮断手段を遮断状態にすると共に、
前記強制放電手段を動作状態にして、前記ロジック回路
用電源の電圧が「０Ｖ」になる前に前記ＬＣＤ駆動回路
の残留電荷を前記強制放電手段により強制的に放電する
ようにしたことを特徴とする。

【００２６】このＬＣＤ電源制御回路によれば、請求項
１の発明の方法と同様な効果が得られる。

【００２７】また、上述した目的を達成するため、請求
項４の発明のＬＣＤ電源制御回路は、少なくとも、モジ
ュール内のロジック回路用電源と、ＬＣＤ駆動用電源の
２電源以上を供給するように構成された複数の電源と、
前記ロジック回路用電源の電圧を検出する電圧検出手段
と、前記ＬＣＤ駆動用電源からＬＣＤ制御回路への電圧
の供給遮断をするＬＣＤ電源供給／遮断手段とを備える
ＬＣＤ電源制御回路において、前記ＬＣＤ電源供給／遮
断手段が遮断時にＬＣＤ駆動回路の残留電荷を強制的に
放電する強制放電手段が設けられていると共に、前記電
圧検出手段は、前記ロジック回路用電源の電圧上昇を検
出したとき、前記ロジック回路用電源の電圧が所定の電
圧に安定するまで一定時間遅れて電圧上昇を示す信号を
出力して前記ＬＣＤ電源供給／遮断手段を供給状態にす
ると共に前記強制放電手段を開放状態にすることを特徴
とする。

【００２８】このＬＣＤ電源制御回路によれば、請求項
２と同様な効果が得られる。

【００２９】また、請求項５の発明は、請求項３又は４
に記載のＬＣＤ電源制御回路において、前記ＬＣＤ電源
供給／遮断手段と前記強制放電手段との間に、これらの
両手段が同時に動作するときに大電流が流れることを防
止する放電電流制限手段を設けたことを特徴とする。

【００３０】この構成によれば、放電電流制限手段を設
けているので、使用する液晶ディスプレイの残留電荷量
に合わせて、強制放電手段内を流れる最大の放電電流値
を設定することができる。しかも、これにより強制放電
手段の保護を行うことができる。すなわち、液晶ディス
プレイの残留電荷が強制放電手段を介して放電される際
に、放電電流制限手段により強制放電手段内を流れる電
流が強制放電手段を破壊しない様に制限するので、残留
電荷の強制放電により強制放電手段が破壊されるのを未
然に防止できる。

【００３１】更に、請求項６の発明は、請求項３から５
のいずれか一つに記載のＬＣＤ電源制御回路において、
前記ＬＣＤ電源供給／遮断手段は、前記電圧検出手段が
電圧降下を検出した信号により遮断状態となり、電圧上
昇を検出した信号により放電状態となるＬＣＤ電源に接
続された駆動用スイッチング素子を含み、前記強制放電
手段は、前記電圧検出手段が電圧降下を検出した信号に
より動作状態となり、電圧上昇を検出した信号により開
放状態となる、アースに接続された放電用スイッチング
素子を含むことを特徴とする。

【００３２】この構成によれば、ＬＣＤ電源をＬＣＤ駆
動回路に簡単な構成で供給したり遮断したりすることが
でき、又、ＬＣＤ駆動回路の残留電荷の放電を簡単な構
成で行うことができる。

【００３３】また、請求項７の発明は、請求項５に記載
のＬＣＤ電源制御回路において、前記放電電流制限手段
は、前記ＬＣＤ電源供給／遮断手段と強制放電手段との
間に直列に接続された抵抗であることを特徴とする。

【００３４】この構成によれば、放電電流制限する抵抗
けているので、使用する液晶ディスプレイの残留電荷量
に合わせて抵抗値を設定することにより、強制放電手段
内を流れる最大の放電電流値を簡単且つ容易に設定する
ことができる。しかも、これにより強制放電手段の保護
を行うことができる。すなわち、液晶ディスプレイの残
留電荷が強制放電手段を介して放電される際に、放電電
流制限用の抵抗により強制放電手段内を流れる電流が強
制放電手段を破壊しない様に制限するので、残留電荷の
強制放電により強制放電手段が破壊されるのを未然に防
止できる。

【００３５】更に、請求項８の発明は、請求項６に記載
のＬＣＤ電源制御回路において、前記ＬＣＤ電源供給／
遮断手段は、前記駆動用スイッチング素子とは別にアー
スに接続された第１の制御用スイッチング素子および複
数の抵抗から構成されることを特徴とする。

【００３６】この構成によれば、駆動用スイッチング素
子のＯＮ・ＯＦＦ制御を第１の制御用スイッチング素子
および複数の抵抗により容易に行うことができる。

【００３７】また、請求項９の発明は、請求項６に記載
のＬＣＤ電源制御回路において、前記強制放電手段は、
前記放電用スイッチング素子とは別に制御用のロジック
回路用電源に接続された第２の制御用スイッチング素子
および複数の抵抗から構成されることを特徴とする。

【００３８】この構成によれば、放電用スイッチング素
子のＯＮ・ＯＦＦ制御を制御用のロジック回路用電源に
接続された第２の制御用スイッチング素子および複数の
抵抗により容易に行うことができる。

【００３９】更に、請求項１０の発明は、請求項６，
８，９のいずれか一つに記載のＬＣＤ電源制御回路にお
いて、前記駆動用スイッチング素子、放電用スイッチン
グ素子及び第１，第２のスイッチング素子は前記それぞ
れの特徴を有するトランジスタであることを特徴とす
る。

【００４０】また、請求項１１の発明は、請求項６又は
請求項９に記載のＬＣＤ電源制御回路において、前記放
電用スイッチング素は内部抵抗により前記放電電流制御
用抵抗を兼ね備えるＭＯＳ ＦＥＴであることを特徴と
する。

【００４１】この構成によれば、使用する液晶ディスプ
レイの残留電荷を強制放電させる際、内部を流れる電流
により破壊されない程度の内部抵抗を有するＭＯＳ Ｆ
ＥＴを選択することで、使用する液晶ディスプレイの残
留電荷量に応じて、放電用のＭＯＳ ＦＥＴを流れる最
大の放電電流値を設定することができる。しかも、放電
用ＭＯＳ ＦＥＴの保護も行える。更に、液晶ディスプ
レイの残留電荷を強制放電する手段を安価に構成でき
る。その上、放電用のスイッチング素子と放電電流制限
手段から強制放電手段を構成したものに比べて、部品点
数を一つ削減して構成を簡単にできる。

【００４２】更に、請求項１２の発明は、請求項３又は
請求項４に記載のＬＣＤ電源制御回路において、前記電
圧検出手段は、前記ロジック回路用電源の電圧ＶＣＣが
所定のしきい値以下になった場合に電圧降下を検出した
と判定し、前記ロジック回路用電源の電圧ＶＣＣが所定
のしきい値以上になった場合に電圧上昇を検出したと判
定することを特徴とする。

【００４３】また、請求項１３の発明は、請求項１２に
記載のＬＣＤ電源制御回路において、前記電圧検出手段
は、電圧上昇を示す信号の出力をすぐに出力せず、この
信号を前記ロジック回路用電源の電圧が動作時の電圧で
安定した後に出力されるよう一定時間遅延して出力させ
ることを特徴とする。

【００４４】このため、液晶ディスプレイの動作開始時
に、電流が液晶ディスプレイの駆動回路からロジック回
路へ逆流することが防止される。これにより、液晶ディ
スプレイの動作開始時におけるロジック回路や液晶ディ
スプレイの破壊が防止される。

【００４５】また、請求項１４の発明は、請求項３，
４，１２のいずれか一つに記載のＬＣＤ電源制御回路に
おいて、前記電圧検出手段は、前記ロジック回路用電源
の電圧降下を検出した場合に前記ロジック回路およびそ
の制御手段をリセットし、電圧上昇を検出した場合には
前記ロジック回路の制御手段が暴走しないようにリセッ
トを解除するリセット回路を共用することを特徴とす
る。

【００４６】更に、請求項１５の発明は、請求項３〜１
４のいずれか一つに記載のＬＣＤ電源制御回路を備える
画像形成装置としたことを特徴とする。この画像形成装
置は、複写機能や印刷機能を有するＦＡＸや或いはデー
タ転送機能，複写機能及び印刷機能を有することができ
る。

【００４７】

【発明の実施の形態１】次に、この発明の実施の形態１
を図面に基づいて説明する。 [構成]図１〜図８は、この発明の実施の形態を示したも
のである。

【００４８】図１において、１０はコピー機能の他にＦ
ＡＸ機能やプリンタ機能等の複合機能を有する画像形成
装置（複合機）、１１は画像形成装置１０の操作パネル
である。

【００４９】この操作パネル１１には、図１，図２に示
したように、表示手段１２が設けられている。この表示
手段１２は、図３に示したように表示装置である液晶デ
ィスプレイ（ＬＣＤ）１３と液晶ディスプレイ１３の表
面に添着されたタッチパネル１４を有する。この表示手
段１２では、操作内容が表示されたキーボタンの画像が
液晶ディスプレイ１３に表示され、タッチパネル１４の
キーボタンに対応する部分に触れると、キーボタンの表
示に対応した機能設定や操作をすることができるように
なっている。これにより複雑な機能設定が容易に出来る
ようになっている。この様なタッチパネル１４の構成は
周知の構成が採用できるので、その詳細な説明は省略す
る。

【００５０】また、上述したように画像形成装置１０
は、コピー機能の他ＦＡＸやプリンタ機能を有してい
る。そして、操作パネル１１には、これらのアプリケー
ションを切り替えるための切換手段１５が設けられてい
る。この切換手段１５は、「ＣＯＰＹ」キー１６，［Ｆ
ＡＸ］キー１７，「ＰＲＩＮＴ」キー１８を備えてい
る。各キー１６〜１８には、切換状態を表示確認するた
めのＬＥＤ１６ａ〜ＬＥＤ１８ａがそれぞれ表示手段と
して設けられている。

【００５１】更に、操作パネル１１には、コピーや，Ｆ
ＡＸ送信を開始させるスタートキー１９、コピー部数や
送信相手先を指定するための置数キー２０、置数クリア
やコピー動作などを停止させるクリア／ストップキー２
１、割り込みコピーを行うための割り込みキー２２、予
熱モードに移行／復帰するための予熱キー２３、既定の
コピーモード等を保持／呼び出しするためのプログラム
キー２４、さらに最低電力の待機モードに移行／復帰す
るための電源キー２５等のハードキーが設置されてい
る。さらにトナーエンド等の各種アラート表示をＬＥＤ
で照光するアラート表示部２６等がある。また、キー２
２〜２３には切換状態を表示するＬＥＤ２２ａ〜ＬＥＤ
２４ａがそれぞれ表示手段として設けられ、操作パネル
１１には主電源及び電源の表示用のＬＥＤ１１ａ，１１
ｂが表示手段として設けられている。

【００５２】尚、操作パネル１１に設けたＬＥＤ１１
ａ，１１ｂ，ＬＥＤ１６ａ〜ＬＥＤ１８ａ，ＬＥＤ２２
ａ〜ＬＥＤ２４ａ，アラート表示部２６や、液晶ディス
プレイ１３等は図６に示した表示デバイス（表示手段）
Ａである。また、操作パネル１１のタッチパネル１４や
キー１６〜２５等は図６に示した各種入力キー（入力手
段）Ｂである。 ＜制御回路＞この様な操作パネル１１を有する画像形成
装置１０は、図４に示した様に、商用電源ＰＳに接続さ
れ且つ装置全体に必要な電力を供給する電源ユニット
（直流電源）２８と、この電源ユニット２８により動作
させられる制御回路２９を有する。この電源ユニット２
８や制御回路２９は図示しない回路基板に組み込まれて
一つのモジュールを構成している。

【００５３】この電源ユニット２８は、商用電源ＰＳか
らの交流を整流・平滑・降圧して、装置内で使用される
各種ＤＣ電源や、定着ユニットのヒータを点灯するため
のヒータ電源等を生成している。例えば、電源ユニット
２８は、図５に示したように、商用電源ＰＳからの交流
電圧を整流、平滑及び降圧して、直流電圧＋５Ｖ（後述
するＶＣＣ），＋５ＶＥ，＋１２Ｖ，＋２４Ｖ等を出力
すると共に、定着ヒータ電源電圧を出力する。この電源
ユニット２８の直流電圧＋５Ｖ（後述するＶＣＣ）の電
源はロジック回路用電源として用いられ、電源ユニット
２８の駆動電圧＋２４Ｖの電源はディスプレイ駆動用電
源として用いられる。

【００５４】また、制御回路２９は、図６に示したよう
に、操作部２７の一部を構成する操作部コントローラ３
０と、様々な画像処理を行うシステムコントローラ３１
と、画像形成装置の動作制御を行うエンジンコントロー
ラ３２と、ＦＡＸアプリケーションの制御を行うＦＡＸ
コントローラ３３と、各種センサーからの入力信号処理
を行うＩ／Ｏコントローラ３４を有する。

【００５５】尚、操作部コントローラ３０，エンジンコ
ントローラ３２，ＦＡＸコントローラ３３等はシステム
コントローラ３１に接続されている。また、このシステ
ムコントローラ３１には画像データの一時保存等を行う
ためのハードディスク（ＨＤＤ）等の外部記憶装置３５
が接続されている。また、このシステムコントローラ３
１の例では、内部のプログラムＲＯＭを増設することに
より、プリンターアプリケーションの拡張が可能であ
る。更に、システムコントローラ３１をＮＩＣ（Networ
k Interface Card）やセントロニクス（Centronics）Ｉ
／Ｆを介してサーバーやＰＣ（パソコン）と接続するこ
とにより、画像形成装置１０はシステムコントローラ３
１を介してプリンタ出力が可能となっている。

【００５６】更に、エンジンコントローラ３２にはＩ／
Ｏコントローラ３４が接続され、Ｉ／Ｏコントローラ３
４には画像形成装置１０の各部のモータ，クラッチ等の
可動部やセンサ等の検出部が動作部３６として接続され
ている。このＩ／Ｏコントローラ３４は、機機内のモー
タ，クラッチ等の駆動制御や、各種センサーからの入力
信号処理を行う様になっている。

【００５７】また、エンジンコントローラ３２には、画
像読取装置３７，画像書込装置３８，画像定着ユニット
３９を有する。

【００５８】この画像読取装置３７は、図示しない原稿
台上の原稿を光学的に読み取る様になっている。また、
画像書込装置３８は、画像読取装置３７で読み込まれた
画像データから図示しない感光体に静電潜像を形成させ
る様になっている。この感光体の静電潜像に微細なトナ
ーの粒子が付着させられることにより、静電潜像が現像
されて、トナーによる画像が感光体に形成されるように
なっている。そして、この感光体に形成されたトナーに
よる画像はコピー用紙に転写されて、この画像が転写さ
れたコピー用紙は図示しない給紙ローラにより画像定着
ユニット３９に送られるようになっている。この画像定
着ユニット３９は、コピー用紙上のトナー像を熱定着さ
せる様になっている。この様な一連の読取から熱定着ま
での画像形成のための構成には周知の構造が採用できる
ので、その詳細な説明は省略する。次に、上述した操作
部２７を図６，図７を用いて詳説する。（操作部２７）
この操作部２７は上述した表示デバイスＡや各種キーＢ
を有すると共に、操作部コントローラ３０を液晶ディス
プレイ１３の制御用のロジック回路（液晶ディスプレイ
１３の駆動電圧制御回路）、すなわち操作パネル制御回
路（表示手段制御回路）として有する。尚、表示デバイ
スＡは、上述したように操作パネル１１に設けたＬＥＤ
１１ａ，１１ｂ，ＬＥＤ１６ａ〜ＬＥＤ１８ａ，ＬＥＤ
２２ａ〜ＬＥＤ２４ａ，アラート表示部２６や、液晶デ
ィスプレイ１３等である。また、各種キーＢは、操作パ
ネル１１のタッチパネル１４等のソフトキーやキー１６
〜２５等のハードキースイッチである。そして、操作部
コントローラ３０は、表示デバイスＡの表示制御や各種
キーＢからの入力情報を処理する。

【００５９】この操作部コントローラ３０には、図７に
示したように、１チップマイコンであるＣＰＵ４０が演
算制御回路（制御手段）として制御のために使用されて
いる。そして、このＣＰＵ４０は、内蔵の通信機能によ
りシステムコントローラ３１と接続されている。また、
ＣＰＵバス４１には、制御プログラムやデータを格納す
るＲＯＭ４２、処理データの一時的な保存や加工を行う
ためのワークＲＡＭ４３、液晶ディスプレイ（ＬＣＤ）
１３の表示制御とタッチパネル１４の駆動を制御するＬ
ＣＤ／タッチパネルコントローラ４４が接続されてい
る。

【００６０】このＬＣＤ／タッチパネルコントローラ４
４には、ＬＣＤの表示データを格納するＶＲＡＭ４５が
接続されている。そして、表示データは、ＶＲＡＭ４５
から逐次読み出し液晶ディスプレイ（ＬＣＤ）１３へ送
られる様になっている。また、タッチパネル１４は、ア
ナログ式のものが使用されている。そして、ＬＣＤ／タ
ッチパネルコントローラ４４は、タッチパネル１４を制
御するためのデータを出力するポートを有する。しか
も、ＬＣＤ／タッチパネルコントローラ４４は、このポ
ートから出力されるポートデータをドライバー４６を介
してタッチパネル１４に入力することにより、タッチパ
ネル１４のバイアス制御を行う様になっている。

【００６１】上述のＬＥＤ１１ａ，１１ｂ，ＬＥＤ１６
ａ〜ＬＥＤ１８ａ，ＬＥＤ２２ａ〜ＬＥＤ２４ａ，アラ
ート表示部２６等の表示デバイスＡは、ＣＰＵ４０の汎
用ポートに接続されいる。このＣＰＵ４０は、表示デバ
イスＡを点灯制御するようになっている。また、タッチ
パネル１４等のソフトキーやキー１６〜２５等の各種キ
ーＢはＣＰＵ４０の汎用ポートに接続されている。そし
て、ＣＰＵ４０は、各種キーＢからの入力データの処理
を行う様になっている。

【００６２】また、ロジック回路としての操作部コント
ローラ３０は、操作部コントローラ３０全体の電源電圧
を検出するロジック電圧検出回路４７をロジック回路電
圧検出手段として有する。このロジック電圧検出回路４
７は、ロジック回路である操作部コントローラ３０全体
の電源電圧を監視して、ＣＰＵ４０やＬＣＤ／タッチパ
ネルコントローラ４４に対して初期化のためのリセット
信号を生成し供給するようになっている。このロジック
電圧検出回路４７には、ロジック回路（操作部コントロ
ーラ３０又はＬＣＤ／タッチパネルコントローラ４４）
の電圧を検出して、異常電圧によるロジック回路（操作
部コントローラ３０）のＣＰＵ４０等の制御手段の異常
動作を防止する機能を有しているリセット回路を用いる
ことができる。このリセット回路としては周知のものを
用いることができる。

【００６３】尚、電源ユニット（ＰＳＵ）２８の＋５Ｖ
の直流電源からの直流電圧＋５Ｖが、ＣＰＵ４０及びＬ
ＣＤ／タッチパネルコントローラ４４に印加される。そ
して、ロジック電圧検出回路４７が＋５Ｖの直流電圧を
監視（検出）している。

【００６４】また、操作部コントローラ３０内にて３Ｖ
系の電源が必要な場合は、この電源の電圧＋３Ｖ又は＋
３．３Ｖを３Ｖ系としてレギュレータ４８によりローカ
ルレギュレートして生成することが多い。これは、３Ｖ
系の電源容量が比較的少ないことに加え、電源ユニット
（ＰＳＵ）２８からの距離が長くなると電圧安定度が低
下するためである。従って、上述のように操作部コント
ローラ３０内にローカルなレギュレータ４８を設けて、
このレギュレータ４８から操作部コントローラ３０内の
３Ｖ系の電圧が必要な部分に３Ｖ系の電圧を供給するこ
とで、供給する電圧の安定度を確保することができる。

【００６５】更に、液晶ディスプレイ（ＬＣＤ）１３の
ロジック電源としては電源ユニット（ＰＳＵ）２８の電
圧＋５Ｖの電源が直接用いられることが多い。即ち、電
源ユニット（ＰＳＵ）２８の電圧＋５Ｖが液晶ディスプ
レイ１３のロジック回路に動作電圧（制御電圧）として
直接印加されることが多い。

【００６６】しかし、本実施例において、液晶ディスプ
レイ（ＬＣＤ）１３のロジック回路に用いられるロジッ
ク電源（ＶＣＣ）は、ＬＣＤ／タッチパネルコントロー
ラ４４の電源と同じ電源が用いられている。即ち、電源
ユニット（ＰＳＵ）２８の＋５Ｖの電圧がＬＣＤ／タッ
チパネルコントローラ４４に印加され、ＬＣＤ／タッチ
パネルコントローラ４４からの動作電圧（制御電圧）が
動作信号（制御信号）即ちタイミング信号として液晶デ
ィスプレイ１３に入力される。

【００６７】この様に液晶ディスプレイ（ＬＣＤ）１３
に印加される動作電圧は、電源ユニット（ＰＳＵ）２８
から供給されるようになっている。尚、３Ｖ系の電圧
を、レギュレータ４８の３Ｖ系の電源から液晶ディスプ
レイ（ＬＣＤ）１３内のロジック回路に印加するように
しても良い。 ＜ＬＣＤ電源制御回路（ＬＣＤ電圧制御回路）＞また、
操作部コントローラ３０は、ＬＣＤ電源制御回路（ＬＣ
Ｄ電圧制御回路）４９をディスプレイ電圧制御手段とし
て有する。そして、電源ユニット２８の＋２４Ｖの電圧
はＬＣＤ電源制御回路４９を介して液晶ディスプレイ１
３に駆動電圧として印加される様になっている。以下、
このＬＣＤ電源制御回路４９について更に詳説する。

【００６８】このＬＣＤ電源制御回路４９は、図８
（ａ）に示したように、ＬＣＤ駆動電圧遮断手段として
のＬＣＤ駆動電源供給／遮断回路（ＬＣＤ駆動電圧供給
／遮断手段）５０、及びＬＣＤ電荷強制放電手段（ＬＣ
Ｄ残留電荷強制放電手段）Ｃを有する。また、この強制
放電手段Ｃは、放電電流制限手段としての放電電流制限
回路５１、実質的なＬＣＤ残留電荷放電手段としてのＬ
ＣＤ電荷強制放電回路５２を有する。

【００６９】そして、ＬＣＤ駆動電圧制御用のＬＣＤ駆
動電源供給／遮断回路５０の入力側には電源ユニット２
８の＋２４Ｖの電圧が印加される様になっている。ま
た、ＬＣＤ駆動電源供給／遮断回路５０の出力側は、液
晶ディスプレイ１３の駆動回路（図示せず）が接続され
ていると共に、放電電流制限回路５１及びＬＣＤ電荷強
制放電回路５２を介してアースされている。この様に構
成することで、ＬＣＤ駆動電源供給／遮断回路５０及び
ＬＣＤ電荷強制放電回路５２の両方が切り替わる時期に
大きな貫通電流がＬＣＤ駆動用電源とアースＧＮＤとの
間に流れるのを防止して、液晶ディスプレイ１３や電源
制御回路４９等の劣化防止をするようにしている。

【００７０】また、ロジック電圧検出回路４７には本例
では例えばリセットＩＣ（リセット回路）を用いている
が、必ずしもリセットＩＣを用いる必要はない。本例で
は、ロジック電圧検出回路４７からリセット信号「Ｌ」
又は「Ｈ」がロジック電圧検出信号として出力される。
こののロジック電圧検出信号は、ＬＣＤ駆動電源供給／
遮断回路５０の制御信号入力側に入力されると共に、Ｌ
ＣＤ電荷強制放電回路５２の制御信号入力側に入力され
ている。

【００７１】しかも、ＬＣＤ駆動電源供給／遮断回路５
０がＯＮしているときは、電源ユニット２８の＋２４Ｖ
の電圧がＬＣＤ駆動電源供給／遮断回路５０を介して液
晶ディスプレイ１３の回路（図示せず）に駆動電圧ＶＥ
Ｅとして印加される。即ち、このＬＣＤ駆動電源供給／
遮断回路５０は、ロジック電圧検出回路４７からのリセ
ット信号が「Ｈ」になるとＯＮして、駆動電圧ＶＥＥと
して＋２４Ｖを出力し、この駆動電圧ＶＥＥを液晶ディ
スプレイ１３の回路（図示せず）に印加する様になって
いる。

【００７２】また、ＬＣＤ駆動電源供給／遮断回路５０
がＯＦＦしているときは、ＬＣＤ駆動電源供給／遮断回
路５０を介して液晶ディスプレイ１３の駆動回路（図示
せず）に入力されている駆動電圧ＶＥＥが遮断されるよ
うになっている。即ち、このＬＣＤ駆動電源供給／遮断
回路５０は、ロジック電圧検出回路４７からのリセット
信号が「Ｌ」になるとＯＦＦして、駆動電圧ＶＥＥの出
力を停止し、液晶ディスプレイ１３に印加されていた駆
動電圧ＶＥＥを遮断する様になっている。

【００７３】更に、ＬＣＤ電荷強制放電回路５２は、ロ
ジック電圧検出回路４７からのリセット信号が「Ｌ」に
なるとＯＮして、駆動電圧ＶＥＥの残留電荷すなわち液
晶ディスプレイ１３の図示しない駆動回路の残留電荷を
放電電流制限回路５１を介して強制放電させる。また、
ＬＣＤ駆動電圧制御用のＬＣＤ電荷強制放電回路５２
は、ロジック電圧検出回路４７からのリセット信号が
「Ｈ」になるとＯＦＦして、液晶ディスプレイ１３の図
示しない回路に駆動電圧ＶＥＥを正常に印加するように
なっている。

【００７４】しかも、放電電流制限回路５１は、駆動電
圧ＶＥＥによる残留電荷を強制放電させるときに、ＬＣ
Ｄ電荷強制放電回路５２が許容できる電流値以下になる
ように、またリセット信号が「Ｈ」→「Ｌ」になるタイ
ミングで、ＬＣＤ駆動電源供給／遮断回路５０とＬＣＤ
電荷強制放電回路５２が同時にＯＮした場合でも双方の
回路５０，５２が破壊されないように貫通電流が双方の
許容電流値以下になるように設けられている。 [作用]次に、この様な構成の画像形成装置１０の電源Ｏ
Ｎ・ＯＦＦに伴う液晶ディスプレイ１３の電圧制御につ
いて説明する。 (i)液晶ディスプレイ１３のオフ状態 この様な構成において、低電力の待機モードに移行／復
帰するための電源キー（電源スイッチ）２５の押圧操作
（オン操作）を繰り返す毎に、システムコントローラ３
１に入力される。この電源キー２５のオン信号がシステ
ムコントローラ３１に交互に入力されると、システムコ
ントローラ３１は低電力の待機モードに移行と待機モー
ドからの復帰制御を交互に繰り返す。

【００７５】そして、この低電力の待機モードに移行し
ている状態では、システムコントローラ３１はエンジン
コントローラ３２やＦＡＸコントローラ３３を低電力の
待機モードにしている。

【００７６】しかも、この低電力の待機モードにおいて
システムコントローラ３１は、操作部コントローラ（ロ
ジック回路）３０に供給している電源をオフさせてい
る。 (ii)電源キー２５の操作による液晶ディスプレイ１３の
ON動作 この様な液晶ディスプレイ１３の表示のオフ状態、即ち
液晶ディスプレイ１３の待機状態から、上述した電源ス
イッチ２５を押圧操作すると、この電源スイッチ２５か
らのON信号がシステムコントローラ３１に入力される。
これにより、システムコントローラ３１はエンジンコン
トローラ３２及びＦＡＸコントローラ３３等を待機状態
から復帰させる。

【００７７】また、この復帰に伴いシステムコントロー
ラ３１は、電源ユニット２８から操作部コントローラ３
０への電源供給を開始させる。

【００７８】この際、ＬＣＤ／タッチパネルコントロー
ラ４４に印加される電源電圧ＶＣＣは、図１０に示した
ように時間ｔ１から徐々に上昇（昇圧）して、時間ｔ２
で最大となる。

【００７９】そして、ロジック電圧検出回路５１は、Ｌ
ＣＤ／タッチパネル４４に印加された回路用電圧ＶＣＣ
が最大になる時間ｔ２の直前の時間ｔ２′で電圧ＶＴＨ
を基準電圧（ロジック回路電圧、閾値電圧即ち設定電
圧）として検出する。この基準電圧は、例えば本実施例
では電源電圧ＶＣＣの最大の８０％程度に設定されてい
る。尚、ロジック電圧検出回路５１から出力されるリセ
ット信号は、ＬＣＤ／タッチパネルコントローラ４４へ
の電圧ＶＣＣが時間ｔ２で最大となると共に安定するま
で、即ち、ロジック電圧検出回路５１が基準電圧ＶＴＨ
を時間ｔ２′で検出してから一定期間（時間）Ｔだけ経
過するまでは「Ｌ」となっている。

【００８０】そして、ロジック電圧検出回路５１は、基
準電圧ＶＴＨを時間ｔ２′で検出してから一定期間（時
間）Ｔだけ経過したとき、時間ｔ３（ｔ３＞ｔ２＞ｔ
２′）でリセット信号を「Ｌ」から「Ｈ」に切り換え
て、切り換えたリセット信号「Ｈ」をロジック回路電圧
検出信号として出力し、このリセット信号「Ｈ」をＬＣ
Ｄ／タッチパネルコントローラ４４に入力する。このＬ
ＣＤ／タッチパネルコントローラ４４は、リセット信号
「Ｈ」が入力されると、タイミング信号を出力して液晶
ディスプレイ１３に入力する。この様にロジック電圧検
出回路５１は、ロジック回路用電圧ＶＣＣが完全に安定
した時点になるまでＴ時間だけ遅れてリセット信号
「Ｌ」を「Ｈ」に切り換えて出力する。

【００８１】一方、リセット信号「Ｈ」は、時間ｔ３で
ＬＣＤ駆動電源供給／遮断回路５０及びＬＣＤ電荷強制
放電回路５２に入力する。

【００８２】しかも、このＬＣＤ駆動電源供給／遮断回
路５０は、ロジック電圧検出回路４７からのリセット信
号が時間ｔ３で「Ｈ」になるとＯＮして、駆動電圧ＶＥ
Ｅとして＋２４Ｖを出力し、この駆動電圧ＶＥＥを液晶
ディスプレイ１３の駆動回路（図示せず）に印加する。
また、ＬＣＤ電荷強制放電回路５２は、ロジック電圧検
出回路４７からのリセット信号が時間ｔ３で「Ｈ」にな
るとＯＦＦして、液晶ディスプレイ１３の図示しない駆
動回路に駆動電圧ＶＥＥを正常に印加するようになって
いる。そして、駆動電圧ＶＥＥは、時間ｔ３から上昇
（昇圧）して、時間ｔ４で最大の＋２４Ｖになる。

【００８３】これによって、液晶ディスプレイ１３は、
ＬＣＤ／タッチパネルコントローラ４４からのフレーム
信号等のタイミング信号により動作制御させられて、現
在の設定状態や画像形成装置１０の各部の制御状態等を
表示する。

【００８４】この様に駆動電圧ＶＥＥは、回路用電圧
（ロジック回路用電圧）ＶＣＣが最大になる（安定す
る）時間ｔ２より更に遅れた時間ｔ３から液晶ディスプ
レイ１３の図示しない駆動回路に印加される。このた
め、液晶ディスプレイ１３の動作開始時に、電流が液晶
ディスプレイ１３の駆動回路からＬＣＤ／タッチパネル
コントローラ４４を含む操作部コントローラ３０等のロ
ジック回路へ逆流することが防止される。これにより、
液晶ディスプレイ１３の動作開始時におけるロジック回
路や液晶ディスプレイ１３の劣化が防止される。(iii)
電源キー２５の操作による液晶ディスプレイ１３のＯＦ
Ｆ動作また、この様に液晶ディスプレイ１３がＯＮして
現在の設定状態や画像形成装置１０の各部の制御状態等
を表示している状態において、電源キー２５を時間ｔ５
でＯＮ操作すると、このＯＮ操作はシステムコントロー
ラ３１に入力される。

【００８５】そして、システムコントローラ３１は、電
源キー２５からの時間ｔ５でＯＮ信号が入力されると、
システムコントローラ３１はエンジンコントローラ３２
及びＦＡＸコントローラ３３等を待機状態にする。

【００８６】一方、システムコントローラ３１は、電源
キー２５からのＯＮ信号が時間ｔ５で入力されると、Ｃ
ＰＵ４０を動作制御して、ＬＣＤ／タッチパネルコント
ローラ４４へ印加されている電圧ＶＣＣをＯＦＦさせ、
液晶ディスプレイ１３への駆動電源＋２４Ｖを時間ｔ６
でＯＦＦさせる。この際、ＬＣＤ／タッチパネルコント
ローラ４４の電圧ＶＣＣは、時間ｔ５から時間ｔ９に向
けて減少（降圧）する。また、電源＋２４Ｖの電圧が時
間ｔ６から時間ｔ１０に向けて降下し始める。

【００８７】そして、ロジック電圧検出回路４７は、時
間ｔ７で基準電圧ＶＴＨを検出すると、時間ｔ７で直ち
にリセット信号「Ｌ」をロジック電圧検出信号として出
力し、このリセット信号「Ｌ」をＬＣＤ／タッチパネル
コントローラ４４に入力する。

【００８８】このＬＣＤ／タッチパネルコントローラ４
４は、リセット信号「Ｌ」が入力されると、タイミング
信号の出力を停止して、液晶ディスプレイ１３の表示制
御を停止させる。

【００８９】一方、リセット信号「Ｌ」は、時間ｔ７で
ＬＣＤ駆動電源供給／遮断回路５０及びＬＣＤ電荷強制
放電回路５２に入力する。

【００９０】しかも、このＬＣＤ駆動電源供給／遮断回
路５０は、ロジック電圧検出回路４７からのリセット信
号が時間ｔ７で「Ｌ」になると直ちにＯＦＦして、駆動
電圧ＶＥＥとして液晶ディスプレイ１３の駆動回路（図
示せず）に入力されている駆動電圧ＶＥＥ（＋２４Ｖ）
を時間ｔ７で遮断する。これと同時に、ＬＣＤ電荷強制
放電回路５２は、ロジック電圧検出回路４７からのリセ
ット信号が時間ｔ７で「Ｌ」になるとＯＮして、駆動電
圧ＶＥＥの残留電荷すなわち液晶ディスプレイ１３の図
示しない駆動回路の残留電荷を放電電流制限回路５１を
介して強制放電させる。この際、ＬＣＤ／タッチパネル
コントローラ４４の電圧ＶＣＣは時間ｔ９で「０」にな
るが、駆動電圧ＶＥＥの残留電荷は時間ｔ９よりも遙か
に早い時間ｔ８で「０」となる様に、強制放電を急峻に
行う様になっている。このため、液晶ディスプレイ１３
の駆動電圧のＯＦＦ時に、電流が液晶ディスプレイ１３
からＬＣＤ／タッチパネルコントローラ４４を含む操作
部コントローラ３０等のロジック回路へ逆流することが
防止される。これにより、液晶ディスプレイ１３のＯＦ
Ｆ時におけるロジック回路や液晶ディスプレイ１３の劣
化が防止される。

【００９１】また、強制放電に際して放電電流制限回路
５１は、ＬＣＤ電荷強制放電回路５２が許容できる電流
値以下になるように、放電電流を制限する。しかも、放
電電流制限回路５１は、またリセット信号が「Ｈ」から
「Ｌ」になるタイミングのときに、ＬＣＤ駆動電源供給
／遮断回路５０とＬＣＤ電荷強制放電回路５２が同時に
ＯＮした場合でも、双方の回路５０，５２が破壊されな
いように貫通電流が双方の許容電流値以下になるように
制限する。(iV)この様にＬＣＤ電圧制御回路は、液晶デ
ィスプレイ１３にディスプレイ駆動電圧を印加する電源
ユニット２８の＋２４Ｖの電源（ディスプレイ駆動用電
源）と、液晶ディスプレイ１３を動作制御用の操作部コ
ントローラ（ロジック回路）３０と、操作部コントロー
ラ３０に回路駆動電圧を印加する電源ユニット２８の電
源電圧＋５Ｖの電源（ロジック回路用電源）と、操作部
コントローラ３０に印加される回路駆動電圧を検出する
ためのロジック回路電圧検出回路（電圧検出手段）４７
を有する。

【００９２】また、この構成に加えてＬＣＤ電圧制御回
路は、ロジック回路電圧検出回路４７からの検出電圧に
より動作するＬＣＤ駆動電源供給／遮断回路（駆動電圧
遮断手段）５０を有する。

【００９３】しかも、ＬＣＤ駆動電源供給／遮断回路
（駆動電圧遮断手段）５０は、上述のようにロジック回
路電圧検出回路４７が電源ユニット２８の電源電圧＋５
Ｖの電源（ロジック回路用電源）のＯＮ操作時の回路駆
動電圧ＶＣＣの電圧上昇を検出してから安定するまで、
電源ユニット２８の＋２４Ｖの電源（ディスプレイ駆動
用電源）からの駆動電圧を液晶ディスプレイ１３に印加
せずに遮断した状態に制御できる。そして、ＬＣＤ駆動
電源供給／遮断回路（駆動電圧遮断手段）５０は、ロジ
ック回路用電圧ＶＣＣが上昇して安定した時点で動作し
て、電源ユニット２８の＋２４Ｖの電源（ディスプレイ
駆動用電源）からの駆動電圧を液晶ディスプレイ１３に
印加するように制御できる。この様に制御することで、
液晶ディスプレイ１３の動作開始時に、液晶ディスプレ
イ１３のＬＣＤ駆動回路から電流が液晶ディスプレイ１
３からＬＣＤ／タッチパネルコントローラ４４を含む操
作部コントローラ３０等のロジック回路へ逆流すること
を防止できる。これにより、液晶ディスプレイ１３の動
作開始時におけるロジック回路や液晶ディスプレイ１３
の劣化が防止される。

【００９４】また、ＬＣＤ駆動電源供給／遮断回路（駆
動電圧遮断手段）５０は、上述のようにロジック回路電
圧検出回路４７が電源ユニット２８の電源電圧＋５Ｖの
電源（ロジック回路用電源）のＯＦＦ操作時の回路駆動
電圧の電圧降下を検出して、電源ユニット２８の＋２４
Ｖの電源（ディスプレイ駆動用電源）から液晶ディスプ
レイ１３に印加されているディスプレイ駆動電圧を遮断
する様に制御できる。

【００９５】更に、ＬＣＤ制御回路は、ロジック回路電
圧検出回路（電圧検出手段）４７が電源電圧＋５Ｖの電
源（ロジック回路用電源）の電圧降下を検出したとき
に、液晶ディスプレイ１３の残留電荷を強制的に放電さ
せるＬＣＤ電荷強制放電手段Ｃを有する構成とできる。

【００９６】これにより、ＬＣＤのロジック電源すなわ
ち電源ユニット２８の電源電圧＋５Ｖの電源（ロジック
回路用電源）の立ち下がりよりもＬＣＤ駆動電圧を速く
減衰させることができるため、液晶ディスプレイ１３に
ダメージを与えることがない。

【００９７】この様にすることで、ＬＣＤ電荷強制放電
手段Ｃは、ロジック回路電圧検出回路（電圧検出手段）
４７が電源電圧＋５Ｖの電源（ロジック回路用電源）の
電圧降下を検出したときに、液晶ディスプレイ１３の残
留電荷の放電を強制的に開始させると共に、ロジック回
路電圧検出回路（電圧検出手段）４７が電源電圧＋５Ｖ
の電源（ロジック回路用電源）の電圧降下を検出してか
ら回路駆動電圧ＶＣＣが「０」になる前に、ディスプレ
イ駆動電圧が略「０」となるように、残留電荷の放電を
強制的に瞬時に終了させる。このため、液晶ディスプレ
イ１３の駆動電圧のＯＦＦ時に、電流が液晶ディスプレ
イ１３からＬＣＤ／タッチパネルコントローラ４４を含
む操作部コントローラ３０等のロジック回路へ逆流する
ことが防止される。これにより、液晶ディスプレイ１３
のＯＦＦ時におけるロジック回路や液晶ディスプレイ１
３の劣化が防止される。

【００９８】また、駆動電圧遮断手段は、電圧検出手段
が回路駆動電圧のＯＮ時の電圧上昇を検出してから遅れ
て、ディスプレイ駆動電源からのディスプレイ駆動電圧
を前記液晶ディスプレイに印加する様にする様になって
いるが、これに限定されるものではない。例えば、駆動
電圧遮断手段は、電圧検出手段が回路駆動電圧のＯＮ時
の電圧上昇を検出したとき、ディスプレイ駆動電源から
のディスプレイ駆動電圧を前記液晶ディスプレイに印加
する様にする様にしても良い。

【００９９】

【実施例１】また、図８（ａ）に示したＬＣＤ電源制御
回路４９は図９に示したように構成することもできる。
即ち、図８（ａ）のＬＣＤ駆動電圧供給／遮断手段とし
てのＬＣＤ駆動電源供給／遮断回路（ＬＣＤ駆動電圧供
給／遮断回路）５０、放電電流制限手段としての放電電
流制限回路５１、ＬＣＤ駆動電圧放電手段としてのＬＣ
Ｄ電荷強制放電回路５２等は図９に示したように構成で
きる。

【０１００】このＬＣＤ駆動電源供給／遮断回路５０
は、図９に示したように、トランジスタＱ１を駆動電圧
遮断用（駆動電圧制御用）の第１のスイッチング素子と
して有すると共に、ＭＯＳ ＦＥＴ Ｑ２（以下、単に
ＦＥＴ Ｑ２と省略）を駆動電圧遮断用（駆動電圧制御
用）の第２のスイッチング素子（トランジスタ）として
有する。そして、トランジスタＱ１のベースには、ロジ
ック電圧検出回路４７のロジック電圧検出信号が抵抗Ｒ
１を介して入力される様になっている。このトランジス
タＱ１のエミッタはアースされている。また、ＦＥＴ
Ｑ２のゲートには、トランジスタＱ１のコレクタが抵抗
Ｒ２を介して接続されていると共に、ＦＥＴ Ｑ２のソ
ースが抵抗Ｒ３を介して接続されている。尚、ロジック
電圧検出回路４７には、上述した電源ユニット（ＰＳ
Ｕ）２８の電源電圧ＶＣＣ（＋５Ｖ）が印加されてい
る。

【０１０１】しかも、このＦＥＴ Ｑ２のソースには電
源ユニット（ＰＳＵ）２８の電源電圧＋２４Ｖが印加さ
れ、ＦＥＴ Ｑ２のドレインからは電圧ＶＥＥが出力さ
れるようになっている。この電圧ＶＥＥは液晶ディスプ
レイ１３に駆動電圧として入力される様になっている。

【０１０２】また、ＬＣＤ電荷強制放電回路５２は、ト
ランジスタＱ３，Ｑ４を残留電荷放電用（駆動電圧制御
用）の第１，第２のスイッチング素子として有する。こ
のトランジスタＱ３のベースには、ロジック電圧検出回
路４７のロジック電圧検出信号が抵抗Ｒ４を介して入力
される様になっている。また、トランジスタＱ３のベー
スには、トランジスタＱ３のエミッタが抵抗Ｒ５を介し
て接続されている。しかも、トランジスタＱ３のエミッ
タには上述した電源ユニット（ＰＳＵ）２８の電源電圧
ＶＣＣ（＋５Ｖ）が印加され、トランジスタＱ３のベー
スには抵抗Ｒ５を介して電源ユニット（ＰＳＵ）２８の
電源電圧ＶＣＣ（＋５Ｖ）が印加されている。

【０１０３】更に、トランジスタＱ４ベースにはトラン
ジスタＱ３のコレクタが抵抗Ｒ６を介して接続され、ト
ランジスタＱ４のコレクタにはＦＥＴ Ｑ２のドレイン
が放電電流制限抵抗（放電電流制限手段）としての抵抗
ＲＬを介して接続されているまた、トランジスタＱ４の
エミッタはアースされている。

【０１０４】尚、トランジスタＱ１，Ｑ３のベースに
は、それぞれ抵抗Ｒ１，Ｒ４には抵抗Ｒ７を介して電源
ユニット（ＰＳＵ）２８の電源電圧ＶＣＣ（＋５Ｖ）が
印加されている。また、抵抗Ｒ１，Ｒと抵抗Ｒ７との間
はＣＰＵ４０のリセット端子及びＬＣＤ／タッチパネル
コントローラ４４に接続されている。

【０１０５】次に、この様な構成のＬＣＤ電源制御回路
４９の作用を説明する。 (i)液晶ディスプレイ１３のオフ状態 この様な構成において、低電力の待機モードに移行／復
帰するための電源キー（電源スイッチ）２５の押圧操作
（オン操作）を繰り返す毎に、このオン操作がシステム
コントローラ３１に入力される。この電源キー２５のオ
ン信号がシステムコントローラ３１に交互に入力される
と、システムコントローラ３１は低電力の待機モードに
移行と待機モードからの復帰制御を交互に繰り返す。

【０１０６】そして、この低電力の待機モードに移行し
ている状態では、システムコントローラ３１はエンジン
コントローラ３２やＦＡＸコントローラ３３を低電力の
待機モードにしている。

【０１０７】しかも、この低電力の待機モードにおいて
システムコントローラ３１は、液晶ディスプレイ１３の
駆動制御のためのタイミング信号がＬＣＤ／タッチパネ
ルコントローラ４４から出力されないように、操作部コ
ントローラ（ロジック回路）３０をオフさせている。 (ii)電源キー２５の操作による液晶ディスプレイ１３の
ON動作 この様な液晶ディスプレイ１３の表示のオフ状態、即ち
液晶ディスプレイ１３の待機状態から、上述した電源ス
イッチ２５を押圧操作すると、この電源スイッチ２５か
らのON信号がシステムコントローラ３１に入力される。
これにより、システムコントローラ３１はエンジンコン
トローラ３２及びＦＡＸコントローラ３３等を待機状態
から復帰させる。

【０１０８】また、この復帰に伴いシステムコントロー
ラ３１は、ＣＰＵ４０を動作制御して、電源ユニット２
８の電源電圧ＶＣＣ（＋５Ｖ）をＬＣＤ／タッチパネル
コントローラ４４に印加し、ＬＣＤ／タッチパネルコン
トローラ４４を待機状態から復帰への動作を開始させ
る。

【０１０９】この際、ＬＣＤ／タッチパネルコントロー
ラ４４に印加される電源電圧ＶＣＣは、図１０に示した
ように時間ｔ１から徐々に上昇（昇圧）して、時間ｔ２
で最大となる。

【０１１０】そして、ロジック電圧検出回路５１は、Ｌ
ＣＤ／タッチパネル４４に印加された回路用電圧ＶＣＣ
が最大になる時間ｔ２の直前の時間ｔ２′で電圧ＶＴＨ
を基準電圧（ロジック回路電圧、閾値電圧即ち設定電
圧）として検出する。この基準電圧は、例えば本実施例
では電源電圧ＶＣＣの最大の８０％程度に設定されてい
る。尚、ロジック電圧検出回路５１から出力されるリセ
ット信号は、ＬＣＤ／タッチパネルコントローラ４４へ
の電圧ＶＣＣが時間ｔ２で最大となると共に安定するま
で、即ち、ロジック電圧検出回路５１が基準電圧ＶＴＨ
を時間ｔ２′で検出してから一定期間（時間）Ｔだけ経
過するまでは「Ｌ」となっている。

【０１１１】そして、ロジック電圧検出回路５１は、基
準電圧ＶＴＨを時間ｔ２′で検出してから一定期間（時
間）Ｔだけ経過したとき、時間ｔ３（ｔ３＞ｔ２）でリ
セット信号を「Ｌ」から「Ｈ」に切り換えてロジック回
路電圧検出信号として出力し、このリセット信号「Ｈ」
をＬＣＤ／タッチパネルコントローラ４４に入力する。
このＬＣＤ／タッチパネルコントローラ４４は、リセッ
ト信号「Ｈ」が入力されると、タイミング信号を出力し
て液晶ディスプレイ１３に入力する。この様にロジック
電圧検出回路５１は、ロジック回路用電圧ＶＣＣが完全
に安定した時点になるまでＴ時間だけ遅れてリセット信
号「Ｌ」を「Ｈ」に切り換えて出力する。

【０１１２】一方、リセット信号「Ｈ」の電圧は、時間
ｔ３でＬＣＤ駆動電源供給／遮断回路５０のトランジス
タＱ１に抵抗Ｒ１を介して印加されると同時に、ＬＣＤ
電荷強制放電回路５２のトランジスタＱ３に入力さ抵抗
Ｒ４を介して印加される。

【０１１３】しかも、このトランジスタＱ１は、ロジッ
ク電圧検出回路４７からのリセット信号が時間ｔ３で
「Ｈ」になるとＯＮする。これにより、電源ユニット２
８の電源電圧＋２４による電流が抵抗Ｒ３，Ｒ２及びト
ランジスタＱ１を介してアースに流れ、ＦＥＴ Ｑ２の
ゲートに印加される電圧が＋２４Ｖから抵抗Ｒ３で分圧
される電圧（＋２４Ｖよりも充分に低い値）になり、Ｆ
ＥＴ Ｑ２のソース−ドレイン間が導通し、ＦＥＴ Ｑ
２がＯＮする。このＦＥＴ Ｑ２のＯＮにより、電源ユ
ニット２８の電源電圧＋２４が駆動電圧ＶＥＥとしてＦ
ＥＴ Ｑ２のドレインから出力され、この駆動電圧ＶＥ
Ｅが液晶ディスプレイ１３の駆動回路（図示せず）に印
加される。

【０１１４】また、ＬＣＤ電荷強制放電回路５２のトラ
ンジスタＱ３は、ロジック電圧検出回路４７からのリセ
ット信号が時間ｔ３で「Ｈ」になるとＯＦＦして、トラ
ンジスタＱ４のベースに印加されていた電源電圧ＶＣＣ
を遮断し、トランジスタＱ４をＯＦＦさせる。これによ
り、ＦＥＴ Ｑ２から出力される駆動電圧ＶＥＥが液晶
ディスプレイ１３の図示しない駆動回路に正常に印加で
きるようになっている。そして、駆動電圧ＶＥＥは、時
間ｔ３から上昇（昇圧）して、時間ｔ４で最大の＋２４
Ｖになる。

【０１１５】これによって、液晶ディスプレイ１３は、
ＬＣＤ／タッチパネルコントローラ４４からのフレーム
信号等のタイミング信号により動作制御させられて、現
在の設定状態や画像形成装置１０の各部の制御状態等を
表示する。この様に駆動電圧ＶＥＥは、回路用電圧（ロ
ジック回路用電圧）ＶＣＣが最大になる（安定する）時
間ｔ２より更に遅れた時間ｔ３から液晶ディスプレイ１
３の図示しない駆動回路に印加される。このため、液晶
ディスプレイ１３の駆動回路からＬＣＤ／タッチパネル
コントローラ４４を含む操作部コントローラ３０等のロ
ジック回路へ逆流することが防止され、液晶ディスプレ
イ１３の動作開始時における劣化が防止される。 (iii)電源キー２５の操作による液晶ディスプレイ１３
のＯＦＦ動作 また、この様に液晶ディスプレイ１３がＯＮして現在の
設定状態や画像形成装置１０の各部の制御状態等を表示
している状態において、電源キー２５を時間ｔ５でＯＮ
操作すると、このＯＮ操作はシステムコントローラ３１
に入力される。

【０１１６】そして、システムコントローラ３１は、電
源キー２５からの時間ｔ５でＯＮ信号が入力されると、
システムコントローラ３１はエンジンコントローラ３２
及びＦＡＸコントローラ３３等を待機状態にする。

【０１１７】一方、システムコントローラ３１は、電源
キー２５からのＯＮ信号が時間ｔ５で入力されると、Ｌ
ＣＤ／タッチパネルコントローラ４４へ印加されている
電圧ＶＣＣをＯＦＦさせ、液晶ディスプレイ１３への駆
動電源＋２４Ｖを時間ｔ６でＯＦＦさせる。この際、Ｌ
ＣＤ／タッチパネルコントローラ４４の電圧ＶＣＣは、
時間ｔ５から時間ｔ９に向けて減少（降圧）する。ま
た、電源＋２４Ｖの電圧が時間ｔ６から時間ｔ１０に向
けて降下し始める。

【０１１８】そして、ロジック電圧検出回路４７は、時
間ｔ７で基準電圧ＶＴＨを検出すると、時間ｔ７でリセ
ット信号「Ｌ」を直ちにロジック電圧検出信号として出
力し、このリセット信号「Ｌ」をＬＣＤ／タッチパネル
コントローラ４４に入力する。

【０１１９】このＬＣＤ／タッチパネルコントローラ４
４は、リセット信号「Ｌ」が入力されると、タイミング
信号の出力を停止して、液晶ディスプレイ１３の表示制
御を停止させる。

【０１２０】一方、リセット信号「Ｌ」の電圧は、時間
ｔ７でＬＣＤ駆動電源供給／遮断回路５０のトランジス
タＱ１のベースに抵抗Ｒ１を介して印加されると共に、
ＬＣＤ電荷強制放電回路５２のトランジスタＱ３のベー
スに抵抗Ｒ４を介して印加される。

【０１２１】しかも、このＬＣＤ駆動電源供給／遮断回
路５０のトランジスタＱ１は、ロジック電圧検出回路４
７からのリセット信号が時間ｔ７で「Ｌ」になるとＯＦ
Ｆする。これにより、電源ユニット２８の電源電圧＋２
４が抵抗Ｒ３を介してＦＥＴＱ２のゲートに印加され、
ＦＥＴ Ｑ２のソース−ドレイン間の導通が遮断され、
ＦＥＴ Ｑ２がＯＦＦする。この結果、ＦＥＴ Ｑ２
は、ドレインからの駆動電圧ＶＥＥ（＋２４Ｖ）の出力
を停止し、駆動電圧ＶＥＥとして液晶ディスプレイ１３
の駆動回路（図示せず）に入力されている駆動電圧ＶＥ
Ｅ（＋２４Ｖ）を遮断する。

【０１２２】これと同時に、ＬＣＤ電荷強制放電回路５
２のトランジスタＱ３は、ロジック電圧検出回路４７か
らのリセット信号が時間ｔ７で「Ｌ」になるとＯＮし
て、電源電圧ＶＣＣをトランジスタＱ３及び抵抗Ｒ６を
介してトランジスタＱ４のベースに印加する。これによ
り、トランジスタＱ４がＯＮして、ＦＥＴ Ｑ２のドレ
インを放電電流制限抵抗ＲＬを介してアースに導通す
る。これにより、駆動電圧ＶＥＥによる残留電荷すなわ
ち液晶ディスプレイ１３の図示しない駆動回路の残留電
荷が放電電流制限回路である放電電流制限抵抗ＲＬ及び
トランジスタＱ４を介してアースに強制放電させられ
る。この際、駆動電圧ＶＥＥによる残留電荷は、放電電
流制限抵抗ＲＬで制限される最大電流値でアースに流れ
るため、急峻に低下して時間ｔ８で０Ｖに達する。

【０１２３】この様にして、ＬＣＤ／タッチパネルコン
トローラ４４の電圧ＶＣＣが時間ｔ９で「０」になるよ
りも遙かに前に、駆動電圧ＶＥＥの残留電荷が時間ｔ５
で「０」となる様に、強制放電を急峻に行う様にしてい
る。

【０１２４】尚、この様なＬＣＤ電荷強制放電回路５２
がない場合には、駆動電圧ＶＥＥによる残留電荷すなわ
ち液晶ディスプレイ１３の図示しない駆動回路の残留電
荷が破線で示したように時間ｔ６から時間ｔ１０の間で
緩やかに低下するため、ＬＣＤ／タッチパネルコントロ
ーラ４４の電圧ＶＣＣが時間ｔ９で「０」になっても、
液晶ディスプレイ１３の図示しない駆動回路の残留電荷
による電圧が「０」とならない。しかし、本実施例によ
れば、ＬＣＤ／タッチパネルコントローラ４４の電圧Ｖ
ＣＣが時間ｔ９で「０」になるよりも遙かに前に、駆動
電圧ＶＥＥによる残留電荷が時間ｔ７から時間ｔ８の間
で急峻に放電されて時間ｔ８で「０」となる。

【０１２５】この結果、例えば、表示品位改善のため
に、液晶ディスプレイ１３内の図示しない駆動回路に比
較的多くのコンデンサを設けた場合でも、ＦＥＴ Ｑ２
のＯＦＦよる電源遮断時に液晶ディスプレイ１３内部の
残留電荷の放電が遅くなるようなことはない。これによ
り、て液晶ディスプレイ１３の駆動電源すなわち駆動電
圧ＶＥＥによる残留電荷の立ち下がりが擬似的に遅くな
るようなことはない。

【０１２６】また、この強制放電に際して放電電流制限
回路である放電電流制限抵抗ＲＬは、ＬＣＤ電荷強制放
電回路５２のトランジスタＱ４が許容できる電流値以下
になるように、放電電流を制限する。また、放電電流制
限抵抗ＲＬは、またリセット信号が「Ｈ」から「Ｌ」に
なるタイミングのときに、ＬＣＤ駆動電源供給／遮断回
路５０のＦＥＴ Ｑ２とＬＣＤ電荷強制放電回路５２の
トランジスタＱ４が同時にＯＮした場合でも、ＦＥＴ
Ｑ２及びトランジスタＱ４の双方が破壊されないよう
に、ＦＥＴ Ｑ２及びトランジスタＱ４の貫通電流がＦ
ＥＴ Ｑ２及びトランジスタＱ４の許容電流値以下にな
るように制限する。

【０１２７】尚、トランジスタＱ４に直列に入っている
電流制限抵抗ＲＬは、使用する液晶ディスプレイ１３内
部のコンデンサ容量（残留電荷）を考慮し、ＶＣＣが落
ちきるまでにＶＥＥを放電できる値に選定する。また、
電流制限抵抗ＲＬは、トランジスタＱ２とトランジスタ
Ｑ４の動作タイミングにより貫通電流が発生した場合の
トランジスタ保護の役割もあるため、トランジスタＱ４
と直列に挿入する必要がある。

【０１２８】この様に放電電流制限手段は、スイッチン
グ素子であるトランジスタＱ４の動作時に、このトラン
ジスタＱ４流れる電流によりトランジスタＱ４が破壊さ
れない程度に放電電流を制限する抵抗値を有する放電電
流制限抵抗ＲＬである。しかも、放電電流制限抵抗ＲＬ
は液晶ディスプレイ１３の残留電荷の放電をロジック回
路の回路駆動電圧が「０」になる前に終了する様に放電
電流を制限するように抵抗値が設定されている。

【０１２９】この構成によれば、上述したようにＬＣＤ
／タッチパネルコントローラ４４の電圧ＶＣＣが時間ｔ
９で「０」になるよりも遙かに前に、駆動電圧ＶＥＥに
よる残留電荷が時間ｔ７から時間ｔ８の間で急峻に放電
されて時間ｔ８で「０」となる。しかも、スイッチング
素子であるトランジスタＱ４とは別に放電電流制限ＲＬ
抵抗を設けているので、使用する液晶ディスプレイ１３
の残留電荷量に合わせて、放電用のトランジスタＱ４を
流れる最大の放電電流値を設定することができる。しか
も、これにより放電用のトランジスタＱ４の保護を行う
ことができる。すなわち、液晶ディスプレイ１３の残留
電荷がトランジスタＱ４を介して放電される際に、放電
電流制限抵抗ＲＬによりトランジスタＱ４を流れる電流
がトランジスタＱ４を破壊しない様に制限するので、残
留電荷の強制放電によりトランジスタＱ４が破壊される
のを簡単な構成で未然に防止できる。

【０１３０】

【実施例２】また、図１１は本発明の第２実施例を示し
たものである。この方式では、図９のトランジスタＱ４
の代わりにＦＥＴ Ｑ５（スイッチング素子、トランジ
スタ）をＬＣＤ電荷強制放電手段（ＬＣＤ残留電荷強制
放電手段）として使用し、電流制限抵抗ＲＬは削除して
いる。ＦＥＴ Ｑ５がＯＮしてＦＥＴ Ｑ５のドレイン
−ソース間が導通しても、このＦＥＴ Ｑ５のドレイン
−ソース間にはＦＥＴＱ５固有の導通抵抗（放電電流制
限手段としての放電電流制限抵抗）が内部抵抗として存
在する。このため、ＦＥＴ Ｑ５固有の導通抵抗はドレ
イン電流を制限することができる。

【０１３１】これにより、適切な導通抵抗の抵抗値を有
するＦＥＴ Ｑ５を選択することにより、電流制限抵抗
（ＲＬ）を削除することができる。尚、ＦＥＴ Ｑ５以
外の構成作用は、図９の実施例と同様であるので、その
説明は省略する。

【０１３２】この場合の導通抵抗は、ＦＥＴ Ｑ５が許
容できる全損失を越えないように抵抗値を設定すればよ
い。また、この時ＦＥＴ Ｑ５の最大ドレイン電流値を
越えないことも必要である。例として、ＶＥＥが＋２４
Ｖ全損失が２Ｗの場合、使用する放電電流制限抵抗は２
４２／２＝２８８Ωとなるので、ＦＥＴ Ｑ５は導通抵
抗の抵抗値が２８８Ωより大きいものを選択すれば良
い。

【０１３３】この様な構成によれば、電源スイッチ２５
の操作によりシステムコントローラ３１がエンジンコン
トローラ３２及びＦＡＸコントローラ３３等を待機状態
にすると、図１２に示したようにロジック回路の一部で
あるＬＣＤ／タッチパネルコントローラ４４へ印加され
ている電圧ＶＣＣが時間ｔ５でＯＦＦされ、電圧ＶＣＣ
が降下を始め、時間ｔ６で液晶ディスプレイ１３の電源
＋２４ＶがＯＦＦされる。これより、電圧ＶＣＣが時間
ｔ５から時間ｔ９に向けて降下し始めると共に、電源＋
２４Ｖの電圧が時間ｔ６から時間ｔ１０に向けて降下し
始める。

【０１３４】これに伴い、上述したＦＥＴ Ｑ２が時間
ｔ７でＯＦＦして、電源ユニット２８の電源から液晶デ
ィスプレイ１３へ印加されている電源電圧＋２４が上述
したＦＥＴ Ｑ２により遮断される。そして、電圧ＶＣ
Ｃの降下電圧が時間ｔ７で所定値になると、この電圧が
ロジック回路電圧検出回路４７により検出される。

【０１３５】このロジック回路電圧検出回路４７は、所
定値まで降下した電圧を時間ｔ７で検出すると、リセッ
ト信号「Ｌ」を出力して、トランジスタＱ３のベースに
入力し、トランジスタＱ３をＯＮさせる。このトランジ
スタＱ３がＯＮすると、電源ユニット２８の電源電圧Ｃ
ＣがトランジスタＱ３を介してＦＥＴ Ｑ５のゲートに
印加され、ＦＥＴ Ｑ５が時間ｔ７でＯＮする。このＦ
ＥＴ Ｑ５のＯＮにより、電圧ＶＥＥによる液晶ディス
プレイ１３の残留電荷がＦＥＴ Ｑ５を介してアース側
に急速に放電される。この放電は時間ｔ７から時間ｔ８
までの間に急速に行われ、液晶ディスプレイ１３の残留
電荷は時間ｔ７で「０」となる。

【０１３６】この後、ＬＣＤ／タッチパネルコントロー
ラ４４へ印加されている電圧ＶＣＣが時間ｔ７で「０」
になる。

【０１３７】尚、ＦＥＴ Ｑ５がない場合には、電源ユ
ニット２８の電源から液晶ディスプレイ１３へ印加され
ている電源電圧＋２４が上述したＦＥＴ Ｑ２により時
間ｔ７で遮断されると、電圧ＶＥＥは破線で示したよう
に時間ｔ６から時間ｔ１０までの間に緩やかに降下（低
下）して時間ｔ１０（ｔ１０＞ｔ９＞ｔ８）で「０」と
なる。このため、ＦＥＴ Ｑ５がない場合には、電圧Ｖ
ＥＥが「０」になる前にロジック回路の一部であるＬＣ
Ｄ／タッチパネルコントローラ４４の電圧ＶＣＣが時間
ｔ８で「０」になり、液晶ディスプレイ１３がダメージ
を受けたり、表示が揺れたりする。

【０１３８】しかし、本実施例のように、液晶ディスプ
レイ１３の残留電荷を時間ｔ７から時間ｔ８間での間に
急峻に放電することで、即ちロジック回路の一部である
ＬＣＤ／タッチパネルコントローラ４４の電圧ＶＣＣが
時間ｔ９で「０」になるより遙かに前に電圧ＶＥＥが時
間ｔ７で「０」になる様にすることで、液晶ディスプレ
イ１３がダメージを受けたり、表示が揺れたりするのが
未然に防止される。

【０１３９】尚、本例では、電圧低下信号の生成をリセ
ットＩＣで代用していたが、コンパレータ等を用いて別
の電圧に設定しても良い。また、液晶ディスプレイ１３
のロジック電源を駆動電圧からシリーズ・レギュレータ
等で生成する場合には、シリーズ・レギュレータの入力
電圧を監視し、ロジック電圧が降下を開始するより高い
レベルに設定しても良い。

【０１４０】尚、放電用のスイッチング素子にはＦＥＴ
Ｑ５を用いた例を示したが、この放電用のスイッチン
グ素子にはＭＯＳ ＦＥＴを用いることができる。 （捕捉説明）この発明のＬＣＤ電源制御方法では、モジ
ュール内の電源ユニット２８の＋５Ｖのロジック回路用
電源の電圧ＶＣＣを電圧検出手段（ロジック電圧検出回
路４７）で検出して、ＬＣＤ駆動用電源からＬＣＤ制御
回路（液晶ディスプレイ１３の図示しない駆動回路）へ
の＋２４Ｖの電源からの電圧ＶＥＥの供給遮断をＬＣＤ
電源供給／遮断手段（ＬＣＤ駆動電源供給／遮断手段５
０）により行わせる一方、前記ＬＣＤ電源供給／遮断手
段（ＬＣＤ駆動電源供給／遮断手段５０）が遮断時にＬ
ＣＤ駆動回路の残留電荷を強制放電手段（ＬＣＤ電荷強
制放電回路５２）により強制的に放電させる様になって
いる。しかも、ＬＣＤ電源制御方法においては、前記電
圧検出手段（ロジック電圧検出回路４７）は、前記ロジ
ック回路用電源の電圧降下を検出したとき、直ちに電圧
降下を示す信号（リセット信号「Ｌ」）を出力して、前
記ＬＣＤ電源供給／遮断手段（ＬＣＤ駆動電源供給／遮
断手段５０）を遮断状態にすると共に、前記強制放電手
段（ＬＣＤ電荷強制放電回路５２）を動作状態にして、
前記ロジック回路用電源の電圧が「０Ｖ」になる前に前
記ＬＣＤ駆動回路の残留電荷を前記強制放電手段（ＬＣ
Ｄ電荷強制放電回路５２）により強制的に放電するよう
に制御する。

【０１４１】ここで、例えば液晶ディスプレイのモジュ
ールは、ガラス基板に透明導電膜が電極として多数設け
られた一対の電極板、この電極板間に配置された液晶
層、偏光板等を有する。この様な液晶ディスプレイは、
高抵抗で容量を有する。この液晶ディスプレイの電極板
と液晶層からなる構成の等価回路は、抵抗とコンデンサ
の並列回路として示すことができる。この様に液晶その
ものを制御・駆動するＬＣＤ制御回路（ＬＣＤ駆動回
路）は、一対の電極板及び液晶層を含めた構成となる。

【０１４２】従って、このＬＣＤ電源制御方法によれば
液晶ディスプレイ１３の残留電荷の強制放電は、前記電
圧検出手段（ロジック電圧検出回路４７）が前記ロジッ
ク回路（操作部コントローラ３０）用の＋５Ｖの電源か
らの電圧（回路駆動電圧）ＶＣＣの降下を検出してから
前記回路駆動電圧が「０」になるまでの間に瞬時に終了
する様にできる。

【０１４３】この結果、例えば、ＬＣＤ（液晶ディスプ
レイ１３）内部に表示品位改善のために、比較的多くの
コンデンサを設けた場合でも、電源遮断時においてＬＣ
Ｄへの電力の供給を遮断すると、ＬＣＤ内部の残留電荷
の放電が強制的に瞬時に行われ、結果としてＬＣＤ駆動
電圧（液晶ディスプレイ駆動電圧）の立ち下がりが瞬時
に行われて、ＬＣＤ駆動電圧がロジック回路電圧が
「０」になるより先に「０」になる様にできる。これに
より液晶ディスプレイ１３のＯＦＦ動作時に、即ちＬＣ
Ｄ電源供給／遮断手段の遮断時に、液晶ディスプレイ１
３の駆動回路からロジック回路（操作部コントローラ３
０）へ電流が逆流することが防止される。これにより、
液晶ディスプレイ１３のＯＦＦ動作時におけるロジック
回路や液晶ディスプレイ１３が破壊されるのが防止され
る。

【０１４４】また、ＬＣＤ電源制御方法において前記電
圧検出手段（ロジック電圧検出回路４７）は、＋５Ｖの
前記ロジック回路用電源の電圧ＶＣＣの上昇を検出した
とき、前記ロジック回路用電源の電圧ＶＣＣが所定の電
圧に安定するまで一定時間（期間Ｔ）遅れて電圧上昇を
示す信号（リセット信号「Ｈ」）を出力して前記ＬＣＤ
電源供給／遮断手段（ＬＣＤ電源供給／遮断回路５０）
を電源供給状態にすると共に前記強制放電手段（ＬＣＤ
電荷強制放電回路５２）を開放状態に制御する様にでき
る。

【０１４５】このＬＣＤ電源制御方法によれば、ＬＣＤ
電源供給／遮断手段（ＬＣＤ電源供給／遮断回路５０）
を電源供給状態にしたときにおけるロジック回路（操作
部コントローラ３０）や液晶ディスプレイ１３の劣化が
防止される。

【０１４６】更に、この様な制御方法に用いるＬＣＤ電
源制御回路４９は、少なくとも、モジュール内のロジッ
ク回路用電源（電源ユニット２８の＋５Ｖの電源）と、
ＬＣＤ駆動用電源（電源ユニット２８の＋２４Ｖの電
源）の２電源以上を供給するように構成された複数の電
源（電源ユニット２８）と、前記ロジック回路用電源
（＋５Ｖの電源）の電圧ＶＣＣを検出する電圧検出手段
（ロジック電圧検出回路４７）と、前記ＬＣＤ駆動用電
源（＋５Ｖの電源）からＬＣＤ制御回路（ＬＣＤ駆動回
路）への電圧の供給遮断をするＬＣＤ電源供給／遮断手
段（ＬＣＤ電源供給／遮断回路５０）と、前記ＬＣＤ電
源供給／遮断手段（ＬＣＤ電源供給／遮断回路５０）が
遮断時にＬＣＤ駆動回路の残留電荷を強制的に放電する
強制放電手段（ＬＣＤ電荷強制放電回路５２）とを備え
ることができる。しかも、前記電圧検出手段（ロジック
電圧検出回路４７）は、前記ロジック回路用電源（＋５
Ｖの電源）の電圧ＶＣＣの降下を検出したとき、直ちに
電圧降下を示す信号（リセット信号「Ｌ」）を出力し
て、前記ＬＣＤ電源供給／遮断手段（ＬＣＤ電源供給／
遮断回路５０）を遮断状態にすると共に、前記強制放電
手段（ＬＣＤ電荷強制放電回路５２）を動作状態にし
て、前記ロジック回路用電源（＋５Ｖの電源）の電圧Ｖ
ＣＣが「０Ｖ」になる前に前記ＬＣＤ駆動回路の残留電
荷を前記強制放電手段（ＬＣＤ電荷強制放電回路５２）
により強制的に放電するようにできる。

【０１４７】従って、このＬＣＤ電源制御回路によれば
液晶ディスプレイ１３の残留電荷の強制放電は、前記電
圧検出手段（ロジック電圧検出回路４７）が前記ロジッ
ク回路（操作部コントローラ３０）用の＋５Ｖの電源か
らの電圧（回路駆動電圧）ＶＣＣの降下を検出してから
前記回路駆動電圧が「０」になるまでの間に瞬時に終了
する様にできる。

【０１４８】この結果、例えば、ＬＣＤ（液晶ディスプ
レイ１３）内部に表示品位改善のために、比較的多くの
コンデンサを設けた場合でも、電源遮断時においてＬＣ
Ｄへの電力の供給を遮断すると、ＬＣＤ内部の残留電荷
の放電が強制的に瞬時に行われ、結果としてＬＣＤ駆動
電圧（液晶ディスプレイ駆動電圧）の立ち下がりが瞬時
に行われて、ＬＣＤ駆動電圧がロジック回路電圧が
「０」になるより先に「０」になる様にできる。これに
より液晶ディスプレイ１３のＯＦＦ動作時に、即ちＬＣ
Ｄ電源供給／遮断手段の遮断時に、液晶ディスプレイ１
３の駆動回路からロジック回路（操作部コントローラ３
０）へ電流が逆流することが防止される。これにより、
液晶ディスプレイ１３のＯＦＦ動作時におけるロジック
回路や液晶ディスプレイ１３が破壊されるのが防止され
る。

【０１４９】また、ＬＣＤ電源制御回路の前記電圧検出
手段（ロジック電圧検出回路４７）は、前記ロジック回
路用電源（＋５Ｖの電源）の電圧ＶＣＣの上昇を検出し
たとき、前記ロジック回路用電源の電圧ＶＣＣが所定の
電圧に安定するまで一定時間（Ｔ）遅れて電圧上昇を示
す信号（リセット信号「Ｈ」）を出力して前記ＬＣＤ電
源供給／遮断手段（ＬＣＤ電源供給／遮断回路５０）を
供給状態にすると共に前記強制放電手段（ＬＣＤ電荷強
制放電回路５２）を開放状態にすることができる。

【０１５０】この様な電圧検出手段（ロジック電圧検出
回路４７）を有するＬＣＤ電源制御回路によれば、ＬＣ
Ｄ電源供給／遮断手段（ＬＣＤ電源供給／遮断回路５
０）を電源供給状態にしたときにおけるロジック回路
（操作部コントローラ３０）や液晶ディスプレイ１３の
劣化が防止される。

【０１５１】また、前記ＬＣＤ電源供給／遮断手段（Ｌ
ＣＤ電源供給／遮断回路５０）と前記強制放電手段（Ｌ
ＣＤ電荷強制放電回路５２）との間に、これらの両手段
が同時に動作するときに大電流が流れることを防止する
放電電流制限手段（放電電流制限回路５１）を設けるこ
とができる。

【０１５２】この構成によれば、放電電流制限手段（放
電電流制限回路５１）を設けているので、使用する液晶
ディスプレイ１３の残留電荷量に合わせて、強制放電手
段（ＬＣＤ電荷強制放電回路５２）内を流れる最大の放
電電流値を設定することができる。しかも、これにより
強制放電手段（ＬＣＤ電荷強制放電回路５２）の保護を
行うことができる。すなわち、液晶ディスプレイ１３の
残留電荷が強制放電手段（ＬＣＤ電荷強制放電回路５
２）を介して放電される際に、放電電流制限手段（放電
電流制限回路５１）により強制放電手段（ＬＣＤ電荷強
制放電回路５２）内を流れる電流が強制放電手段（ＬＣ
Ｄ電荷強制放電回路５２）を破壊しない様に制限するの
で、残留電荷の強制放電により強制放電手段（ＬＣＤ電
荷強制放電回路５２）が破壊されるのを未然に防止でき
る。

【０１５３】更に、前記ＬＣＤ電源供給／遮断手段（Ｌ
ＣＤ電源供給／遮断回路５０）は、前記電圧検出手段
（ロジック電圧検出回路４７）が電圧ＶＣＣの降下を検
出した信号（リセット信号「Ｌ」）により遮断状態とな
り、電圧ＶＣＣの上昇を検出した信号（リセット信号
「Ｈ」）により放電状態となるＬＣＤ電源（電圧ＶＥＥ
の電源）に接続された駆動用スイッチング素子（ＦＥＴ
Ｑ２）を含むことができる。しかも、前記強制放電手
段（ＬＣＤ電荷強制放電回路５２）は、アースに接続さ
れた放電用スイッチング素子（トランジスタＱ４又はＦ
ＥＴ Ｑ５）を含むことができる。この放電用スイッチ
ング素子（トランジスタＱ４又はＦＥＴ Ｑ５）は、前
記電圧検出手段（ロジック電圧検出回路４７）が電圧Ｖ
ＣＣの降下を検出した信号（リセット信号「Ｌ」）によ
り動作状態となり、電圧ＶＣＣの上昇を検出した信号
（リセット信号「Ｈ」により開放状態となる様に設定で
きる。

【０１５４】この構成によれば、電源ユニット２８の＋
２４ＶのＬＣＤ電源を液晶ディスプレイ１３の図示しな
いＬＣＤ駆動回路に簡単な構成で供給したり遮断したり
することができ、又、ＬＣＤ駆動回路の残留電荷の放電
を簡単な構成で行うことができる。

【０１５５】また、前記放電電流制限手段（ロジック電
圧検出回路４７）は、前記ＬＣＤ電源供給／遮断手段
（ＬＣＤ電源供給／遮断回路５０）と強制放電手段（Ｌ
ＣＤ電荷強制放電回路５２）との間に直列に接続された
抵抗（放電電流制限抵抗ＲＬ）とすることができる。

【０１５６】この構成によれば、放電電流制限する抵抗
ＲＬを設けているので、使用する液晶ディスプレイ１３
の残留電荷量に合わせて抵抗ＲＬの抵抗値を設定するこ
とにより、強制放電手段（ＬＣＤ電荷強制放電回路５
２）内を流れる最大の放電電流値を簡単且つ容易に設定
することができる。しかも、これにより強制放電手段
（ＬＣＤ電荷強制放電回路５２）の保護を行うことがで
きる。すなわち、液晶ディスプレイ１３の残留電荷が強
制放電手段（ＬＣＤ電荷強制放電回路５２）を介して放
電される際に、放電電流制限用の抵抗ＲＬにより強制放
電手段（ＬＣＤ電荷強制放電回路５２）内を流れる電流
が強制放電手段（ＬＣＤ電荷強制放電回路５２）を破壊
しない様に制限するので、残留電荷の強制放電により強
制放電手段が破壊（ＬＣＤ電荷強制放電回路５２）され
るのを未然に防止できる。

【０１５７】更に、前記ＬＣＤ電源供給／遮断手段（Ｌ
ＣＤ電源供給／遮断回路５０）は、前記駆動用スイッチ
ング素子（ＦＥＴ Ｑ２）とは別にアースに接続された
第１の制御用スイッチング素子（トランジスタＱ１）お
よび複数の抵抗（Ｒ１〜Ｒ３）を備えることができる。

【０１５８】この構成によれば、駆動用スイッチング素
子（ＦＥＴ Ｑ２）のＯＮ・ＯＦＦ制御を第１の制御用
スイッチング素子（トランジスタＱ１）および複数の抵
抗（Ｒ１〜Ｒ３）により容易に行うことができる。

【０１５９】また、前記強制放電手段（ＬＣＤ電荷強制
放電回路５２）は、前記放電用スイッチング素子（トラ
ンジスタＱ４又はＦＥＴ Ｑ５）とは別に制御用のロジ
ック回路用電源に接続された第２の制御用スイッチング
素子（トランジスタＱ３）および複数の抵抗（Ｒ４〜Ｒ
６）を備えることができる。

【０１６０】この構成によれば、放電用スイッチング素
子（トランジスタＱ４又はＦＥＴＱ５）のＯＮ・ＯＦＦ
制御を制御用のロジック回路用電源に接続された第２の
制御用スイッチング素子（トランジスタＱ３）および複
数の抵抗（Ｒ４〜Ｒ６）により容易に行うことができ
る。

【０１６１】更に、前記駆動用スイッチング素子（ＦＥ
Ｔ Ｑ２）、放電用スイッチング素子（トランジスタＱ
４又はＦＥＴ Ｑ５）及び第１，第２のスイッチング素
子（トランジスタＱ１，Ｑ３）は前記それぞれの特徴を
有するトランジスタＱ１〜Ｑ５とすることができる。

【０１６２】また、前記放電用スイッチング素子（ＦＥ
Ｔ Ｑ５）は内部抵抗により前記放電電流制御用抵抗を
兼ね備えるＭＯＳ ＦＥＴとすることができる。

【０１６３】この構成によれば、使用する液晶ディスプ
レイ１３の残留電荷を強制放電させる際、内部を流れる
電流により破壊されない程度の内部抵抗を有するＭＯＳ
ＦＥＴを選択することで、使用する液晶ディスプレイ
１３の残留電荷量に応じて、放電用のＭＯＳ ＦＥＴを
流れる最大の放電電流値を設定することができる。しか
も、放電用ＭＯＳ ＦＥＴの保護も行える。更に、液晶
ディスプレイ１３の残留電荷を強制放電する手段を安価
に構成できる。その上、放電用のスイッチング素子（ト
ランジスタＱ４）と放電電流制限手段（放電電流制限抵
抗ＲＬ）から強制放電手段Ｃを構成したものに比べて、
部品点数を一つ削減して構成を簡単にできる。

【０１６４】更に、前記電圧検出手段（ロジック電圧検
出回路４７）は、前記ロジック回路用電源の電圧ＶＣＣ
が所定のしきい値以下になった場合に電圧降下を検出し
たと判定し、前記ロジック回路用電源の電圧ＶＣＣが所
定のしきい値以上になった場合に電圧上昇を検出したと
判定する様にできる。実際には、この判定に基づいてリ
セット信号「Ｌ」又は「Ｈ」を出力している。

【０１６５】また、前記電圧検出手段（ロジック電圧検
出回路４７）は、電圧上昇を示す信号の出力をすぐに出
力せず、この信号を前記ロジック回路用電源の電圧が動
作時の電圧で安定した後に出力されるよう一定時間
（Ｔ）遅延して出力させる様にすることができる。

【０１６６】このため、液晶ディスプレイ１３の動作開
始時に、電流が液晶ディスプレイ１３の駆動回路からロ
ジック回路（操作部コントローラ３０）へ逆流すること
が防止される。これにより、液晶ディスプレイ１３の動
作開始時におけるロジック回路（操作部コントローラ３
０）や液晶ディスプレイ１３の破壊が防止される。

【０１６７】また、前記電圧検出手段（ロジック電圧検
出回路４７）は、前記ロジック回路用電源の電圧降下を
検出した場合に前記ロジック回路（操作部コントローラ
３０のＬＣＤ／タッチパネルコントローラ４４）および
その制御手段（ＣＰＵ４０）をリセットし、電圧上昇を
検出した場合には前記ロジック回路（操作部コントロー
ラ３０のＬＣＤ／タッチパネルコントローラ４４）の制
御手段（ＣＰＵ４０）が暴走しないようにリセットを解
除するリセット回路を共用することができる。

【０１６８】

【発明の効果】以上説明したように、ＬＣＤ電源制御方
法とその制御回路およびこの制御回路を有する画像形成
装置によれば、液晶ディスプレイの残留電荷の強制放電
は、前記電圧検出手段が前記ロジック回路用電源の電圧
降下を検出してから前記回路駆動電圧が「０」になるま
での間に瞬時に終了する様している。この結果、例え
ば、ＬＣＤ（液晶ディスプレイ）内部に表示品位改善の
ために、比較的多くのコンデンサを設けた場合でも、電
源遮断時においてＬＣＤへの電力の供給を遮断すると、
ＬＣＤ内部の残留電荷の放電が強制的に瞬時に行われ、
結果としてＬＣＤ駆動電圧（液晶ディスプレイ駆動電
圧）の立ち下がりが瞬時に行われて、ＬＣＤ駆動電圧が
ロジック回路電圧が「０」になるより先に「０」になる
様にできる。従って、液晶ディスプレイのＯＦＦ動作時
に、即ちＬＣＤ電源供給／遮断手段の遮断時に、液晶デ
ィスプレイの駆動回路からロジック回路へ電流が逆流す
ることが防止される。これにより、液晶ディスプレイの
ＯＦＦ動作時におけるロジック回路や液晶ディスプレイ
が破壊されるのが防止される。

【０１６９】また、ＬＣＤ電源制御方法とその制御回路
およびこの制御回路を有する画像形成装置において、電
圧検出手段が、前記ロジック回路用電源の電圧上昇を検
出したとき、前記ロジック回路用電源の電圧が所定の電
圧に安定するまで一定時間遅れて電圧上昇を示す信号を
出力して前記ＬＣＤ電源供給／遮断手段を電源供給状態
にすると共に前記強制放電手段を開放状態に制御する様
に設定又は構成されている場合、液晶ディスプレイのＯ
Ｎ動作時に、即ちＬＣＤ電源供給／遮断手段の電源供給
時に、液晶ディスプレイの駆動回路からロジック回路へ
電流が逆流することが防止される。これにより、液晶デ
ィスプレイのＯＮ動作時におけるロジック回路や液晶デ
ィスプレイが破壊されるのが防止される。

【０１７０】また、放電電流制限手段を設けている場合
には、使用する液晶ディスプレイの残留電荷量に合わせ
て、強制放電手段内を流れる最大の放電電流値を設定す
ることができる。しかも、これにより強制放電手段の保
護を行うことができる。すなわち、液晶ディスプレイの
残留電荷が強制放電手段を介して放電される際に、放電
電流制限手段により強制放電手段内を流れる電流が強制
放電手段を破壊しない様に制限するので、残留電荷の強
制放電により強制放電手段が破壊されるのを未然に防止
できる。

【０１７１】更に、前記ＬＣＤ電源供給／遮断手段は、
前記電圧検出手段が電圧降下を検出した信号により遮断
状態となり、電圧上昇を検出した信号により放電状態と
なるＬＣＤ電源に接続された駆動用スイッチング素子を
含み、前記強制放電手段は、前記電圧検出手段が電圧降
下を検出した信号により動作状態となり、電圧上昇を検
出した信号により開放状態となる、アースに接続された
放電用スイッチング素子を含む場合、ＬＣＤ電源をＬＣ
Ｄ駆動回路に簡単な構成で供給したり遮断したりするこ
とができ、又、ＬＣＤ駆動回路の残留電荷の放電を簡単
な構成で行うことができる。

【０１７２】また、放電電流制限する抵抗けている場合
には、使用する液晶ディスプレイの残留電荷量に合わせ
て抵抗値を設定することにより、強制放電手段内を流れ
る最大の放電電流値を簡単且つ容易に設定することがで
きる。しかも、これにより強制放電手段の保護を行うこ
とができる。すなわち、液晶ディスプレイの残留電荷が
強制放電手段を介して放電される際に、放電電流制限用
の抵抗により強制放電手段内を流れる電流が強制放電手
段を破壊しない様に制限するので、残留電荷の強制放電
により強制放電手段が破壊されるのを未然に防止でき
る。

【０１７３】更に、駆動用スイッチング素子のＯＮ・Ｏ
ＦＦ制御を第１の制御用スイッチング素子および複数の
抵抗により行うようした場合には、そのＯＮ・ＯＦＦ制
御を容易に行うことができる。

【０１７４】また、放電用スイッチング素子のＯＮ・Ｏ
ＦＦ制御を制御用のロジック回路用電源に接続された第
２の制御用スイッチング素子および複数の抵抗により行
うように勢多場合には、そのＯＮ・ＯＦＦ制御を容易に
行うことができる。

【０１７５】また、放電用のＭＯＳ ＦＥＴでＬＣＤ駆
動回路の残留電荷を放電させるようにした場合には、内
部を流れる電流により破壊されない程度の内部抵抗を有
するＭＯＳ ＦＥＴを選択することで、使用する液晶デ
ィスプレイの残留電荷量に応じて、放電用のＭＯＳ Ｆ
ＥＴを流れる最大の放電電流値を設定することができ
る。しかも、放電用ＭＯＳ ＦＥＴの保護も行える。更
に、液晶ディスプレイの残留電荷を強制放電する手段を
安価に構成できる。その上、放電用のスイッチング素子
と放電電流制限手段から強制放電手段を構成したものに
比べて、部品点数を一つ削減して構成を簡単にできる。

【図面の簡単な説明】

【図１】この発明に係る操作パネル制御回路を有する画
像形成装置の一例を示す斜視図である。

【図２】図１に示した操作パネルの平面図である。

【図３】図２のＡ１−Ａ１線に沿う断面図である。

【図４】この発明に係る画像形成装置の制御回路とその
電源回路との関係を示す概略図である。

【図５】図４の電源回路（電源ユニット）の説明図であ
る。

【図６】図４の制御回路の詳細図である。

【図７】図６の操作部の詳細な制御回路図である。

【図８】（ａ）は図７のＬＣＤ電源制御回路のさらに詳
細な回路図、（ｂ）はその動作説明のためのタイムチャ
ートである。

【図９】図８（ａ）の回路図のさらに詳細な回路図であ
る。

【図１０】図９の回路図による動作説明用のタイムチャ
ートである。

【図１１】図９に示したＬＣＤ電荷強制放電手段の他の
例を示す部分制御回路図である。

【図１２】図１１に示した制御回路図の動作説明用のタ
イムチャートである。

【図１３】従来の画像形成装置の操作パネル制御回路図
である。

【符号の説明】 １０・・・画像形成装置（複合機） １１・・・操作パネル １２・・・表示手段 １３・・・液晶ディスプレイ（ＬＣＤ，表示装置） ２７・・・操作部 ２８・・・電源ユニット（直流電源） ２９・・・制御回路 ３０・・・操作部コントローラ（制御用のロジック回路、
駆動電圧制御回路、操作パネ
ル制御回路） ４０・・・ＣＰＵ（演算制御回路，制御手段） ４７・・・ロジック電圧検出回路（ロジック回路電圧検出
手段、リセットＩＣ） ４９・・・ＬＣＤ電源制御回路（ＬＣＤ電圧制御回路、デ
ィスプレイ電圧制御手段） ５０・・・ＬＣＤ駆動電源供給／遮断回路（ＬＣＤ駆動電
圧制御手段，ＬＣＤ駆動電圧供給／遮断手段） ５１・・・放電電流制限回路（放電電流制限手段） ５２・・・ＬＣＤ電荷強制放電回路（ＬＣＤ残留電荷放電
手段） Ｃ・・・ＬＣＤ電荷強制放電手段（ＬＣＤ残留電荷強制放
電手段） Ｑ１・・・トランジスタ（駆動電圧遮断用の第１のスイッ
チング素子） Ｑ２・・・ＦＥＴ（駆動電圧遮断用の第２のスイッチング
素子、トランジスタ） Ｑ３・・・トランジスタ（駆動電圧（残留電荷）放電用の
第１のスイッチング素子） Ｑ４・・・トランジスタ（駆動電圧（残留電荷）放電用の
第２のスイッチング素子） Ｑ５・・・ＦＥＴ（スイッチング素子、ＬＣＤ電荷強制放
電手段、ＬＣＤ残留電荷強制放電手段） ＶＥＥ・・・駆動電圧

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６７０Ｄ ６７０Ｋ Ｆターム(参考） 2H093 NC02 NC09 NC16 NC18 NC23 ND47 NF13 5C006 AF51 AF53 AF54 AF64 AF67 AF68 BF14 BF34 BF38 BF42 EC05 FA34 5C080 AA10 DD18 DD29 FF03 GG06 JJ02 JJ03 JJ04 KK52

Claims (15)

【特許請求の範囲】
1. 【請求項１】モジュール内のロジック回路用電源の電圧
   を電圧検出手段で検出して、ＬＣＤ駆動用電源からＬＣ
   Ｄ制御回路への電圧の供給遮断をＬＣＤ電源供給／遮断
   手段により行わせるＬＣＤ電源制御方法において、 前記電圧検出手段は、前記ロジック回路用電源の電圧降
   下を検出したとき、直ちに電圧降下を示す信号を出力し
   て、前記ＬＣＤ電源供給／遮断手段を遮断状態にすると
   共に、強制放電手段を動作状態にして、前記ロジック回
   路用電源の電圧が「０Ｖ」になる前に前記ＬＣＤ駆動回
   路の残留電荷を前記強制放電手段により強制的に放電す
   るように制御することを特徴とするＬＣＤ電源制御方
   法。
2. 【請求項２】モジュール内のロジック回路用電源の電圧
   を電圧検出手段で検出して、ＬＣＤ駆動用電源からＬＣ
   Ｄ制御回路への電圧の供給遮断をＬＣＤ電源供給／遮断
   手段により行わせるＬＣＤ電源制御方法において、 前記ＬＣＤ電源供給／遮断手段が遮断時にＬＣＤ駆動回
   路の残留電荷を強制放電手段により強制的に放電させる
   様にする一方、 前記電圧検出手段は、前記ロジック回路用電源の電圧上
   昇を検出したとき、前記ロジック回路用電源の電圧が所
   定の電圧に安定するまで一定時間遅れて電圧上昇を示す
   信号を出力して前記ＬＣＤ電源供給／遮断手段を電源供
   給状態にすると共に前記強制放電手段を開放状態に制御
   することを特徴とするＬＣＤ電源制御方法。
3. 【請求項３】少なくとも、モジュール内のロジック回路
   用電源と、ＬＣＤ駆動用電源の２電源以上を供給するよ
   うに構成された複数の電源と、 前記ロジック回路用電源の電圧を検出する電圧検出手段
   と、 前記ＬＣＤ駆動用電源からＬＣＤ制御回路への電圧の供
   給遮断をするＬＣＤ電源供給／遮断手段とを備えるＬＣ
   Ｄ電源制御回路において、 前記ＬＣＤ電源供給／遮断手段が遮断時にＬＣＤ駆動回
   路の残留電荷を強制的に放電する強制放電手段が設けら
   れていると共に、 前記電圧検出手段は、前記ロジック回路用電源の電圧降
   下を検出したとき、直ちに電圧降下を示す信号を出力し
   て、前記ＬＣＤ電源供給／遮断手段を遮断状態にすると
   共に、前記強制放電手段を動作状態にして、前記ロジッ
   ク回路用電源の電圧が「０Ｖ」になる前に前記ＬＣＤ駆
   動回路の残留電荷を前記強制放電手段により強制的に放
   電するようにしたことを特徴とするＬＣＤ電源制御回
   路。
4. 【請求項４】少なくとも、モジュール内のロジック回路
   用電源と、ＬＣＤ駆動用電源の２電源以上を供給するよ
   うに構成された複数の電源と、 前記ロジック回路用電源の電圧を検出する電圧検出手段
   と、 前記ＬＣＤ駆動用電源からＬＣＤ制御回路への電圧の供
   給遮断をするＬＣＤ電源供給／遮断手段とを備えるＬＣ
   Ｄ電源制御回路において、 前記ＬＣＤ電源供給／遮断手段が遮断時にＬＣＤ駆動回
   路の残留電荷を強制的に放電する強制放電手段が設けら
   れていると共に、 前記電圧検出手段は、前記ロジック回路用電源の電圧上
   昇を検出したとき、前記ロジック回路用電源の電圧が所
   定の電圧に安定するまで一定時間遅れて電圧上昇を示す
   信号を出力して前記ＬＣＤ電源供給／遮断手段を電源供
   給状態にすると共に前記強制放電手段を開放状態にする
   ことを特徴とするＬＣＤ電源制御回路。
5. 【請求項５】請求項３又は４に記載のＬＣＤ電源制御回
   路において、 前記ＬＣＤ電源供給／遮断手段と前記強制放電手段との
   間に、これらの両手段が同時に動作するときに大電流が
   流れることを防止する放電電流制限手段を設けたことを
   特徴とするＬＣＤ電源制御回路。
6. 【請求項６】請求項３から５のいずれか一つに記載のＬ
   ＣＤ電源制御回路において、 前記ＬＣＤ電源供給／遮断手段は、前記電圧検出手段が
   電圧降下を検出した信号により遮断状態となり、電圧上
   昇を検出した信号により放電状態となるＬＣＤ電源に接
   続された駆動用スイッチング素子を含み、 前記強制放電手段は、前記電圧検出手段が電圧降下を検
   出した信号により動作状態となり、電圧上昇を検出した
   信号により開放状態となる、アースに接続された放電用
   スイッチング素子を含むことを特徴とするＬＣＤ電源制
   御回路。
7. 【請求項７】請求項５に記載のＬＣＤ電源制御回路にお
   いて、 前記放電電流制限手段は、前記ＬＣＤ電源供給／遮断手
   段と強制放電手段との間に直列に接続された抵抗である
   ことを特徴とするＬＣＤ電源制御回路。
8. 【請求項８】請求項６に記載のＬＣＤ電源制御回路にお
   いて、 前記ＬＣＤ電源供給／遮断手段は、前記駆動用スイッチ
   ング素子とは別にアースに接続された第１の制御用スイ
   ッチング素子および複数の抵抗から構成されることを特
   徴とするＬＣＤ電源制御回路。
9. 【請求項９】請求項６に記載のＬＣＤ電源制御回路にお
   いて、 前記強制放電手段は、前記放電用スイッチング素子とは
   別に制御用のロジック回路用電源に接続された第２の制
   御用スイッチング素子および複数の抵抗から構成される
   ことを特徴とするＬＣＤ電源制御回路。
10. 【請求項１０】請求項６，８，９のいずれか一つに記載
    のＬＣＤ電源制御回路において、 前記駆動用スイッチング素子、放電用スイッチング素子
    及び第１，第２のスイッチング素子は前記それぞれの特
    徴を有するトランジスタであることを特徴とするＬＣＤ
    電源制御回路。
11. 【請求項１１】請求項６又は請求項９に記載のＬＣＤ電
    源制御回路において、 前記放電用スイッチング素は内部抵抗により前記放電電
    流制御用抵抗を兼ね備えるＭＯＳ ＦＥＴであることを
    特徴とするＬＣＤ電源制御回路。
12. 【請求項１２】請求項３又は請求項４に記載のＬＣＤ電
    源制御回路において、 前記電圧検出手段は、前記ロジック回路用電源の電圧が
    所定のしきい値以下になった場合に電圧降下を検出した
    と判定し、前記ロジック回路用電源の電圧が所定のしき
    い値以上になった場合に電圧上昇を検出したと判定する
    ことを特徴とするＬＣＤ電源制御回路。
13. 【請求項１３】請求項１２に記載のＬＣＤ電源制御回路
    において、 前記電圧検出手段は、電圧上昇を示す信号の出力をすぐ
    に出力せず、この信号を前記ロジック回路用電源の電圧
    が動作時の電圧で安定した後に出力されるよう一定時間
    遅延して出力させることを特徴とするＬＣＤ電源制御回
    路。
14. 【請求項１４】請求項３，４，１２のいずれか一つに記
    載のＬＣＤ電源制御回路において、 前記電圧検出手段は、前記ロジック回路用電源の電圧降
    下を検出した場合に前記ロジック回路およびその制御手
    段をリセットし、電圧上昇を検出した場合には前記ロジ
    ック回路の制御手段が暴走しないようにリセットを解除
    するリセット回路を共用することを特徴とするＬＣＤ電
    源制御回路。
15. 【請求項１５】請求項３〜１４のいずれか一つに記載の
    ＬＣＤ電源制御回路を備えることを特徴とする画像形成
    装置。