KR100734275B1 - 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 - Google Patents
전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 Download PDFInfo
- Publication number
- KR100734275B1 KR100734275B1 KR1020050093056A KR20050093056A KR100734275B1 KR 100734275 B1 KR100734275 B1 KR 100734275B1 KR 1020050093056 A KR1020050093056 A KR 1020050093056A KR 20050093056 A KR20050093056 A KR 20050093056A KR 100734275 B1 KR100734275 B1 KR 100734275B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- voltage
- power supply
- panel
- supply voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
전원 전압 제거 감지 회로와 전원 전압 제거 시 잔상을 제거하는 디스플레이 장치 및 방법이 개시된다. 본 발명에 따른 전원 전압 제거 감지 회로는 전압 레벨 제어부, 검출 신호 발생부, 및 출력부를 구비한다. 전압 레벨 제어부는 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 제 1 출력 노드의 전압 레벨이 제 2 출력 노드의 전압 레벨보다 높게 유지되도록 하며, 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되면 상기 제 2 출력 노드의 전압 레벨이 일정한 레벨로 유지되도록 하고 상기 제 1 출력 노드의 전압 레벨이 상기 일정한 레벨 보다 작은 값이 되도록 제어한다. 검출 신호 발생부는 상기 제 1 출력 노드와 상기 제 2 출력 노드의 전압 레벨을 비교하여 검출 신호를 발생한다. 출력부는 상기 전압 레벨 제어부 및 상기 검출 신호 발생부의 오동작을 방지하며, 동작 활성 신호에 응답하여 상기 검출 신호를 반전시켜 검출 제어 신호로서 출력한다. 본 발명에 따른 전원 전압 제거 감지 회로는 내장 커패시터를 이용하여 전원 전압 제거를 감지함으로써 회로의 크기를 감소시킬 수 있는 할 수 있는 장점이 있다.
전원 전압 제거, 게이트 라인, 디스플레이 장치
Description
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 전원 전압 제거 감지 회로의 회로도이다.
도 2는 도 1의 전원 전압 감지 회로의 동작을 설명하기 위한 흐름도이다.
도 3은 본 발명의 실시예에 따른 디스플레이 장치의 블록도이다.
도 4는 도 3의 디스플레이 장치의 동작을 설명하기 위한 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 블록도이다.
본 발명은 전원 전압 제거 감지 회로 및 이를 구비하는 디스플레이 장치에 관한 것으로서, 특히 모든 게이트 드라이버를 동시에 턴온시킬 수 없는 디스플레이 장치에서 배터리 제거 시 패널에 나타나는 잔상을 빠르게 제거하는 디스플레이 장 치 및 방법에 관한 것이다.
디스플레이 장치에서 전원 전압이 제거되는 경우, 패시브 매트릭스(passive matrix) 방식을 이용하는 디스플레이 장치에서는 방전 회로를 이용하여 패널 구동 전압을 방전시켜 화상을 없애는 방법을 사용한다. 즉, 패시브 매트릭스 방식에서는 배터리가 제거되면 패널로 인가되는 구동 전압을 강제로 방전시켜 패널에 남아있는 화상을 강제로 빠르게 없앤다.
좀 더 설명하면, 배터리가 제거되는 경우 액정 패널을 구동시키는 구동 전압(VGH, VGL, AVDD 등)이 강제로 방전된다. 여기서, VGH와 VGL은 패널의 게이트 라인을 제어하는 전압이고 AVDD는 소스 드라이버의 출력전압이다. VGH 와 AVDD는 전원 전압이 승압된 전압이고 VGL은 전원 전압이 강압된 전압으로서 음의 전압 레벨을 가진다.
강제 방전 방식은 패널의 게이트 라인을 턴 오프 시키는 전압(VGOFF)이 음(negative) 전압인 것을 이용하는 것으로서, 만일 VGOFF 전압이 음 전압이 아니고 방전에 의하여 접지(ground) 전압 레벨로 될 경우 패널의 게이트 라인은 완전한 턴 온 상태는 아니어도 일정한 전류를 흐르게 할 수 있는 상태가 된다.
따라서 패널의 게이트 라인이 일정한 전류를 흐르게 할 수 있는 상태에서 소스 드라이버의 출력 전압 AVDD를 접지 전압 레벨로 방전시킬 경우 패널의 커패시터에 저장된 전하가 제거되어 화상이 없어지고 패널의 특성에 따라 패널은 흰색 또는 검정색을 나타내게 된다.
그러나, 패시브 매트릭스 방식을 이용하는 디스플레이 장치와 달리 액티브 매트릭스(Active matrix) 방식을 이용하는 디스플레이 장치(예를 들어, TFT-LCD 등)에서는 전원 전압을 발생하는 배터리를 제거하면 액정 패널에 일정 시간동안 화상이 남아 있다가 천천히 사라진다.
즉, 액티브 매트릭스 방식을 이용하는 디스플레이 장치는 강제 방전 방식을 이용하지 아니하므로 배터리 제거시 패널에서 화상이 사라지는 데 시간이 걸리고 일시에 화면이 깨끗이 사라지지 않는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 배터리가 제거되는 것을 인식하는 전원 전압 제거 감지 회로를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 배터리가 제거되는 것을 인식하는 전원 전압 제거 감지 방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 전원 전압 제거 감지 회로를 이용하여 모든 게이트 드라이버를 동시에 턴온시킬 수 없는 디스플레이 장치에서도 배터리 제거 시 패널에 나타나는 잔상을 빠르게 제거하는 디스플레이 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 전원 전압 제거 감지 회로를 이용하여 모든 게이트 드라이버를 동시에 턴온시킬 수 없는 디스플레이 장치에서도 배터리 제거 시 패널에 나타나는 잔상을 빠르게 제거하는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 전원 전압 제거 감지 회로는 전압 레벨 제어부, 검출 신호 발생부, 및 출력부를 구비한다. 전압 레벨 제어부는 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 제 1 출력 노드의 전압 레벨이 제 2 출력 노드의 전압 레벨보다 높게 유지되도록 하며, 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되면 상기 제 2 출력 노드의 전압 레벨이 일정한 레벨로 유지되도록 하고 상기 제 1 출력 노드의 전압 레벨이 상기 일정한 레벨 보다 작은 값이 되도록 제어한다. 검출 신호 발생부는 승압 전압에 응답하여 동작하며, 상기 제 1 출력 노드와 상기 제 2 출력 노드의 전압 레벨을 비교하여 검출 신호를 발생한다. 출력부는 상기 전압 레벨 제어부 및 상기 검출 신호 발생부의 오동작을 방지하며, 동작 활성 신호에 응답하여 상기 검출 신호를 반전시켜 검출 제어 신호로서 출력한다.
상기 제 1 전원 전압 및 상기 제 2 전원 전압은 배터리(battery)로부터 발생되는 전압이며, 상기 배터리가 제거되면 상기 제 1 전원 전압 및 상기 제 2 전원 전압은 서로 다른 시간 차이를 가지고 제 2 레벨로 된다.
상기 검출 신호 발생부는 상기 제 1 출력 노드의 전압 레벨이 상기 제 2 출력 노드의 전압 레벨보다 크면 제 2 레벨의 검출 신호를 출력하고, 상기 제 1 출력 노드의 전압 레벨이 상기 제 2 출력 노드의 전압 레벨보다 작으면 제 1 레벨의 검출 신호를 출력한다.
상기 전압 레벨 제어부는, 제 1 내지 제 4 저항, 제 1 내지 제 4 트랜지스터, 및 커패시터를 구비한다. 제 1 저항은 한쪽 단이 상기 제 1 전원 전압에 연결된다. 제 1 트랜지스터는 게이트로 상기 제 2 전원 전압을 수신하고, 제 1 단이 상기 제 1 출력 노드에 연결된다. 제 2 저항은 상기 제 1 저항의 다른 한쪽 단과 상기 제 1 트랜지스터의 제 2 단 사이에 직렬로 연결된다. 제 3 저항은 한쪽 단이 상기 제 1 출력 노드에 연결된다. 제 2 트랜지스터는 게이트와 제 1 단이 상기 제 3 저항의 다른 한쪽 단에 연결된다. 제 4 저항은 한쪽 단이 상기 제 2 트랜지스터의 제 2 단에 연결되고, 다른 한쪽 단이 접지 전압에 연결된다. 제 3 트랜지스터는 게이트가 상기 제 1 저항과 상기 제 2 저항이 연결되는 단에 연결되고, 제 1 단이 상기 제 3 저항의 다른 한쪽 단에 연결된다. 제 4 트랜지스터는 게이트로 상기 제 2 전원 전압을 수신하고, 제 1 단이 상기 제 3 트랜지스터의 제 2 단에 연결되며, 제 2 단이 상기 제 2 출력 노드에 연결된다. 커패시터는 상기 제 2 출력 노드와 접지 전압 사이에 연결된다.
상기 커패시터는 상기 전원 전압 제거 감지 회로 내부에 위치하며, 상기 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 상기 제 2 출력 노드의 전압 레벨에 응답하여 충전되어 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되는 경우 상기 제 2 출력 노드의 전압 레벨이 일정한 레벨로 유지되도록 한다.
상기 검출 신호 발생부는, 상기 승압 전압에 응답하여 동작하며, 상기 제 1 출력 노드에 음의 단자가 연결되고 상기 제 2 출력 노드에 양의 단자가 연결되어 상기 검출 신호를 발생하는 비교기를 구비한다.
상기 출력부는 다운 쉬프팅부, 지연부, 반전 논리합 수단, 논리곱 수단, 및 인버터를 구비한다. 다운 쉬프팅부는 상기 검출 신호의 전압 레벨을 낮춘다. 지연부는 상기 다운 쉬프팅부의 출력을 지연시킨다. 반전 논리합 수단은 상기 지연부의 출력 및 상기 다운 쉬프팅부의 출력을 반전 논리 합한다. 논리곱 수단은 상기 동작 활성 신호 및 상기 반전 논리합 수단의 출력을 논리곱한다. 인버터는 상기 논리곱 수단의 출력을 반전시켜 상기 검출 제어 신호로서 출력한다.
상기 다운 쉬프팅부는 상기 검출 신호를 반전시키는 인버터를 구비하며, 상기 인버터는 상기 제 2 전원 전압에 응답하여 동작한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 전원 전압 제거 감지 방법은 배터리로부터 발생되는 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 제 1 출력 노드의 전압 레벨이 제 2 출력 노드의 전압 레벨보다 높게 유지하고, 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되면 상기 제 2 출력 노드의 전압 레벨이 일정한 레벨로 유지하고 상기 제 1 출력 노드의 전압 레벨이 상기 일정한 레벨 보다 작은 값이 되도록 제어하는 단계, 상기 제 1 출력 노드의 전압 레벨과 상기 제 2 출력 노드의 전압 레벨을 비교하여 검출 신호를 출력하는 단계, 및 동작 활성 신호에 응답하여 상기 검출 신호를 반전시켜 검출 제어 신호로서 출력하는 단계를 구비한다.
상기 제 1 전원 전압 및 상기 제 2 전원 전압은 상기 배터리가 제거되면 서로 다른 시간 차이를 가지고 제 2 레벨로 된다.
검출 신호를 출력하는 단계는, 상기 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 상기 제 2 출력 노드의 전압 레벨에 응답하여 상기 제 2 출력 노드와 접지 전압 사이에 연결되는 커패시터에 전하를 충전하는 단계, 및 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되는 경우 상기 제 2 출력 노드의 전압 레벨을 상기 커패시터에 충전된 전하에 대응하는 일정한 레벨로 유지하는 단계를 구비한다.
상기 검출 제어 신호를 출력하는 단계는, 상기 검출 신호를 지연시키는 단계, 상기 검출 신호와 상기 지연된 검출 신호를 반전 논리 합하는 단계, 상기 동작 활성 신호 및 상기 반전 논리합 된 신호를 논리곱 하는 단계, 및 상기 논리곱 된 신호를 반전시켜 상기 검출 제어 신호로서 출력하는 단계를 구비한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 디스플레이 장치는 패널, 및 상기 패널을 제어하여 상기 패널에 영상을 디스플레이 시키는 구동부를 구비한다. 상기 구동부는 전원 전압 제거 감지부, 전압 승압부, 마이크로 프로세서, 및 소스 드라이버를 구비한다. 전원 전압 제거 감지부는 상기 구동부 및 상기 패널에 전원 전압을 공급하는 배터리(battery)가 제거되는 경우 제 2 레벨의 검출 제어 신호를 발생한다. 전압 승압부는 상기 검출 제어 신호에 응답하여 상기 패널로 인가되는 승압 전압을 발생하는 동작을 정지한다. 마이크로 프로세서는 상기 검출 제어 신호에 응답하여 상기 구동부가 수신하는 제어 신호들을 차단한다. 소스 드라이버는 상기 검출 제어 신호에 응답하여 상기 패널의 모든 소스 라인들의 출력단의 전압 레벨을 접지 전압 레벨로 만든다. 상기 패널은 상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시키는 게이트 드라이버를 구비한다.
상기 패널은 상기 검출 제어 신호에 응답하여 상기 패널 내부의 커패시터에 연결된 기준 전압의 레벨을 접지 전압 레벨로 만든다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 디스플레이 장치는 패널(panel), 및 상기 패널을 제어하여 상기 패널에 영상을 디스플레이 시키는 구동부를 구비한다. 상기 구동부는 전원 전압 제거 감지부, 전원 승압부, 마이크로 프로세서, 소스 드라이버, 및 게이트 드라이버를 구비한다. 전원 전압 제거 감지부는 상기 구동부 및 상기 패널에 전원 전압을 공급하는 배터리(battery)가 제거되는 경우 제 2 레벨의 검출 제어 신호를 발생한다. 전원 승압부는 상기 검출 제어 신호에 응답하여 상기 패널로 인가되는 승압 전압을 발생하는 동작을 정지한다. 마이크로 프로세서는 상기 검출 제어 신호에 응답하여 상기 구동부가 수신하는 제어 신호들을 차단한다. 소스 드라이버는 상기 검출 제어 신호에 응답하여 상기 패널의 모든 소스 라인들의 출력단의 전압 레벨을 접지 전압 레벨로 만든다. 게이트 드라이버는 상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화킨다.
상기 패널은 상기 검출 제어 신호에 응답하여 상기 패널 내부의 커패시터에 연결된 기준 전압의 레벨을 접지 전압 레벨로 만든다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 잔상 제거 방법은, 패널(panel)과 상기 패널을 제어하여 상기 패널에 영상을 디스플레이 시키는 구동부를 구비하는 디스플레이 장치의 배터리(battery) 제거 시 상기 패널에 나타내는 잔상을 제거하는 방법으로서, 상기 배터리가 제거되는 경우 제 2 레벨의 검출 제어 신호를 발생하는 단계, 상기 검출 제어 신호에 응답하여 상기 패널로 인가되는 승압 전압을 발생하는 동작을 정지시키는 단계, 상기 검출 제어 신호에 응답하여 상기 구동부가 수신하는 제어 신호들을 차단하는 단계, 및 상기 검출 제 어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시킴으로써 상기 패널의 커패시터에 충전된 모든 전하를 방전시키는 단계를 구비한다.
상기 충전된 모든 전하를 방전시키는 단계는, 상기 검출 제어 신호에 응답하여 상기 패널의 소스 라인들의 출력 단의 전압 레벨을 접지 전압 레벨로 만드는 단계, 상기 검출 제어 신호에 응답하여 상기 패널의 내부 커패시터에 연결된 기준 전압의 전압 레벨을 접지 전압 레벨로 만드는 단계, 및 상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시키는 단계를 구비한다.
상기 패널은 게이트 드라이버를 내장하고 있다.
상기 패널은 액티브 매트릭스(active matrix) 방식의 패널이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 전원 전압 제거 감지 회로의 구성도이다.
도 1에 도시된 본 발명의 실시예에 따른 전원 전압 제거 감지 회로(100)는 비교기의 양의 단자로 입력되는 신호의 기울기를 조정하는 것이 아니라, 감지 회로(100) 내부의 커패시터(CIN)를 이용하여 비교기(COMP)의 양의 단자, 즉 제 2 출력 노드(N2)의 전압 레벨을 일정하게 유지하는 방법을 이용한다.
도 1을 참조하면, 전원 전압 제거 감지 회로(100)는 전압 레벨 제어부(110), 검출 신호 발생부(130), 및 출력부(150)를 구비한다.
전압 레벨 제어부(110)는 제 1 전원 전압(VDDA) 및 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 동안 제 1 출력 노드(N1)의 전압 레벨이 제 2 출력 노드(N2)의 전압 레벨보다 높게 유지되도록 한다.
한편, 전압 레벨 제어부(110)는 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되면 제 2 출력 노드(N2)의 전압 레벨이 일정한 레벨로 유지되도록 하고 제 1 출력 노드(N1)의 전압 레벨이 일정한 레벨 보다 작은 값이 되도록 제어한다. 설명의 편의를 위해서 제 1 레벨은 하이 레벨이고 제 2 레벨은 로우 레벨인 것으로 가정한다.
배터리에서는 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)의 두 종류의 전원 전압이 발생된다. 제 1 전원 전압(VDDA)은 아날로그 전압으로서 제 2 전원 전압(VDD)보다 좀 더 높은 전압 레벨을 가지며, 제 2 전원 전압(VDD)은 전원 전압 제거 감지 회로(100)의 로직 레벨을 제어하는 전압이다.
배터리가 제거되면 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)은 서로 다른 시간 차이를 가지고 제 2 레벨로 된다. 즉, 배터리가 제거되면 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD) 중 하나가 먼저 제 2 레벨로 떨어지고 다른 하나는 늦게 제 2 레벨로 떨어진다.
기존의 전원 전압 제거 감지 회로와 달리, 본 발명의 실시예에 따른 전원 전압 제거 감지 회로(100)는 어느 전압이 먼저 제 2 레벨로 떨어지는 지와 관계없이 배터리가 제거되는 것을 감지할 수 있다.
도 1을 참조하여 전압 레벨 제어부(110)에 대해 좀 더 설명하면, 전압 레벨 제어부(110)는 제 1 내지 제 4 저항(R1 내지 R4), 제 1 내지 제 4 트랜지스터(TR1 내지 TR4), 및 커패시터(CIN)을 구비한다.
제 1 저항(R1)은 한쪽 단이 제 1 전원 전압(VDDA)에 연결된다. 제 1 트랜지스터(TR1)는 게이트로 제 2 전원 전압(VDD)을 수신하고, 제 1 단이 제 1 출력 노드(N1)에 연결된다.
제 2 저항(R2)은 제 1 저항(R1)의 다른 한쪽 단과 제 1 트랜지스터(TR1)의 제 2 단 사이에 직렬로 연결된다. 제 3 저항(R3)은 한쪽 단이 제 1 출력 노드(N1)에 연결된다.
제 2 트랜지스터(TR2)는 게이트와 제 1 단이 제 3 저항(R3)의 다른 한쪽 단에 연결된다. 제 4 저항(R4)은 한쪽 단이 상기 제 2 트랜지스터(TR2)의 제 2 단에 연결되고, 다른 한쪽 단이 접지 전압(VSS)에 연결된다.
제 3 트랜지스터(TR3)는 게이트가 제 1 저항(R1)과 제 2 저항(R2)이 연결되는 단에 연결되고, 제 1 단이 제 3 저항(R3)의 다른 한쪽 단에 연결된다.
제 4 트랜지스터(TR4)는 게이트로 제 2 전원 전압(VDD)을 수신하고, 제 1 단이 제 3 트랜지스터(TR3)의 제 2 단에 연결되며, 제 2 단이 제 2 출력 노드(N2)에 연결된다.
커패시터(CIN)는 제 2 출력 노드(N2)와 접지 전압(VSS) 사이에 연결된다. 상술한 바와 같이, 커패시터(CIN)는 전원 전압 제거 감지 회로(100)의 내부에 위치한다.
커패시터(CIN)는 제 1 전원 전압(VDDA) 및 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 동안 제 2 출력 노드(N2)의 전압 레벨에 응답하여 전하를 충전한다. 한편, 커패시터(CIN)는 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우 제 2 출력 노드(N2)의 전압 레벨을 충전된 전하의 양에 대응하는 일정한 레벨로 유지시킨다.
검출 신호 발생부(130)는 승압 전압(AVDD)에 응답하여 동작한다. 검출 신호 발생부(130)는 제 1 출력 노드(N1)와 제 2 출력 노드(N2)의 전압 레벨을 비교하여 검출 신호(DETS)를 발생한다.
즉, 검출 신호 발생부(130)는 제 1 출력 노드(N1)의 전압 레벨이 제 2 출력 노드(N2)의 전압 레벨보다 크면 제 2 레벨의 검출 신호(DETS)를 출력하고, 제 1 출력 노드(N1)의 전압 레벨이 제 2 출력 노드(N2)의 전압 레벨보다 작으면 제 1 레벨의 검출 신호(DETS)를 출력한다.
검출 신호 발생부(130)는 승압 전압(AVDD)에 응답하여 동작하며, 제 1 출력 노드(N1)에 음의 단자가 연결되고 제 2 출력 노드(N2)에 양의 단자가 연결되어 검출 신호(DETS)를 발생하는 비교기(COMP)를 구비한다.
이하, 전압 레벨 제어부(110)와 검출 신호 발생부(130)의 동작에 대해 설명한다.
먼저, 승압 전압(AVDD)은 전원 전압 제거 감지 회로(100)가 패널을 구비하는 디스플레이 장치(미도시)에 장착되는 경우, 디스플레이 장치를 구동하는 구동 전압이다. 승압 전압(AVDD)은 디스플레이 장치(미도시)의 전압 승압부(미도시)에 의해서 전원 전압이 승압 된 전압 레벨을 갖는다.
디스플레이 장치(미도시)의 스탠드 바이(stand-by) 모드나 슬립(sleep) 모드에서 제 2 전원 전압(VDD)은 제 2 레벨, 즉 로우 레벨이며, 제 1 및 제 4 트랜지스터(TR1 및 TR4)를 턴 오프 시킨다. 그러면, 전원 전압 제거 감지 회로(100)가 동작하지 아니하고 소비 전류를 줄일 수 있다.
승압 전압(AVDD)의 발생이 완료된다는 것은 디스플레이 장치가 정상적으로 동작하는 것을 의미한다. 승압 전압(AVDD)의 발생이 완료되면 제 2 전원 전압 또한 하이 레벨이 되어 제 1 및 제 4 트랜지스터(TR1 및 TR4)를 턴 온 시킨다. 그러면, 전원 전압 제거 감지 회로(100)는 배터리가 제거되는 것을 인식할 수 있는 상태에 있게 된다.
배터리가 장착되고 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)이 정상적으로 동작하면 제 1 내지 제 4 트랜지스터(TR1 내지 TR4)가 턴 온 되고, 제 1 내지 제 4 저항(R1 내지 R4)의 저항 값에 따라 제 1 출력 노드(N1)와 제 2 출력 노드(N2)의 전압 레벨이 결정된다. 이 때, 제 1 출력 노드(N1)의 전압 레벨은 제 2 출력 노드(N2)의 전압 레벨보다 높다. 따라서, 비교기(COMP)는 로우 레벨의 검출 신호(DETS)를 발생한다.
제 1 내지 제 4 저항(R1 내지 R4)은 제 1 전원 전압(VDDA)을 저항 비에 따라 분배하여 제 2 전원 전압(VDD)을 검출하는 제 1 및 제 2 트랜지스터(TR1, TR2)의 문턱 전압(Vth) 조건을 만족시키고, 비교기(COMP)의 양단 전압을 조정한다.
출력부(150)는 전압 레벨 제어부(110) 및 검출 신호 발생부(130)의 오동작을 방지하며, 동작 활성 신호(SEN)에 응답하여 검출 신호(DETS)를 반전시켜 검출 제어 신호(DETCTRLS)로서 출력한다.
도 1을 참조하면, 출력부(150)는 다운 쉬프팅부(151), 지연부(153), 반전 논리합 수단(155), 논리곱 수단(157), 및 인버터(159)를 구비한다. 다운 쉬프팅부(151)는 검출 신호(DETS)의 전압 레벨을 낮춘다.
다운 쉬프팅부(151)는 검출 신호(DETS)를 반전시키는 인버터(I1)를 구비하며, 인버터(I1)는 제 2 전원 전압(VDD)에 응답하여 동작한다.
비교기(COMP)가 승압 전압(AVDD)에 응답하여 동작되므로 비교기(CMP)에서 출력되는 검출 신호(DETS)의 레벨도 전원 전압 제거 감지 회로(100)의 로직 전원 전압 레벨인 제 2 전원 전압(VDD)의 전압 레벨 보다 높다.
따라서 , 다운 쉬프팅부(151)는 검출 신호(DETS)의 레벨을 로직 동작을 할 수 있는 제 1 전원 전압(VDD) 레벨로 낮추어 주는 역할을 한다.
지연부(153)는 다운 쉬프팅부(151)의 출력을 지연시킨다. 특히 지연부(153)는 비교기(COMP)의 입력 단자(즉, 노드 1 및 노드 2)의 전압 레벨이 흔들려 비교기(COMP) 출력이 순간적으로 하이 레벨로 되어 오동작을 일으키는 경우 오동작을 방지하는 기능을 한다.
즉, 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)이 정상적으로 동작하여 검출 신호(DETS)가 로우 레벨로 발생되다가 비교기(COMP)가 순간적으로 오동작하여 일정 시간 동안 검출 신호(DETS)가 하이 레벨로 되면 직접 반전 논리 합 수단(155) 으로 입력되는 신호는 하이 레벨이지만 지연부(153)를 통과하여 반전 논리 합 수단(155)으로 입력되는 신호는 로우 레벨이므로 반전 논리 합 수단(155)은 계속하여 로우 레벨의 신호를 출력한다.
따라서, 지연부(153)와 논리곱 수단(155)을 이용하여 제 1 전원 전압(VDDA)이나 제 2 전원 전압(VDD)의 순간적인 글리치(glitch) 등에 의한 오동작을 방지할 수 있다. 지연부(153)의 지연 시간을 선택적으로 설정함으로써 오동작 방지 기능을 조절할 수 있다.
논리곱 수단(157)은 동작 활성 신호(SEN) 및 상기 반전 논리합 수단(155)의 출력을 논리곱한다. 인버터(I2)는 논리곱 수단(157)의 출력을 반전시켜 검출 제어 신호(DETCTRLS)로서 출력한다.
전원 전압 제거 감지 회로(100)가 디스플레이 장치(미도시)에 장착되는 경우, 동작 활성 신호(SEN)는 디스플레이 장치의 패널에 영상이 디스플레이 되면 제 1 레벨로 활성화된다.
패널에 영상이 디스플레이 되기 이전에는 배터리의 제거가 패널에 아무런 영향을 미치지 않기 때문에 실제로 패널에 디스플레이 된 이후에는 배터리만 제거를 감지하도록 하기 위하여 동작 활성 신호(SEN)를 이용한다.
도 2는 도 1의 전원 전압 감지 회로의 동작을 설명하기 위한 흐름도이다. 이하에서는 도 1 및 도 2를 참조하여 전원 전압 제거 감지 회로(100)의 동작에 대해 상세히 설명한다.
본 발명의 실시예에 따른 전원 전압 제거 감지 방법(200)은 배터리로부터 발 생되는 제 1 전원 전압(VDDA) 및 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 경우 제 2 레벨의 검출 신호(DETS)를 출력하고, 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되는 것을 검출하여 제 1 레벨의 검출 신호(VDD)를 출력한다.
먼저 전원 전압 제거 감지 방법(200)은 제 1 전원 전압(VDDA) 및 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 경우 제 1 출력 노드(N1)의 전압 레벨이 제 2 출력 노드(N2)의 전압 레벨보다 높게 유지되도록 제어하고, 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우 제 2 출력 노드(N2)의 전압 레벨이 일정한 레벨이 되도록 하고 제 1 출력 노드(N1)의 전압 레벨이 제 2 출력 노드(N2)의 전압 레벨보다 작도록 제어한다(S210). S210 단계는 도 1의 전압 레벨 제어부(110)에서 수행된다.
도 1 및 도 2를 참조하여 S210 단계를 좀 더 자세히 설명하면, 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 경우 제 1 내지 제 4 트랜지스터(TR1 내지 TR4)는 모두 턴온된다. 따라서, 제 1 출력 노드(N1)의 전압 레벨은 제 3 저항(R3)에 인가되는 전압과 제 3 및 제 4 트랜지스터(TR3 및 TR4)의 문턱 전압(Vth)을 더한 만큼 제 2 출력 노드(N2)의 전압 레벨보다 높게 유지된다. 따라서, 비교기(COMP)는 제 2 레벨의 검출 신호(DETS)를 출력한다(S230).
한편, 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 동안 제 2 출력 노드(N2)의 전압 레벨은 일정한 값을 유지하게 된다. 즉, 제 2 출력 노드(N2)의 전압 레벨은 제 1 전원 전압(VDDA)에서 제 1 내지 제 3 저항(R1 내지 R3)에서의 전압 강하 값과 제 1, 제 3, 및 제 4 트랜지스터(TR1, TR3, 및 TR4)의 문턱 전압(Vth)을 더한 만큼 낮은 값을 유지하게 된다.
따라서, 제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)이 제 1 레벨로 유지되는 동안 내부 커패시터(CIN)에는 제 2 출력 노드(N2)의 전압 레벨에 해당하는 전하가 충전된다.
다음으로, 배터리가 제거되어 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우에 대해 설명한다. 먼저, 제 1 전원 전압(VDDA)가 제 2 레벨로 되는 경우, 제 3 트랜지스터(VDD)가 턴오프 된다. 또한 제 1 전원 전압(VDDA)가 제 2 레벨로 되기 때문에 제 1 출력 노드(N1)의 전압 레벨 또한 제 2 레벨로 된다.
이 때, 제 3 트랜지스터(TR3)가 턴오프되므로 제 2 출력 노드(N2)의 전압 레벨은 내부 커패시터(CIN)에 충전된 전하에 대응하는 일정한 레벨로 유지된다. 따라서, 결국 제 1 전원 전압(VDDA)이 제 2 레벨로 되는 경우 제 2 출력 노드(N2)의 전압 레벨은 제 1 출력 노드(N1)의 전압 레벨보다 높다.
한편, 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우, 제 1 및 제 4 트랜지스터(TR1 및 TR4)가 턴오프된다. 또한 제 1 트랜지스터(TR1)이 턴오프되기 때문에 제 1 출력 노드(N1)의 전압 레벨 또한 제 2 레벨이 된다.
이 때, 제 4 트랜지스터(TR3)가 턴오프되므로 제 2 출력 노드(N2)의 전압 레벨은 내부 커패시터(CIN)에 충전된 전하에 대응하는 일정한 레벨로 유지된다. 따라서, 결국 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우 제 2 출력 노드(N2)의 전압 레벨은 제 1 출력 노드(N1)의 전압 레벨보다 높다.
제 1 전원 전압(VDDA)과 제 2 전원 전압(VDD)이 모두 제 2 레벨로 되는 경우, 제 1, 제 3, 및 제 4 트랜지스터(TR1, TR3, TR4)가 턴오프된다. 따라서, 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우와 마찬가지로 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우 제 2 출력 노드(N2)의 전압 레벨은 제 1 출력 노드(N1)의 전압 레벨보다 높다.
따라서, 제 1 전원 전압(VDDA) 또는 제 2 전원 전압(VDD)이 제 2 레벨로 되는 경우 제 1 제 2 출력 노드(N2)의 전압 레벨은 제 1 출력 노드(N1)의 전압 레벨보다 높기 때문에, 비교기(COMP)는 제 1 레벨의 검출 신호(DETS)를 출력한다(S230).
비교기(COMP)로부터 출력되는 검출 신호(DETS)는 동작 활성 신호(SEN)에 응답하여 반전되며, 검출 제어 신호(DETCTRLS)로서 출력된다(S250). S250 단계는 도 1의 출력부(150)에서 수행된다.
도 3은 본 발명의 실시예에 따른 디스플레이 장치의 구성도이다.
본 발명에서는 소정의 순서에 따라 게이트 라인을 순차적으로 활성화시킴으로써 전원 전압 제거 시 게이트 라인을 동시에 활성화시킬 수 없는 패널 또는 게이트 드라이버가 내장된 패널에서도 패널에 나타나는 잔상을 제거할 수 있는 방법을 제안한다.
도 3은 본 발명의 실시예에 따른 디스플레이 장치의 구성도이고, 도 4는 도 3의 디스플레이 장치의 동작을 설명하기 위한 흐름도이다. 이하에서는 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 배터리 제거 시 잔상을 제거하는 디스플레이 장치 및 방법에 대해 설명한다.
디스플레이 장치(300) 패널(310), 및 패널(310)을 제어하여 패널(310)에 영상을 디스플레이 시키는 구동부(330)를 구비한다. 구동부(310)는 전원 전압 제거 감지부(331), 전압 승압부(333), 마이크로 프로세서(335), 및 소스 드라이버(337)를 구비한다.
한편, 패널(310)은 액티브 매트릭스(active matrix) 방식의 패널이며, 게이트 드라이버(315)가 내장되어 있다. 또한, 게이트 드라이버(315)가 내장된 패널(310)에서는 패널(310)의 게이트 라인들을 동시에 활성화시키는 것이 불가능하다.
전원 전압 제거 감지부(331)는 구동부(330) 및 패널(331)에 전원 전압을 공급하는 배터리(battery)가 제거되는 지를 감지하여, 배터리가 제거되는 경우 제 2 레벨의 검출 제어 신호(DETCTRLS)를 발생한다.
전압 승압부(333)는 승압 전압을 발생하여 구동부(330) 내부와 패널(310)로 공급한다. 한편, 배터리가 제거되는 경우 전압 승압부(333)는 정지하며, 더 이상 승압 전압을 발생하지 않는다.
마이크로 프로세서(335)는 외부로부터 수신되는 제어 신호(미도시)에 응답하여 패널(310)의 디스플레이에 필요한 신호들을 발생하여 구동부(330) 및 패널(310)로 공급한다. 소스 드라이버(337)는 패널(310)의 소스 라인을 제어한다. 소스 드라이버(337)는 마이크로 프로세서(335)에 의해 제어된다.
먼저, 배터리가 제거되는 경우 제 2 레벨의 검출 제어 신호(DETCTRLS)가 발생된다(S410). S410 단계는 도 3의 전원 전압 제거 감지부(331)에서 수행된다. 전원 전압 제거 감지부(331)는 도 1의 전원 전압 제거 감지 회로(100)와 동일한 구성 을 가지며 동작 원리 또한 동일하다. 따라서, 전원 전압 제거 감지부(331)의 구성 및 동작에 대한 설명은 생략한다.
또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 도 1의 전원 전압 제거 감지 회로 이외의 동일한 동작을 수행할 수 있는 다른 회로를 본 발명의 디스플레이 장치(300)에 적용할 수 있을 것이다.
다음으로, 검출 제어 신호(DETCTRLS)에 응답하여 패널(310)로 인가되는 승압 전압을 차단한다(S430). S430 단계는 도 3의 전압 승압부(333)에서 수행된다.
전압 승압부(333)는 검출 제어 신호(DETCTRL)가 제 1 레벨인 동안에는 승압 전압을 발생한다. 그러나, 배터리가 제거되어 검출 제어 신호(DETCTRL)가 제 2 레벨로 되면 전압 승압부(333)는 정지하며, 더 이상 승압 전압을 발생하지 않는다.
즉, 배터리가 제거되면 전원 전압의 공급이 중단되므로 전압 승압부(333)는 승압 전압의 발생을 중단하며, 이미 발생된 승압 전압은 디스플레이의 이후의 동작(S450 및 S470)을 수행하는데 이용된다.
한편 배터리 제거 시, 전압 승압부(333)가 정지함으로써, 불필요한 전류 소모가 발생되지 않으므로 배터리의 전원 전압은 더 오랫동안 유지될 수 있다.
다음으로, 검출 제어 신호(DETCTRL)에 응답하여 구동부(330)가 수신하는 제어 신호들(미도시)을 차단한다(S450). S450 단계는 도 3의 마이크로 프로세서(335)에서 수행된다.
검출 제어 신호(DETCTRLS)가 제 1 레벨인 동안 마이크로 프로세서(335)는 외부로부터 수신되는 제어 신호들을 수신하여 구동부(330)와 패널(310)의 동작을 제 어한다. 그러나, 검출 제어 신호(DETCTRLS)가 제 2 레벨로 되면, 마이크로 프로세서(335)는 구동부(330)가 수신하는 제어 신호들을 차단한다. 배터리가 제거되었으므로, 디스플레이 장치(300)가 패널(310)의 화상을 제거하는 동작 이외의 불필요한 로직 동작을 수행하지 않도록 하기 위함이다. 이렇게 함으로써 로직 배터리를 오랫동안 유지할 수 있다.
다음으로, 검출 제어 신호(DETCTRLS)에 응답하여 패널(310)의 게이트 라인들을 소정의 순서에 따라 번갈아 활성화시킴으로써 패널(310)의 커패시터에 충전된 전하를 방전시킨다(S470). S470 단계는 소스 드라이버(337) 및 패널(310)에서 수행된다.
패널(310)에 화상이 디스플레이되는 과정은 다음과 같다. 즉, 게이트 라인들이 활성화되어 트랜지스터들이 턴온되면, 소스 라인들을 통하여 색상 데이터가 트랜지스터에 연결된 커패시터들에 저장되고, 커패시터들에 저장된 전하값들에 따라 화상이 디스플레이된다.
그런데, 배터리가 제거되는 경우 잔상이 발생하지 않도록 하기 위해서 패널(310)의 화상이 빠르게 제거되어야 한다. 즉, 패널(310)의 커패시터에 저장된 색상 데이터(즉, 전하)가 빠르게 방전되어야 한다. 이러한 방전 동작이 S470 단계에서 수행된다.
S470 단계를 좀 더 설명하면, 검출 제어 신호(DETCTRLS)에 응답하여 패널(310)의 모든 소스 라인들의 출력 단의 전압 레벨을 접지 레벨로 만든다. 이러한 동작은 도 3의 소스 드라이버(337)에서 수행된다. 즉, 소스 드라이버(337)는 제 2 레벨의 검출 제어 신호(DETCTRLS)에 응답하여 패널의 모든 소스 라인들의 출력 단의 전압 레벨을 접지 레벨로 만든다.
그리고, 검출 제어 신호에 응답하여 패널(310) 내부의 커패시터들에 연결된 기준 전압의 전압 레벨을 접지 레벨로 만든다. 이러한 동작은 패널(310)에서 수행된다. 즉, 패널(310)은 제 2 레벨의 검출 제어 신호(DETCTRLS)에 응답하여 패널(310) 내부의 커패시터들에 연결된 기준 전압의 전압 레벨을 접지 전압 레벨로 만든다.
그리고, 제 2 레벨의 검출 제어 신호(DETCTRLS)에 응답한 소스 드라이버(337) 및 패널(310)의 상술한 동작들과 동시에, 검출 제어 신호(DETCTRLS)에 응답하여 패널(310)의 게이트 라인들을 번갈아 활성화시킨다. 이러한 동작은 패널(310)에 내장된 게이트 드라이버(315)에서 수행된다.
패널(310)에 내장된 게이트 드라이버(315)는 패널(310)의 게이트 라인들을 동시에 모두 활성화시지 않고 소정의 순서대로 번갈아 활성화시킨다.
게이트 드라이버(315)가 내장된 패널(310)의 게이트 라인들을 활성화시키는 방법에 대해 구체적으로 설명하면 다음과 같다. 먼저, 패널(310)의 모든 게이트 라인들(n×k 개)을 게이트 라인들을 n개의 게이트 라인을 포함하는 k개의 그룹으로 분리한다. 그리고 k개 그룹들 각각의 첫 번째 게이트 라인들을 먼저 활성화한다. 다음으로 k개 그룹들 각각의 두 번째 게이트 라인들을 활성화한다. 이러한 방식으로 k개 그룹들 각각의 n 번째 게이트 라인들을 활성화함으로서 패널(310)의 모든 게이트 라인들을 활성화할 수 있다.
예를 들어, 패널(310)의 모든 게이트 라인들이 2개의 라인들을 갖는 복수의 그룹들로 분리되었다면, 홀수 번째 게이트 라인들이 모두 활성화된 후 짝수번째 게이트 라인들이 모두 활성화됨으로써 패널의 모든 게이트 라인들이 활성화된다.
따라서, 검출 제어 신호(DETCTRL)에 응답하여 패널(310)의 모든 소스 라인들의 출력 단의 전압 레벨과 커패시터에 연결된 기준 전압의 레벨이 접지 전압 레벨로 되고, 검출 제어 신호에 응답하여 패널(310)의 게이트 라인들이 번갈아 활성화되면, 활성화된 게이트 라인들의 커패시터에 저장된 전하가 순간적으로 소스 라인들을 통해 방전된다. 따라서, 모든 게이트 라인들이 번갈아 활성화됨으로써 배터리가 제거된 후 패널(310)에 남아있는 화상이 제거될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 구성도이다. 도 5의 디스플레이 장치(500)는 패널(510)에 게이트 드라이버가 내장되지 않고 게이트 드라이버(539)가 구동부(530)에 구비되는 점을 제외하고는 도 3의 디스플레이 장치(300)와 동일한 구성을 갖는다. 따라서, 이후에서는 게이트 드라이버(539)와 패널(510)의 구조 및 동작을 중심으로 설명한다. 또한, 설명의 편의를 위해 게이트 드라이버(539)는 패널(510)의 게이트 라인들을 동시에 활성화시킬 수 없는 것으로 가정한다.
따라서, 배터리 제거시 패널(510) 내부의 커패시터에 저장된 전하를 방전시키기 위해서, 게이트 드라이버(539)는 제 2 레벨의 검출 제어 신호(DETCTRLS)에 응답하여 패널(510)의 게이트 라인들을 소정의 순서대로 번갈아 활성화킨다.
또한, 패널(510)은 제 2 레벨의 검출 제어 신호(DETCTRL)에 응답하여 패널 (510) 내부의 커패시터에 연결된 기준 전압의 레벨을 접지 전압 레벨로 만든다.
이렇게 함으로써, 게이트 드라이버(539)가 패널(10)의 게이트 라인들을 동시에 활성화시킬 수 없는 경우에도, 배터리 제거 시 패널(510)의 커패시터의 전하를 방전시킴으로써 패널(510)의 잔상을 제거할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명의 실시예에 따른 전원 전압 제거 감지 회로는 내장 커패시터를 이용하여 전원 전압 제거를 감지함으로써 회로의 크기를 감소시킬 수 있는 할 수 있는 장점이 있다.
또한, 본 발명의 실시예에 따른 전원 전압 제거 감지 회로는 트랜지스터의 문턱 전압과 저항 값을 조절하여 전원 전압 제거를 감지할 수 있는 전압 레벨을 조절할 수 있는 장점이 있다.
한편, 본 발명의 실시예에 따른 디스플레이 장치는 패널의 게이트 라인을 동시에 활성화시킬 수 없는 경우에도 전원 전압 제거 시 패널에 나타나는 잔상을 제 거할 수 있는 장점이 있다.
Claims (22)
- 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 제 1 출력 노드의 전압 레벨이 제 2 출력 노드의 전압 레벨보다 높게 유지되도록 하며, 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되면 상기 제 2 출력 노드의 전압 레벨이 일정한 레벨로 유지되도록 하고 상기 제 1 출력 노드의 전압 레벨이 상기 일정한 레벨 보다 작은 값이 되도록 제어하는 전압 레벨 제어부;승압 전압에 응답하여 동작하며, 상기 전압 레벨 제어부의 제 1 출력 노드와 상기 제 2 출력 노드의 전압 레벨을 비교하여 검출 신호를 발생하는 검출 신호 발생부; 및상기 전압 레벨 제어부 및 상기 검출 신호 발생부의 오동작을 방지하며, 동작 활성 신호에 응답하여 상기 검출 신호를 반전시켜 검출 제어 신호로서 출력하는 출력부를 구비하는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 1 항에 있어서,상기 제 1 전원 전압 및 상기 제 2 전원 전압은 배터리(battery)로부터 발생되는 전압이며,상기 배터리가 제거되면 상기 제 1 전원 전압 및 상기 제 2 전원 전압은 서로 다른 시간 차이를 가지고 제 2 레벨로 되는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 1 항에 있어서,상기 검출 신호 발생부는 상기 제 1 출력 노드의 전압 레벨이 상기 제 2 출력 노드의 전압 레벨보다 크면 제 2 레벨의 검출 신호를 출력하고, 상기 제 1 출력 노드의 전압 레벨이 상기 제 2 출력 노드의 전압 레벨보다 작으면 제 1 레벨의 검출 신호를 출력하는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 3 항에 있어서, 상기 전압 레벨 제어부는,한쪽 단이 상기 제 1 전원 전압에 연결되는 제 1 저항;게이트로 상기 제 2 전원 전압을 수신하고, 제 1 단이 상기 제 1 출력 노드에 연결되는 제 1 트랜지스터;상기 제 1 저항의 다른 한쪽 단과 상기 제 1 트랜지스터의 제 2 단 사이에 직렬로 연결되는 제 2 저항;한쪽 단이 상기 제 1 출력 노드에 연결되는 제 3 저항;게이트와 제 1 단이 상기 제 3 저항의 다른 한쪽 단에 연결되는 제 2 트랜지스터;한쪽 단이 상기 제 2 트랜지스터의 제 2 단에 연결되고, 다른 한쪽 단이 접지 전압에 연결되는 제 4 저항;게이트가 상기 제 1 저항과 상기 제 2 저항이 연결되는 단에 연결되고, 제 1 단이 상기 제 3 저항의 다른 한쪽 단에 연결되는 제 3 트랜지스터;게이트로 상기 제 2 전원 전압을 수신하고, 제 1 단이 상기 제 3 트랜지스터의 제 2 단에 연결되며, 제 2 단이 상기 제 2 출력 노드에 연결되는 제 4 트랜지스터; 및상기 제 2 출력 노드와 접지 전압 사이에 연결되는 커패시터를 구비하는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 4 항에 있어서,상기 커패시터는 상기 전원 전압 제거 감지 회로 내부에 위치하며,상기 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 상기 제 2 출력 노드의 전압 레벨에 응답하여 충전되어 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되는 경우 상기 제 2 출력 노드의 전압 레벨이 일정한 레벨로 유지되도록 하는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 1 항에 있어서, 상기 검출 신호 발생부는,상기 승압 전압에 응답하여 동작하며, 상기 제 1 출력 노드에 음의 단자가 연결되고 상기 제 2 출력 노드에 양의 단자가 연결되어 상기 검출 신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 1항에 있어서, 상기 출력부는,상기 검출 신호의 전압 레벨을 낮추는 다운 쉬프팅부;상기 다운 쉬프팅부의 출력을 지연시키는 지연부;상기 지연부의 출력 및 상기 다운 쉬프팅부의 출력을 반전 논리 합하는 반전 논리합 수단;상기 동작 활성 신호 및 상기 반전 논리합 수단의 출력을 논리곱 하는 논리곱 수단; 및상기 논리곱 수단의 출력을 반전시켜 상기 검출 제어 신호로서 출력하는 인버터를 구비하는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 제 7 항에 있어서, 상기 다운 쉬프팅부는,상기 검출 신호를 반전시키는 인버터를 구비하며,상기 인버터는 상기 제 2 전원 전압에 응답하여 동작되는 것을 특징으로 하는 전원 전압 제거 감지 회로.
- 전원 전압 제거 감지 회로의 전원 전압 제거 감지 방법에 있어서,배터리로부터 발생되는 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 제 1 출력 노드의 전압 레벨이 제 2 출력 노드의 전압 레벨보다 높게 유지하며, 상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되면 상기 제 2 출력 노드의 전압 레벨을 일정한 레벨로 유지하고 상기 제 1 출력 노드의 전압 레벨이 상기 일정한 레벨 보다 작은 값이 되도록 제어하는 단계;상기 제 1 출력 노드와 상기 제 2 출력 노드의 전압 레벨을 비교하여 검출 신호를 출력하는 단계; 및동작 활성 신호에 응답하여 상기 검출 신호를 반전시켜 검출 제어 신호로서 출력하는 단계를 구비하는 것을 특징으로 하는 전원 전압 제거 감지 방법.
- 제 9 항에 있어서,상기 배터리가 제거되면 상기 제 1 전원 전압 및 상기 제 2 전원 전압은 서로 다른 시간 차이를 가지고 제 2 레벨로 되는 것을 특징으로 하는 전원 전압 제거 감지 방법.
- 제 9 항에 있어서, 상기 제어하는 단계는,상기 제 1 전원 전압 및 제 2 전원 전압이 제 1 레벨로 유지되는 동안 상기 제 2 출력 노드의 전압 레벨에 응답하여 상기 제 2 출력 노드와 접지 전압 사이에 연결되는 커패시터에 전하를 충전하는 단계; 및상기 제 1 전원 전압 또는 제 2 전원 전압이 제 2 레벨로 되는 경우 상기 제 2 출력 노드의 전압 레벨을 상기 커패시터에 충전된 전하에 대응하는 일정한 레벨로 유지하는 단계를 포함하는 것을 특징으로 하는 전원 전압 제거 감지 방법.
- 제 9항에 있어서, 상기 검출 제어 신호를 출력하는 단계는,상기 검출 신호를 지연시키는 단계;상기 검출 신호와 상기 지연된 검출 신호를 반전 논리 합하는 단계;상기 동작 활성 신호 및 상기 반전 논리합 된 신호를 논리곱 하는 단계; 및상기 논리곱 된 신호를 반전시켜 상기 검출 제어 신호로서 출력하는 단계를 구비하는 것을 특징으로 하는 전원 전압 제거 감지 방법.
- 패널(panel); 및상기 패널을 제어하여 상기 패널에 영상을 디스플레이 시키는 구동부를 구비하며,상기 구동부는,상기 구동부 및 상기 패널에 전원 전압을 공급하는 배터리(battery)가 제거되는 경우 두 가지 전압 레벨 중 제 2 레벨의 검출 제어 신호를 발생하는 전원 전압 제거 감지부;상기 검출 제어 신호에 응답하여 상기 패널로 인가되는 승압 전압을 발생하는 동작을 정지하는 전압 승압부;상기 검출 제어 신호에 응답하여 상기 구동부가 수신하는 제어 신호들을 차단하는 마이크로 프로세서; 및상기 검출 제어 신호에 응답하여 상기 패널의 모든 소스 라인들의 출력단의 전압 레벨을 접지 전압 레벨로 만드는 소스 드라이버를 구비하고,상기 패널은,상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시키는 게이트 드라이버를 구비하는 것을 특징으로 하는 배터리 제거 시 패널 잔상을 제거하는 디스플레이 장치.
- 제 13 항에 있어서,상기 패널은 상기 검출 제어 신호에 응답하여 상기 패널 내부의 커패시터에 연결된 기준 전압의 레벨을 접지 전압 레벨로 만드는 것을 특징으로 하는 배터리 제거 시 패널 잔상을 제거하는 디스플레이 장치.
- 제 13 항에 있어서,상기 패널은 액티브 매트릭스 방식의 패널인 것을 특징으로 하는 배터리 제거 시 패널 잔상을 제거하는 디스플레이 장치.
- 패널(panel); 및상기 패널을 제어하여 상기 패널에 영상을 디스플레이 시키는 구동부를 구비하며,상기 구동부는,상기 구동부 및 상기 패널에 전원 전압을 공급하는 배터리(battery)가 제거되는 경우 두 가지 전압 레벨 중 제 2 레벨의 검출 제어 신호를 발생하는 전원 전압 제거 감지부;상기 검출 제어 신호에 응답하여 상기 패널로 인가되는 승압 전압을 발생하는 동작을 정지하는 전압 승압부;상기 검출 제어 신호에 응답하여 상기 구동부가 수신하는 제어 신호들을 차단하는 마이크로 프로세서;상기 검출 제어 신호에 응답하여 상기 패널의 모든 소스 라인들의 출력단의 전압 레벨을 접지 전압 레벨로 만드는 소스 드라이버; 및상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시키는 게이트 드라이버를 구비하는 것을 특징으로 하는 배터리 제거 시 패널 잔상을 일시에 제거하는 디스플레이 장치.
- 제 16 항에 있어서,상기 패널은 상기 검출 제어 신호에 응답하여 상기 패널 내부의 커패시터에 연결된 기준 전압의 레벨을 접지 전압 레벨로 만드는 것을 특징으로 하는 배터리 제거 시 패널 잔상을 일시에 제거하는 디스플레이 장치.
- 제 16 항에 있어서,상기 패널은 액티브 매트릭스 방식의 패널인 것을 특징으로 하는 배터리 제거 시 패널 잔상을 일시에 제거하는 디스플레이 장치.
- 패널(panel)과 상기 패널을 제어하여 상기 패널에 영상을 디스플레이 시키는 구동부를 구비하는 디스플레이 장치의 배터리(battery) 제거 시 상기 패널에 나타내는 잔상을 제거하는 방법에 있어서,상기 배터리가 제거되는 경우 두 가지 전압 레벨 중 제 2 레벨의 검출 제어 신호를 발생하는 단계;상기 검출 제어 신호에 응답하여 상기 패널로 인가되는 승압 전압을 발생하는 동작을 정지시키는 단계;상기 검출 제어 신호에 응답하여 상기 구동부가 수신하는 제어 신호들을 차단하는 단계; 및상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시키면서 상기 활성화된 패널의 게이트 라인들의 커패시터에 충전되어 있는 모든 전하를 방전시키는 단계를 구비하는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
- 제 19 항에 있어서, 충전된 모든 전하를 방전시키는 단계는,상기 검출 제어 신호에 응답하여 상기 패널의 소스 라인들의 출력 단의 전압 레벨을 접지 전압 레벨로 만드는 단계;상기 검출 제어 신호에 응답하여 상기 패널의 내부 커패시터에 연결된 기준 전압의 전압 레벨을 접지 전압 레벨로 만드는 단계; 및상기 검출 제어 신호에 응답하여 상기 패널의 게이트 라인들을 소정의 순서대로 번갈아 활성화시키는 단계를 구비하는 것을 특징으로 하는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
- 제 19 항에 있어서,상기 패널은 게이트 드라이버를 내장하고 있는 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
- 제 19 항에 있어서,상기 패널은 액티브 매트릭스 방식의 패널인 것을 특징으로 하는 디스플레이 장치의 배터리 제거 시 패널에 나타나는 잔상 제거 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050093056A KR100734275B1 (ko) | 2005-10-04 | 2005-10-04 | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 |
US11/542,593 US7453290B2 (en) | 2005-10-04 | 2006-10-03 | Supply voltage removal detecting circuit, display device and method for removing latent image |
TW095136680A TWI360086B (en) | 2005-10-04 | 2006-10-03 | Supply voltage removal detecting circuit, display |
JP2006272792A JP5177987B2 (ja) | 2005-10-04 | 2006-10-04 | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 |
US12/256,184 US8139057B2 (en) | 2005-10-04 | 2008-10-22 | Supply voltage removal detecting circuit, display device and method for removing latent image |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050093056A KR100734275B1 (ko) | 2005-10-04 | 2005-10-04 | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070037898A KR20070037898A (ko) | 2007-04-09 |
KR100734275B1 true KR100734275B1 (ko) | 2007-07-02 |
Family
ID=37901300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050093056A KR100734275B1 (ko) | 2005-10-04 | 2005-10-04 | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7453290B2 (ko) |
JP (1) | JP5177987B2 (ko) |
KR (1) | KR100734275B1 (ko) |
TW (1) | TWI360086B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539262B1 (ko) * | 2004-05-13 | 2005-12-27 | 삼성전자주식회사 | 배터리 제거를 감지할 수 있는 디스플레이 장치 및 잔상제거 방법 |
KR100539264B1 (ko) * | 2004-05-15 | 2005-12-27 | 삼성전자주식회사 | 전원 전압 제거 감지 회로 및 디스플레이 장치 |
US8223137B2 (en) * | 2006-12-14 | 2012-07-17 | Lg Display Co., Ltd. | Liquid crystal display device and method for driving the same |
KR100996813B1 (ko) * | 2008-06-11 | 2010-11-25 | 매그나칩 반도체 유한회사 | 방전회로 및 이를 구비한 표시장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0364590A1 (en) * | 1987-12-25 | 1990-04-25 | Hosiden Corporation | Method of erasing liquid crystal display and an erasing circuit |
JPH08110511A (ja) * | 1995-01-09 | 1996-04-30 | Seiko Epson Corp | 電気光学装置の駆動方法 |
JPH08254969A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 液晶表示装置 |
JPH10222134A (ja) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | 液晶表示装置および情報処理装置 |
KR100539264B1 (ko) * | 2004-05-15 | 2005-12-27 | 삼성전자주식회사 | 전원 전압 제거 감지 회로 및 디스플레이 장치 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4266145A (en) * | 1979-05-09 | 1981-05-05 | Ncr Corporation | Time dependent master reset |
JPH04259114A (ja) * | 1991-02-13 | 1992-09-14 | Toshiba Corp | 論理回路 |
JPH0962649A (ja) * | 1995-08-25 | 1997-03-07 | Mitsubishi Electric Corp | 信号入出力回路 |
JPH10214062A (ja) * | 1997-01-29 | 1998-08-11 | Hoshiden Philips Display Kk | 電源オフ時の液晶表示消去回路 |
JPH10333642A (ja) * | 1997-05-27 | 1998-12-18 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
US6323851B1 (en) | 1997-09-30 | 2001-11-27 | Casio Computer Co., Ltd. | Circuit and method for driving display device |
JP3887093B2 (ja) * | 1998-01-29 | 2007-02-28 | 株式会社 沖マイクロデザイン | 表示装置 |
JPH11271707A (ja) | 1998-03-19 | 1999-10-08 | Toshiba Corp | 液晶表示装置 |
KR100430095B1 (ko) * | 1998-09-15 | 2004-07-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의잔상제거장치및그방법 |
US6310497B1 (en) * | 2000-05-01 | 2001-10-30 | Agere Systems Guardian Corp. | Power supply loss detector method and apparatus |
TW554322B (en) | 2000-10-11 | 2003-09-21 | Au Optronics Corp | Residual image improving system for an LCD |
KR100405026B1 (ko) * | 2000-12-22 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP2002333872A (ja) * | 2001-03-07 | 2002-11-22 | Ricoh Co Ltd | Lcd電源制御方法とその制御回路及びこの制御回路を有する画像形成装置 |
TW499666B (en) | 2001-04-10 | 2002-08-21 | Winbond Electronics Corp | Control circuit and method for eliminating liquid crystal panel residual image |
JP2003005724A (ja) * | 2001-06-25 | 2003-01-08 | Oki Micro Design Co Ltd | 液晶表示パネルの駆動電源回路 |
TW519610B (en) | 2001-07-24 | 2003-02-01 | Winbond Electronics Corp | Fast liquid crystal display power-off residual image suppression circuitry and a method thereto |
KR100835921B1 (ko) | 2001-10-10 | 2008-06-09 | 엘지디스플레이 주식회사 | 액정표시모듈의 구동 방법 및 장치 |
JP4442091B2 (ja) * | 2002-12-24 | 2010-03-31 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
JP4120409B2 (ja) | 2003-01-22 | 2008-07-16 | ソニー株式会社 | 液晶表示装置 |
JP4170786B2 (ja) * | 2003-02-04 | 2008-10-22 | 松下電器産業株式会社 | データ通信装置及びデータ通信方法 |
JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
TWI230371B (en) * | 2003-10-09 | 2005-04-01 | Toppoly Optoelectronics Corp | Circuit for clearing after image |
JP4903398B2 (ja) * | 2004-05-15 | 2012-03-28 | 三星電子株式会社 | 電源電圧除去感知回路及びディスプレイ装置 |
-
2005
- 2005-10-04 KR KR1020050093056A patent/KR100734275B1/ko active IP Right Grant
-
2006
- 2006-10-03 TW TW095136680A patent/TWI360086B/zh not_active IP Right Cessation
- 2006-10-03 US US11/542,593 patent/US7453290B2/en not_active Expired - Fee Related
- 2006-10-04 JP JP2006272792A patent/JP5177987B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-22 US US12/256,184 patent/US8139057B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0364590A1 (en) * | 1987-12-25 | 1990-04-25 | Hosiden Corporation | Method of erasing liquid crystal display and an erasing circuit |
JPH08110511A (ja) * | 1995-01-09 | 1996-04-30 | Seiko Epson Corp | 電気光学装置の駆動方法 |
JPH08254969A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 液晶表示装置 |
JPH10222134A (ja) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | 液晶表示装置および情報処理装置 |
KR100539264B1 (ko) * | 2004-05-15 | 2005-12-27 | 삼성전자주식회사 | 전원 전압 제거 감지 회로 및 디스플레이 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20090051677A1 (en) | 2009-02-26 |
TW200715236A (en) | 2007-04-16 |
US7453290B2 (en) | 2008-11-18 |
US8139057B2 (en) | 2012-03-20 |
US20070075750A1 (en) | 2007-04-05 |
JP2007102232A (ja) | 2007-04-19 |
KR20070037898A (ko) | 2007-04-09 |
JP5177987B2 (ja) | 2013-04-10 |
TWI360086B (en) | 2012-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100539264B1 (ko) | 전원 전압 제거 감지 회로 및 디스플레이 장치 | |
US10210835B2 (en) | Gate driver on array circuit and driving method thereof, and display device | |
US6064360A (en) | Liquid crystal display | |
JP4968904B2 (ja) | 表示パネル駆動装置、表示パネル駆動方法および表示装置 | |
US7643003B2 (en) | Liquid crystal display device having a shift register | |
KR101264709B1 (ko) | 액정표시장치 및 이의 구동방법 | |
US8754838B2 (en) | Discharge circuit and display device with the same | |
JP3123077B2 (ja) | フラット表示装置及び表示体駆動装置 | |
JPH11271707A (ja) | 液晶表示装置 | |
US10504478B2 (en) | Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof | |
KR100734275B1 (ko) | 전원 전압 제거 감지 회로, 전원 전압 제거 시 잔상을제거하는 디스플레이 장치 및 방법 | |
US20150279304A1 (en) | Power supply circuit, display panel driver and display device incorporating the same | |
WO1989006416A1 (en) | Method of erasing liquid crystal display and an erasing circuit | |
US20020145577A1 (en) | Control circuit for preventing residual image in a liquid crystal display | |
KR101818465B1 (ko) | 액정 표시장치의 구동장치 | |
JP2002215099A (ja) | 液晶表示装置 | |
TWI415098B (zh) | 閘極驅動器及其運作方法 | |
JP4903398B2 (ja) | 電源電圧除去感知回路及びディスプレイ装置 | |
CN211181608U (zh) | 电源时序控制电路及显示装置 | |
JP2008299253A (ja) | 液晶表示装置 | |
KR20090073646A (ko) | 액정표시장치 및 이의 구동방법 | |
JP3269501B2 (ja) | 表示装置の表示オン制御方法及び駆動装置 | |
KR100848961B1 (ko) | 액정표시모듈의 구동 방법 및 장치 | |
KR101217158B1 (ko) | 액정표시장치 | |
JPH08272337A (ja) | 表示制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 10 |