JPH1114961A

JPH1114961A - 液晶駆動用回路

Info

Publication number: JPH1114961A
Application number: JP10011676A
Authority: JP
Inventors: Hideaki Uchida; 英明内田; Yasushi Ohashi; 康至大橋
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1997-04-28
Filing date: 1998-01-23
Publication date: 1999-01-22
Also published as: US6166726A

Abstract

(57)【要約】【課題】電源供給が遮断された場合に、液晶表示部に表
示の散らつきが発生しないようにする液晶駆動用回路を
提供する。【解決手段】この液晶駆動用回路を動作させるための電
源電圧ＶDDが供給電源２から供給され、昇圧回路４によ
りＶDDが昇圧されて液晶駆動電圧ＶLCD が生成される。
レベルシフタ１６により、ＶDDが所定電圧値以上である
ときＶLCD が出力され、ＶDDが所定電圧値より低いと
き、不定な電圧が出力される。そして、レベルシフタ１
６からの出力に基づいて、トランジスタＭＰ２によりＶ
LCD の供給ラインと基準電圧ＧＮＤの間が遮断／短絡さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶駆動電圧を放
電するための回路を備えた液晶駆動用回路に関するもの
であり、特にこの液晶駆動用回路への電源供給が遮断さ
れた場合に、蓄積された液晶駆動電圧を放電し、液晶表
示部に発生する散らつきを防止する液晶駆動用回路に関
するものである。

【０００２】

【従来の技術】近年、携帯電話などに代表されるパーソ
ナル機器の特徴として、充電式電池の使用や、液晶表示
機能付き、低消費電力などが挙げられる。このような特
徴を持つ低消費電力型の液晶駆動回路と液晶電源生成回
路とを内蔵した液晶駆動用回路について説明する。

【０００３】図１９は、従来の液晶駆動用回路の構成の
一例を示す回路図である。

【０００４】この液晶駆動用回路は、液晶表示部の表示
（点灯）、非表示（非点灯）を制御する電源電圧（ＶD
D）系の信号を、昇圧回路で昇圧された液晶駆動電圧
（ＶLCD）系の信号にレベル変換する。さらに、このＶL
CD 系の信号を液晶駆動用バッファに入力し、この液晶
駆動用バッファから液晶駆動電圧ＶLCD 系あるいは基準
電圧ＧＮＤを出力するものである。

【０００５】この液晶駆動用回路を搭載するＬＳＩに
は、供給電源１００により電源電圧ＶDDが供給され、昇
圧回路１０２により上記電源電圧ＶDDを元に昇圧して液
晶駆動電圧ＶLCD が生成される。そして、生成された液
晶駆動電圧ＶLCD が電圧保持用のコンデンサＣ１００に
保持される。

【０００６】また、外部から入力されるＳＣ信号は、液
晶表示部を表示あるいは非表示にするＶDD系の制御信号
であり、後述するＤＩＳＰＯＦＦ信号がローレベル（Ｇ
ＮＤ）のとき有効となる。ＤＩＳＰＯＦＦ信号は上記Ｓ
Ｃ信号にかかわらず、液晶表示部を一律に非表示にする
ための信号であり、液晶表示部を一律に非表示にすると
きにはハイレベル（ＶDD）となる。上記ＳＣ信号とＤＩ
ＳＰＯＦＦ信号はＯＲゲート回路１０４に入力され、Ｏ
Ｒ論理が取られて信号ＩＮとなり、レベルシフタ１０６
に出力される。

【０００７】このＯＲゲート回路１０４から出力される
上記信号ＩＮは、レベルシフタ１０６によりＶDD系から
ＶLCD 系にレベル変換され、正転で信号ＯＵＴとして液
晶駆動用バッファ１０８に出力される。ＰチャネルＭＯ
ＳトランジスタＭＰ１００とＮチャネルＭＯＳトランジ
スタＭＮ１００で構成される液晶駆動用バッファ１０８
では、信号ＯＵＴがＧＮＤレベルのとき、液晶駆動電圧
ＶLCD レベルが駆動信号Ｓ１００として液晶表示部に出
力される。一方、信号ＯＵＴがＶLCD レベルのとき、基
準電圧ＧＮＤレベルが駆動信号Ｓ１００として液晶表示
部に出力される。

【０００８】よって、液晶表示部が表示されているとき
は、ローレベルのＤＩＳＰＯＦＦ信号が入力されてＳＣ
信号が有効となり、このＳＣ信号に従った駆動信号Ｓ１
００が出力される。一方、液晶表示部が非表示のとき
は、ハイレベルのＤＩＳＰＯＦＦ信号が入力されてＳＣ
信号が無効となり、ＧＮＤレベルに固定された駆動信号
Ｓ１００が出力される。

【０００９】なお、ＯＲゲート回路１０４、レベルシフ
タ１０６、及び液晶駆動用バッファ１０８で構成する駆
動信号Ｓ１００を出力するための回路は、この液晶駆動
用回路が搭載されたＬＳＩ内に複数個設けられるものと
する。以下このように構成された従来例を従来例１と記
す。

【００１０】次に、従来の別の液晶駆動用回路について
説明する。

【００１１】図２０は、液晶駆動回路と液晶電源生成回
路とを内蔵した液晶駆動用回路の構成を示すブロック図
である。

【００１２】この図２０に示すように、液晶駆動用回路
を搭載する半導体集積回路（ＬＳＩ）５０は、液晶表示
部に表示用信号を出力する液晶駆動回路５２と、液晶駆
動電圧ＶLCD を生成して上記液晶駆動回路５２に供給す
る液晶電源生成回路５４を有している。

【００１３】ここで、前記液晶電源生成回路５４には、
低消費電力を実現するために直流パスのない昇圧回路を
用いる。また、ＬＳＩ５０の外部にはコンデンサＣ１１
０、Ｃ１１１、Ｃ１１２を配し、これらコンデンサに電
荷を蓄積して電流容量を高めている。なお、例えば電源
電圧ＶDDは５［Ｖ］、また液晶駆動電圧ＶLCD であるＶ
１は１［Ｖ］、Ｖ２は２［Ｖ］、Ｖ３は３［Ｖ］と想定
する。

【００１４】このような構成からなる前記液晶駆動用回
路を搭載するＬＳＩ５０では、外部より電源電圧ＶDDが
供給され、液晶電源生成回路５４により上記電源電圧Ｖ
DDを元に液晶駆動電圧ＶLCD としてのＶ１、Ｖ２、Ｖ３
が生成される。この液晶駆動電圧Ｖ１、Ｖ２、Ｖ３は、
液晶駆動回路５２に供給されるとともに、外部の電圧保
持用のコンデンサＣ１１０、Ｃ１１１、Ｃ１１２に保持
される。以下このように構成された従来例を従来例２と
記す。

【００１５】

【発明が解決しようとする課題】ところで、ＰＨＳ（簡
易型携帯電話）や携帯電話などに代表される充電式電池
を使用した小型通信機器などでは、低消費電力化のため
に上記液晶駆動用回路が搭載されたＬＳＩへの電源供給
を遮断したり、電池の消耗により電池交換を行う必要が
ある。電池交換は、非常に簡単に行われるようになって
おり、状況によってはいきなり電池を抜き取られる場合
も多い。なお、電源電圧ＶDDを１．５Ｖ、液晶駆動電圧
ＶLCD を４．５Ｖとする。これは、３倍昇圧の昇圧回路
１０２によりＶDD×３＝４．５Ｖに昇圧されるものとす
る。さらに、上記レベルシフタ１０６が動作可能な最低
動作電圧ＶDDmin を０．５Ｖとする。

【００１６】まず、図１９に示した従来例１の液晶駆動
用回路において、電源電圧ＶDDの供給が遮断された場合
について説明する。

【００１７】図２１は、上記レベルシフタ１０６の構成
を示す回路図である。このレベルシフタ１０６は通常用
いられるものであり、ＰチャネルＭＯＳトランジスタＭ
Ｐ１０１〜ＭＰ１０５と、ＮチャネルＭＯＳトランジス
タＭＮ１０１〜ＭＮ１０５とから構成される。液晶駆動
電圧ＶLCD を４．５Ｖで一定とし、電源電圧ＶDDが０．
５〜１．５Ｖのときと、電源電圧ＶDDが０．５Ｖ未満の
ときの動作は次のようになる。

【００１８】上記供給電源１００から供給される電源電
圧ＶDDが０．５〜１．５Ｖ以上であるとき、上記レベル
シフタ１０６に入力される信号ＩＮとその出力である信
号ＯＵＴの関係は、図３に示すようになり、レベルシフ
タ１０６は通常の動作をする。

【００１９】一方、上記供給電源１００から供給される
電源電圧ＶDDが最低動作電圧ＶDDmin （０．５Ｖ）未満
であるとき、破線Ｄ内のトランジスタＭＰ１０１とＭＮ
１０１、及びトランジスタＭＰ１０２とＭＮ１０２で構
成されるインバータ回路の出力であるａ、ｂラインの電
圧値が不定となる。これにより、トランジスタＭＮ１０
３とＭＮ１０４はゲートバイアスが不定（０．５Ｖ未満
の値）となり、これらのトランジスタＭＮ１０３とＭＮ
１０４のオン抵抗は非常に大きい状態となる。よって、
Ｃラインの電圧値も定まらず不定となり、トランジスタ
ＭＮ１０５とＭＰ１０５間で貫通電流が流れる。この結
果、レベルシフタ１０６から出力される信号ＯＵＴも電
圧値不定となる。このとき、上記信号ＩＮとその出力で
ある信号ＯＵＴの関係は、図４に示すようになる。この
図４からわかるように、信号ＯＵＴは常に不定となる。

【００２０】したがって、従来の液晶駆動用回路におい
て、電源電圧ＶDDがレベルシフタ１０６の最低動作電圧
ＶDDmin （０．５Ｖ）未満となったとき、上記レベルシ
フタ１０６の出力である信号ＯＵＴが不定となり、トラ
ンジスタＭＮ１００、ＭＰ１００のゲートバイアスは不
定となる。

【００２１】このため、トランジスタＭＮ１００とＭＰ
１００間で貫通電流が流れ、これにより、液晶駆動用バ
ッファ１０８から出力される駆動信号Ｓ１００はＧＮＤ
レベル（０Ｖ）とならずに、不定（約２〜３Ｖ程度）と
なり、液晶表示部に電圧が供給されてしまう。この結
果、正常な表示とは異なり、液晶表示部の一部が不当に
表示されるという散らつきが発生する。

【００２２】ここで、液晶表示部を表示中から非表示
（昇圧回路１０２の動作をオフ）にした後、電源電圧Ｖ
DDの供給を遮断したときのＶLCD とＶDDの電圧値変化を
図２２に示す。この図２２からわかるように、電源電圧
ＶDDの供給が遮断された後、ＶDDは急な傾きで瞬時にＧ
ＮＤ（０Ｖ）付近へ落ちていくが、ＶLCD は電圧保持用
のコンデンサＣ１００が接続されていることにより、緩
やかな傾きでゆっくりとＧＮＤ（０Ｖ）付近へ落ちてい
く。

【００２３】このため、図２２に示すｔＡの期間では、
上述したようにトランジスタＭＮ１００とＭＰ１００間
で貫通電流が流れ、駆動信号Ｓ１００により液晶表示部
に電圧が供給される。すなわち、液晶の有する容量が充
電される。このように一定時間、コンデンサＣ１００に
蓄積された電荷が急速に抜けるため、ｔＡの期間だけ傾
きが急となる。一般的に、液晶は上記ｔＡに示すような
一定時間、電圧がかかれば、瞬間的に駆動されてしま
う、すなわち点灯（表示）してしまう。点灯してしまう
電圧値は、用いられる液晶によりさまざまである。

【００２４】次に、図２０に示した従来例２の液晶駆動
用回路において、充電式電池を抜き取った場合、すなわ
ち電源電圧ＶDDの供給が遮断された場合について説明す
る。

【００２５】図２３は、電源電圧ＶDDの供給が遮断され
た場合のＬＳＩ５０の電源電圧と液晶駆動電圧の電圧推
移を示す図である。

【００２６】この図２３に示すように、携帯電話などか
ら充電式電池をいきなり抜き取ると、電源電圧ＶＤＤは
電圧降下を起こして基準電圧ＧＮＤに急激に落ちてい
く。このとき、液晶電源生成回路５４で生成された液晶
駆動電圧Ｖ１、Ｖ２、Ｖ３も電圧降下を始めるが、もと
もとこの回路には直流パスがないために電圧降下量はリ
ーク電流によって決定される。

【００２７】ここで、電源電圧ＶＤＤがＬＳＩ５０の最
小動作電圧より低くなると、ＬＳＩ５０内が制御不能に
陥り、液晶駆動用回路を誤動作させてしまう。このと
き、液晶駆動電圧Ｖ１、Ｖ２、Ｖ３が低電圧に降下して
いれば、特に問題は生じないが、この液晶駆動電圧の降
下が遅いと液晶表示部に高い直流電圧が加わり、一瞬液
晶をオン状態にしてしまう。すなわち、液晶表示部に
は、一瞬のちらつき、一筋の帯などが表示されてしま
う。

【００２８】以上説明したように、従来の液晶駆動用回
路では電源供給が遮断された後、電源電圧ＶDDが液晶駆
動用回路の動作可能な最低動作電圧未満になると、蓄積
されていた液晶駆動電圧ＶLCD が液晶表示部に供給され
て表示の散らつきが発生するという問題点を有してい
る。

【００２９】そこで本発明は、上記問題点を解消するた
めのなされたものであり、電源供給が遮断された場合
に、液晶駆動電圧が液晶表示部に供給されないように、
液晶駆動電圧を保持するコンデンサに蓄積された電荷を
放電させる経路を形成し、液晶表示部に表示の散らつき
が発生しないようにする液晶駆動用回路を提供すること
を目的とする。

【００３０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶駆動用回路は、液晶表示部に液晶を駆
動するための液晶駆動電圧を供給する液晶駆動用回路で
あって、この液晶駆動用回路を動作させるための電源電
圧を供給する供給電源と、上記電源電圧を昇圧して上記
液晶駆動電圧を生成する昇圧回路と、上記電源電圧が所
定電圧値以上であるとき、第１の信号を出力し、上記電
源電圧が所定電圧値より低いとき、第２の信号を出力す
るレベル変換回路と、上記レベル変換回路からの出力に
基づいて、上記液晶駆動電圧の供給ラインと基準電圧の
間を遮断あるいは短絡するスイッチ手段とを具備してい
る。

【００３１】また、本発明の液晶駆動用回路は、液晶表
示部に液晶を駆動するための液晶駆動電圧を供給する液
晶駆動用回路にであって、この液晶駆動用回路を動作さ
せるための電源電圧を供給する供給電源と、上記電源電
圧を昇圧して上記液晶駆動電圧を生成する昇圧回路と、
上記電源電圧が所定電圧値以上であるとき、第１の信号
を出力し、上記電源電圧が所定電圧値より低いとき、第
２の信号を出力するレベル変換回路と、上記レベル変換
回路の出力が上記第１の信号であるときは、上記液晶駆
動電圧の供給ラインと基準電圧の間を遮断し、上記レベ
ル変換回路の出力が上記第２の信号であるときは、上記
液晶駆動電圧の供給ラインと基準電圧の間を短絡するス
イッチ手段とを具備している。

【００３２】また、本発明の液晶駆動用回路は、液晶表
示部に液晶を駆動するための液晶駆動電圧を供給する液
晶駆動用回路であって、この液晶駆動用回路を動作させ
るための電源電圧を供給する供給電源と、上記電源電圧
を昇圧して上記液晶駆動電圧を生成する昇圧回路と、上
記電源電圧が所定電圧値以上であるとき、第１の信号を
出力し、上記電源電圧が所定電圧値より低いとき、第２
の信号を出力するレベル変換回路と、上記レベル変換回
路の出力がゲートに入力され、上記液晶駆動電圧がソー
スに入力され、基準電圧がドレインに入力されており、
上記ゲートに上記第２の信号が入力されたときにオンす
るＭＯＳトランジスタとを具備している。

【００３３】また、本発明の液晶駆動用回路は、液晶表
示部に液晶を駆動するための液晶駆動電圧を供給する液
晶駆動用回路であって、この液晶駆動用回路を動作させ
るための電源電圧を供給する供給電源と、上記電源電圧
を昇圧して上記液晶駆動電圧を生成する昇圧回路と、Ｍ
ＯＳトランジスタを有し、上記電源電圧がこのＭＯＳト
ランジスタのしきい値電圧以上であるとき、第１の信号
を出力し、上記電源電圧が上記しきい値電圧より低いと
き、第２の信号を出力するレベル変換回路と、上記レベ
ル変換回路からの出力に基づいて、上記液晶駆動電圧の
供給ラインと基準電圧の間を遮断あるいは短絡するスイ
ッチ手段とを具備している。

【００３４】また、本発明の液晶駆動用回路は、液晶表
示部に液晶を駆動するための液晶駆動電圧を供給する液
晶駆動用回路であって、この液晶駆動用回路を動作させ
るための電源電圧を供給する供給電源と、上記電源電圧
を昇圧して上記液晶駆動電圧を生成する昇圧回路と、Ｍ
ＯＳトランジスタを有し、上記電源電圧がこのＭＯＳト
ランジスタのしきい値電圧以上であるとき、第１の信号
を出力し、上記電源電圧が上記しきい値電圧より低いと
き、第２の信号を出力するレベル変換回路と、上記レベ
ル変換回路の出力が上記第１の信号であるときは、上記
液晶駆動電圧の供給ラインと基準電圧の間を遮断し、上
記レベル変換回路の出力が上記第２の信号であるとき
は、上記液晶駆動電圧の供給ラインと基準電圧の間を短
絡するスイッチ手段とを具備している。

【００３５】また、本発明の液晶駆動用回路は、液晶表
示部に液晶を駆動するための液晶駆動電圧を供給する液
晶駆動用回路であって、この液晶駆動用回路を動作させ
るための電源電圧を供給する供給電源と、上記電源電圧
を昇圧して上記液晶駆動電圧を生成する昇圧回路と、第
１のＭＯＳトランジスタを有し、上記電源電圧がこの第
１のＭＯＳトランジスタのしきい値電圧以上であると
き、第１の信号を出力し、上記電源電圧が上記しきい値
電圧より低いとき、第２の信号を出力するレベル変換回
路と、上記レベル変換回路の出力がゲートに入力され、
上記液晶駆動電圧がソースに入力され、基準電圧がドレ
インに入力されており、上記ゲートに上記第２の信号が
入力されたときにオンする第２のＭＯＳトランジスタと
を具備している。

【００３６】すなわち、本発明の液晶駆動用回路は、電
源電圧ＶDDの供給が遮断された後に、上記スイッチ手段
もしくはＭＯＳトランジスタにより、液晶駆動電圧ＶLC
D と基準電圧ＧＮＤ間に電流を流し、上記液晶駆動電圧
の供給ラインに設けられたコンデンサに保持されている
電荷を瞬時に放電する。

【００３７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。

【００３８】図１は、本発明に係る第１の実施の形態の
液晶駆動用回路の構成を示す図である。

【００３９】図１に示すように、この液晶駆動用回路
は、この回路に電源電圧ＶDDを供給する供給電源２と、
この供給電源２が作る電源電圧ＶDDと基準電圧ＧＮＤと
の間に並列に接続され、上記電源電圧ＶDDを元に昇圧し
て液晶駆動電圧ＶLCD を作り出す昇圧回路４と、この昇
圧回路４から出力される上記液晶駆動電圧ＶLCD とＧＮ
Ｄとの間に並列に接続され、後述する駆動回路６に液晶
駆動電圧ＶLCD を安定に供給するための電圧保持用のコ
ンデンサＣ１と、ＶDD及びＶLCD とＧＮＤとの間に並列
に接続され、液晶表示部に駆動信号Ｓ１を出力する駆動
回路６と、同様にＶDD及びＶLCD とＧＮＤとの間に並列
に接続され、上記電圧保持用のコンデンサＣ１に蓄積さ
れた液晶駆動電圧ＶLCD を放電するためのディスチャー
ジ回路８とから構成される。

【００４０】さらに、上記駆動回路６には、外部よりＳ
Ｃ信号とＤＩＳＰＯＦＦ信号が入力される。ＳＣ信号
は、液晶表示部を表示（点灯）あるいは非表示（非点
灯）にするかを制御する信号である。ＤＩＳＰＯＦＦ信
号は、上記ＳＣ信号にかかわらず、液晶表示部を一律に
非表示にするための信号である。

【００４１】また、上記駆動回路６は、上記ＳＣ信号と
ＤＩＳＰＯＦＦ信号のＯＲ論理をとるＯＲゲート回路１
０と、このＯＲゲート回路１０から出力されるＶDD系の
信号ＩＮ１を受け取り、ＶLCD 系の信号にレベル変換し
正転で信号ＯＵＴ１を出力するレベルシフタ１２と、Ｐ
チャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳ
トランジスタＭＮ１からなり、これらのゲートに上記信
号ＯＵＴ１が入力されて、この信号ＯＵＴ１がＧＮＤレ
ベルのときＶLCD レベルを、信号ＯＵＴ１がＶLCD レベ
ルのときＧＮＤレベルの駆動信号Ｓ１を出力する液晶駆
動用バッファ１４とからなる。なお、図示していない
が、上記駆動回路６はＶDD及びＶLCD とＧＮＤとの間に
複数個設けられるものとする。

【００４２】上記ディスチャージ回路８は、上記レベル
シフタ１２と同様の構成を持ち、その入力部に電源電圧
ＶDDが接続されて信号ＩＮ２が入力されるレベルシフタ
１６と、このレベルシフタ１６から出力される信号ＯＵ
Ｔ２がゲートに入力され、ソースとバックゲートにＶLC
D が接続され、ドレインにＧＮＤが接続されたＰチャネ
ルＭＯＳトランジスタＭＰ２とからなる。

【００４３】また、上記駆動回路６中及びディスチャー
ジ回路８中のレベルシフタ１２、１６は、通常用いられ
ているものと同様である。図２は、上記レベルシフタ１
２、１６の構成を示す回路図である。図２に示すよう
に、このレベルシフタ１２、１６はＰチャネルＭＯＳト
ランジスタＭＰ３〜ＭＰ７と、ＮチャネルＭＯＳトラン
ジスタＭＮ３〜ＭＮ７から構成される。

【００４４】次に、第１の実施の形態の液晶駆動用回路
の動作について説明する。

【００４５】この液晶駆動用回路を搭載するＬＳＩに
は、供給電源２により電源電圧ＶDDが供給され、昇圧回
路４により上記電源電圧ＶDDを元に昇圧して液晶駆動電
圧ＶLCD が生成される。そして、生成された液晶駆動電
圧ＶLCD が電圧保持用のコンデンサＣ１に保持されて、
安定な液晶駆動電圧ＶLCD を駆動回路６に供給する。

【００４６】上記駆動回路６の動作は、次のようになっ
ている。外部から入力されるＳＣ信号は、液晶表示部を
表示あるいは非表示にするＶDD系の制御信号であり、後
述するＤＩＳＰＯＦＦ信号がローレベル（ＧＮＤ）のと
き有効となる。ＤＩＳＰＯＦＦ信号は上記ＳＣ信号にか
かわらず、液晶表示部を一律に非表示にするための信号
であり、液晶表示部を一律に非表示にするときにはハイ
レベル（ＶDD）となる。上記ＳＣ信号とＤＩＳＰＯＦＦ
信号はＯＲゲート回路１０に入力され、ＯＲ論理が取ら
れて信号ＩＮ１となり、レベルシフタ１２に出力され
る。

【００４７】このＯＲゲート回路１０から出力される上
記信号ＩＮ１は、レベルシフタ１２によりＶDD系からＶ
LCD 系へレベル変換され、正転で信号ＯＵＴ１として液
晶駆動用バッファ１４に出力される。ＰチャネルＭＯＳ
トランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭ
Ｎ１で構成される液晶駆動用バッファ１４では、信号Ｏ
ＵＴ１がＧＮＤレベルのとき、液晶駆動電圧ＶLCD レベ
ルが駆動信号Ｓ１として液晶駆動部に出力される。一
方、信号ＯＵＴ１がＶLCD レベルのとき基準電圧ＧＮＤ
レベルが駆動信号Ｓ１として液晶表示部に出力される。

【００４８】このように信号処理される駆動回路６で
は、液晶表示部が表示されるときは、ローレベルのＤＩ
ＳＰＯＦＦ信号が入力されてＳＣ信号を有効とする。そ
して、上述した動作によりＳＣ信号に従った駆動信号Ｓ
１が出力されて、液晶表示部が表示される。一方、液晶
表示部が非表示のときは、ハイレベルのＤＩＳＰＯＦＦ
信号が入力されてＳＣ信号が無効となる。そして、ＧＮ
Ｄレベルに固定された駆動信号Ｓ１が出力されて非表示
となる。なお、ＯＲゲート回路１０、レベルシフタ１
２、及び液晶駆動用バッファ１４で構成する駆動回路６
は、この液晶駆動用回路が搭載されるＬＳＩ内に複数個
設けられるものとする。

【００４９】次に、ディスチャージ回路８の動作につい
て説明する。

【００５０】ここで、従来例と同様に電源電圧ＶDDを
１．５Ｖ、液晶駆動電圧ＶLCD を４．５Ｖとする。これ
は、３倍昇圧の昇圧回路４によりＶDD×３＝４．５Ｖに
昇圧されるものとする。さらに、上記レベルシフタ１６
が動作可能な最低動作電圧ＶDDmin を０．５Ｖとする。

【００５１】さらに、液晶駆動電圧ＶLCD を４．５Ｖで
一定とし、電源電圧ＶDDが０．５〜１．５Ｖのときと、
電源電圧ＶDDが最低動作電圧ＶDDmin （０．５Ｖ）未満
のときの動作について説明する。

【００５２】上記供給電源２から供給される電源電圧Ｖ
DDが０．５〜１．５Ｖであるとき、上記レベルシフタ１
６に入力される信号ＩＮ２とその出力である信号ＯＵＴ
２の関係は、図３に示すようになる。この図３からわか
るように、レベルシフタ１６は通常の動作を行い、その
出力である信号ＯＵＴ２は液晶駆動電圧ＶLCD （４．５
Ｖ）となる。トランジスタＭＰ２のゲートには、ＶLCD
（４．５Ｖ）が入力されてゲートバイアスが０Ｖとな
り、このトランジスタＭＰ２はオフとなる。よって、ソ
ースとドレイン間が導通して液晶駆動電圧ＶLCD と基準
電圧ＧＮＤがショートすることはない。

【００５３】一方、上記供給電源２から供給される電源
電圧ＶDDが最低動作電圧ＶDDmin （０．５Ｖ）未満であ
るとき、破線Ｄ内のトランジスタＭＰ３とＭＮ３、及び
トランジスタＭＰ４とＭＮ４で構成されるインバータ回
路の出力であるＡライン、及びＢラインの電圧値が不定
となる。これにより、トランジスタＭＮ６とＭＮ５はゲ
ートバイアスが不定（０．５Ｖ未満の値）となり、これ
らのトランジスタＭＮ６とＭＮ５のオン抵抗は非常に大
きい状態となる。よって、Ｃラインの電圧値も定まらず
不定となり、トランジスタＭＮ７とＭＰ７間で貫通電流
が流れる。この結果、レベルシフタ１６から出力される
信号ＯＵＴ２も電圧値不定となる。このとき、上記信号
ＩＮ２とその出力である信号ＯＵＴ２の関係は、図４に
示すようになる。この図４からわかるように、信号ＯＵ
Ｔ２は常に不定となる。

【００５４】したがって、この液晶駆動用回路におい
て、電源電圧ＶDDがレベルシフタ１６の最低動作電圧Ｖ
DDmin （０．５Ｖ）未満となったとき、上記レベルシフ
タ１６の出力である信号ＯＵＴ２が不定となり、トラン
ジスタＭＰ２のゲートバイアスも不定となる。このた
め、上記トランジスタＭＰ２はオンとなり、ソースとド
レイン間が導通して液晶駆動電圧ＶLCD と基準電圧ＧＮ
Ｄがショートする。

【００５５】図５は、液晶表示部を表示中から非表示に
した後、電源電圧ＶDDの供給を遮断したときのＶLCD と
ＶDDの電圧値変化を、横軸に時間を取って表した図であ
る。図５からわかるように、電源電圧ＶDDの供給が遮断
された後、ＶDDがレベルシフタ１６の最低動作電圧ＶDD
min （０．５Ｖ）未満となったとき、トランジスタＭＰ
２がオンしてコンデンサＣ１に蓄積された電荷が放電さ
れる。これにより、瞬時に液晶駆動電圧ＶLCD を基準電
圧ＧＮＤ（０Ｖ）付近へ落とし、駆動回路６から出力さ
れる駆動信号Ｓ１により液晶表示部に電圧が供給される
のを防止する。

【００５６】以上説明したように本第１の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつき（不当な表
示）が発生するのを防止することができる。

【００５７】次に、本発明の第２の実施の形態の液晶駆
動用回路について説明する。

【００５８】この第２の実施の形態は、上記第１の実施
の形態の構成において、レベルシフタ１６に代えて図６
に示す別のレベルシフタ２０を用いたものである。その
他の構成については、上記第１の実施の形態と同一であ
るため、ここに編入するものとしその説明は省略する。
以下にレベルシフタ２０について説明する。

【００５９】図６は、上記レベルシフタ２０の構成を示
す回路図である。

【００６０】このレベルシフタ２０は、ＰチャネルＭＯ
ＳトランジスタＭＰ８〜ＭＰ１０と、ＮチャネルＭＯＳ
トランジスタＭＮ８〜ＭＮ１１と、抵抗素子Ｒ１とから
構成される。図６に示すように、トランジスタＭＰ８と
ＭＮ８で構成されるインバータ回路の入力部には、供給
電源２が接続されて信号ＩＮ２が入力される。このイン
バータ回路の出力部は、トランジスタＭＰ９とＭＮ９で
構成されるインバータ回路を介して、トランジスタＭＮ
１０のゲートに接続される。

【００６１】このトランジスタＭＮ１０のドレインは、
抵抗素子Ｒ１を介して液晶駆動電圧ＶLCD に接続される
とともに、トランジスタＭＮ１１とＭＰ１０で構成され
るインバータ回路の入力部に接続される。このインバー
タ回路の出力部は、上記トランジスタＭＰ２のゲートに
接続される。

【００６２】また、上記トランジスタＭＰ８及びＭＰ９
のソースとバックゲートは、電源電圧ＶDDに接続され、
上記トランジスタＭＰ１０のソースとバックゲートは、
液晶駆動電圧ＶLCD に接続される。さらに、上記トラン
ジスタＭＮ８〜ＭＮ１１のソースとバックゲートは、基
準電圧ＧＮＤに接続される。

【００６３】次に、上記レベルシフタ２０の動作につい
て説明する。ここでも、上記第１の実施の形態と同様
に、電源電圧ＶDDを１．５Ｖ、液晶駆動電圧ＶLCD を
４．５Ｖとする。さらに、上記レベルシフタ２０が動作
可能な最低動作電圧ＶDDmin を０．５Ｖとし、液晶駆動
電圧ＶLCD を４．５Ｖで一定とする。

【００６４】また、ＭＯＳトランジスタにはしきい値電
圧があり、ゲートバイアス値がしきい値電圧より低くく
なると、そのＭＯＳトランジスタのオン抵抗が急激に大
きくなる。この特性を念頭におき、トランジスタＭＮ１
０のオン抵抗をＲＮとし、上記しきい値電圧を、例えば
０．８Ｖとして、抵抗素子Ｒ１とＲＮの大小関係を次の
ように設定する。トランジスタＭＮ１０のゲートバイア
スが０．８Ｖ以上のとき、ＲＮ＜＜Ｒ１とし、ゲートバ
イアスが０．８Ｖより小さいとき、ＲＮ＞＞Ｒ１とす
る。以下に電源電圧ＶDDが０．５〜１．５Ｖのときと、
電源電圧ＶDDが０．５Ｖ未満のときの動作について説明
する。

【００６５】上記トランジスタＭＰ８とＭＮ８、及びＭ
Ｐ９とＭＮ９で構成されるインバータ回路は、このレベ
ルシフタ２０の動作可能な最低動作電圧ＶDDmin が０．
５Ｖであることより、電源電圧ＶDDが０．５〜１．５Ｖ
のとき、ＶDDの電圧値がａラインの電圧値となる。一
方、電源電圧ＶDDが０．５Ｖ未満のとき、ａラインの電
圧値は不定となる。図７は、この状態をグラフ化したも
のであり、レベルシフタ２０に供給される電源電圧ＶDD
の電圧変化に対するａラインの電圧変化を示す図であ
る。

【００６６】さらに、ｂラインの電圧値は、トランジス
タＭＮ１０のゲートバイアスに依存して、電源電圧ＶDD
が０．８〜１．５ＶのときほぼＧＮＤ（０Ｖ）となり、
０．８Ｖ未満のときほぼ４．５Ｖとなる。図８は、この
状態をグラフ化したものであり、レベルシフタ２０に供
給される電源電圧ＶDDの電圧変化に対するｂラインの電
圧変化を示す図である。

【００６７】このとき、上記ｂラインをそのゲートの入
力とするトランジスタＭＰ１０とＭＮ１１で構成される
インバータ回路から出力される信号ＯＵＴ２は、図９に
示すように図８のグラフを位相反転したものとなる。す
なわち、上記信号ＯＵＴ２は、電源電圧ＶDDが０．８Ｖ
未満のときほぼＧＮＤとなり、ＶDDが０．８〜１．５Ｖ
のとき４．５Ｖとなる。

【００６８】以上のような動作をすることから、電源電
圧ＶDDが０．８Ｖ未満のとき、トランジスタＭＰ２のゲ
ートへの入力はＧＮＤ（０）Ｖとなり、このトランジス
タＭＰ２がオンする。これにより、トランジスタＭＰ２
のソースとドレイン間が導通して液晶駆動電圧ＶLCD と
基準電圧ＧＮＤ間がショートする。

【００６９】一方、電源電圧ＶDDが０．８〜１．５Ｖの
とき、上記ゲートへの入力は４．５Ｖとなり、トランジ
スタＭＰ２がオフする。

【００７０】図１０は、液晶表示部を表示中から非表示
にした後、電源電圧ＶDDの供給を遮断したときのＶLCD
とＶDDの電圧値変化を、横軸に時間を取って表した図で
ある。この図１０からわかるように、電源電圧ＶDDの供
給が遮断された後、ＶDDがレベルシフタ２０の最低動作
電圧ＶDDmin 未満となったとき、トランジスタＭＰ２が
オンしてコンデンサＣ１に蓄積された電荷が放電され
る。これにより、瞬時に液晶駆動電圧ＶLCD を基準電圧
ＧＮＤ（０Ｖ）付近へ落とし、駆動回路６から出力され
る駆動信号Ｓ１により液晶表示部に電圧が供給されるの
を防止する。

【００７１】以上説明したように本第２の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつきが発生するの
を防止することができる。

【００７２】次に、本発明の第３の実施の形態の液晶駆
動用回路について説明する。

【００７３】図１１は、第３の実施の形態の液晶駆動用
回路の構成を示す図である。この第３の実施の形態は、
上記第１の実施の形態の構成において、液晶駆動電圧Ｖ
LCDとして３種類の電圧Ｖ１、Ｖ２、Ｖ３を用いたもの
である。以下に液晶駆動電圧Ｖ１、Ｖ２、Ｖ３を放電す
るためのディスチャージ回路２２について説明する。そ
の他の構成については、上記第１の実施の形態と同様で
ある。

【００７４】上記ディスチャージ回路２２の構成は次の
ようになっている。ディスチャージ回路２２は、上記レ
ベルシフタ１２と同様の構成を持った、その入力部に電
源電圧ＶDDが接続されて信号ＩＮ２が入力されるレベル
シフタ１６と、このレベルシフタ１６から出力される信
号ＯＵＴ２がゲートに入力され、ソースとバックゲート
に昇圧回路４にて昇圧されたＶ３が接続され、ドレイン
に基準電圧ＧＮＤ（０Ｖ）が接続されたＰチャネルＭＯ
ＳトランジスタＭＰ２とからなる。

【００７５】さらに、前記ディスチャージ回路２２は、
レベルシフタ１６から出力される信号ＯＵＴ２がゲート
に入力され、ソースとバックゲートにＶ２が接続され、
ドレインにＧＮＤが接続されたＰチャネルＭＯＳトラン
ジスタＭＰ１１と、レベルシフタ１６から出力される信
号ＯＵＴ２がゲートに入力され、ソースとバックゲート
にＶ１が接続され、ドレインにＧＮＤが接続されたＰチ
ャネルＭＯＳトランジスタＭＰ１２とからなる。

【００７６】次に、ディスチャージ回路２２の動作につ
いて説明する。

【００７７】ここで、従来例１と同様に電源電圧ＶDDを
１．５［Ｖ］、液晶駆動電圧Ｖ３を４．５［Ｖ］とす
る。これは、３倍昇圧の昇圧回路４によりＶDD×３＝
４．５［Ｖ］に昇圧されるものとする。さらに、外部か
ら入力される液晶駆動電圧Ｖ２、Ｖ１を、それぞれ３．
０［Ｖ］、１．５［Ｖ］とする。また、上記レベルシフ
タ１６が動作可能な最低動作電圧ＶDDmin を０．５
［Ｖ］とする。

【００７８】以下に電源電圧ＶDDが０．５〜１．５Ｖの
ときと、電源電圧ＶDDが最低動作電圧ＶDDmin （０．５
Ｖ）未満のときの動作について説明する。

【００７９】上記供給電源２から供給される電源電圧Ｖ
DDが０．５〜１．５Ｖであるとき、レベルシフタ１６は
通常の動作を行い、その出力である信号ＯＵＴ２は液晶
駆動電圧Ｖ３（４．５Ｖ）となる。トランジスタＭＰ２
のゲートには、Ｖ３（４．５Ｖ）が入力されてゲートバ
イアスが０Ｖとなり、このトランジスタＭＰ２はオフと
なる。よって、ソースとドレイン間が導通して液晶駆動
電圧Ｖ３と基準電圧ＧＮＤがショートすることはない。

【００８０】さらに、ＰチャネルＭＯＳトランジスタＭ
Ｐ１１のゲートには、Ｖ３（４．５Ｖ）が入力されてゲ
ートバイアスが０Ｖとなり、このトランジスタＭＰ１１
はオフとなる。よって、ソースとドレイン間が導通して
液晶駆動電圧Ｖ２と基準電圧ＧＮＤがショートすること
はない。同様に、ＰチャネルＭＯＳトランジスタＭＰ１
２のゲートには、Ｖ３（４．５Ｖ）が入力されてゲート
バイアスが０Ｖとなり、このトランジスタＭＰ１２はオ
フとなる。よって、ソースとドレイン間が導通して液晶
駆動電圧Ｖ１と基準電圧ＧＮＤがショートすることはな
い。

【００８１】一方、上記供給電源２から供給される電源
電圧ＶDDが最低動作電圧ＶDDmin （０．５Ｖ）未満であ
るとき、破線Ｄ内のトランジスタＭＰ３とＭＮ３、及び
トランジスタＭＰ４とＭＮ４で構成されるインバータ回
路の出力であるＡライン、及びＢラインの電圧値が不定
となる。これにより、トランジスタＭＮ６とＭＮ５はゲ
ートバイアスが不定（０．５Ｖ未満の値）となり、これ
らのトランジスタＭＮ６とＭＮ５のオン抵抗は非常に大
きい状態となる。よって、Ｃラインの電圧値も定まらず
不定となり、トランジスタＭＮ７とＭＰ７間で貫通電流
が流れる。この結果、レベルシフタ１６から出力される
信号ＯＵＴ２も電圧値不定となる。

【００８２】したがって、この液晶駆動用回路におい
て、電源電圧ＶDDがレベルシフタ１６の最低動作電圧Ｖ
DDmin （０．５Ｖ）未満となったとき、上記レベルシフ
タ１６の出力である信号ＯＵＴ２が不定となり、トラン
ジスタＭＰ２のゲートバイアスも不定となる。このた
め、上記トランジスタＭＰ２はオンとなり、ソースとド
レイン間が導通して液晶駆動電圧ＶLCD と基準電圧ＧＮ
Ｄがショートする。

【００８３】さらに、ＰチャネルＭＯＳトランジスタＭ
Ｐ１１のゲートバイアスも不定となる。このため、上記
トランジスタＭＰ１１はオンとなり、ソースとドレイン
間が導通して液晶駆動電圧Ｖ２と基準電圧ＧＮＤがショ
ートする。同様に、ＰチャネルＭＯＳトランジスタＭＰ
１２のゲートバイアスも不定となる。このため、上記ト
ランジスタＭＰ１２はオンとなり、ソースとドレイン間
が導通して液晶駆動電圧Ｖ１と基準電圧ＧＮＤがショー
トする。

【００８４】すなわち、電源電圧ＶDDの供給が遮断され
た後、ＶDDがレベルシフタ１６の最低動作電圧ＶDDmin
（０．５Ｖ）未満となったとき、トランジスタＭＰ２、
ＭＰ１１、ＭＰ１２がオンしてコンデンサＣ１、及び不
図示のＶ１、Ｖ２の電圧保持用のコンデンサに蓄積され
た電荷が放電される。これにより、瞬時に液晶駆動電圧
Ｖ３、Ｖ２、Ｖ１を基準電圧ＧＮＤ（０Ｖ）付近へ落と
し、駆動回路６から出力される駆動信号Ｓ１により液晶
表示部に電圧が供給されるのを防止する。

【００８５】以上説明したように本第３の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつき（不当な表
示）が発生するのを防止することができる。

【００８６】なお、上記第３の実施の形態の構成におい
て、レベルシフタ１６に代えて、上記第２の実施の形態
で説明した図６に示すレベルシフタ２０を用いた場合に
も同様の効果を得ることができる。

【００８７】また、上記第１〜第３の実施の形態では、
Ｐ形の半導体基板上に本発明の液晶駆動用回路を形成す
るものとして説明したが、これに限るわけではなく、Ｎ
形の半導体基板上に形成する場合も本発明を適用するこ
とができる。この場合は、本発明の液晶駆動用回路を構
成するＰチャネルＭＯＳトランジスタをＮチャネルＭＯ
Ｓトランジスタに、ＮチャネルＭＯＳトランジスタをＰ
チャネルＭＯＳトランジスタに変更するなどにより、構
成すればよい。

【００８８】次に、本発明の第４の実施の形態の液晶駆
動用回路について説明する。

【００８９】図１２は、第４の実施の形態の液晶駆動用
回路の構成を示す図である。

【００９０】この図１２に示すように、液晶駆動用回路
を搭載する半導体集積回路（ＬＳＩ）３０は、外部から
ＶDD端子３２に入力される電源電圧ＶDDを用いて液晶駆
動電圧Ｖ１、Ｖ２、Ｖ３を生成する液晶電源生成回路３
４と、この液晶電源生成回路３４により生成された液晶
駆動電圧Ｖ１、Ｖ２、Ｖ３を受け取り液晶表示部に表示
信号を出力する液晶駆動回路３６と、前記液晶電源生成
回路３４から供給される液晶駆動電圧Ｖ１、Ｖ２、Ｖ３
により電荷を蓄積してこれら液晶駆動電圧を安定化する
ための電圧保持用のコンデンサＣ３０、Ｃ３１、Ｃ３２
と、前記液晶電源生成回路３４と前記コンデンサＣ３
０、Ｃ３１、Ｃ３２との間に設けられ、そのオン、オフ
により液晶駆動電圧Ｖ１、Ｖ２、Ｖ３を基準電圧ＧＮＤ
に降下させるか、または液晶駆動電圧を保持させるかを
切り換えるスイッチ用のＮチャネルＭＯＳトランジスタ
ＭＮ２１、ＭＮ２２、ＭＮ２３と、前記電源電圧ＶDDが
この液晶駆動用回路の動作可能な最低動作電圧以下か否
かを検知して上記トランジスタＭＮ２１、ＭＮ２２、Ｍ
Ｎ２３にオン、オフの制御信号を出力する電源検知回路
３８とから構成される。なお、この実施の形態では、上
記電圧保持用のコンデンサＣ３０、Ｃ３１、Ｃ３２はＬ
ＳＩ３０の外部に設けられている。

【００９１】次に、図１３に前記トランジスタと電源検
知回路の詳細な構成を示す。この図１３に示すように、
電源検知回路３８には、ＰチャネルＭＯＳトランジスタ
ＭＰ２１とＮチャネルＭＯＳトランジスタＭＮ２４から
なるインバータＩＶ１を用いる。これらトランジスタＭ
Ｐ２１、トランジスタＭＮ２４のゲートには電源電圧Ｖ
DDが接続され、トランジスタＭＰ２１のソースとバック
ゲートに液晶駆動電圧Ｖ１が接続される。さらに、トラ
ンジスタＭＰ２１、トランジスタＭＮ２４のドレインに
は、ＮチャネルＭＯＳトランジスタＭＮ２１、ＭＮ２
２、ＭＮ２３のゲートがそれぞれ接続される。

【００９２】前記ＮチャネルＭＯＳトランジスタＭＮ２
１のドレインには液晶駆動電圧Ｖ３が接続され、また前
記ＮチャネルＭＯＳトランジスタＭＮ２２のドレインに
は液晶駆動電圧Ｖ２が、前記ＮチャネルＭＯＳトランジ
スタＭＮ２３のドレインには液晶駆動電圧Ｖ１が接続さ
れる。前記ＮチャネルＭＯＳトランジスタＭＮ２１、Ｍ
Ｎ２２、ＭＮ２３、ＭＮ２４のソースには基準電圧ＧＮ
Ｄがそれぞれ接続される。

【００９３】上述したように、インバータＩＶ１を構成
するＰチャネルＭＯＳトランジスタＭＰ２１とＮチャネ
ルＭＯＳトランジスタＭＮ２４のゲートに電源電圧ＶDD
を入力し、電源を液晶駆動電圧Ｖ１とした前記インバー
タＩＶ１を電源検知回路３８とし、液晶駆動電圧Ｖ１、
Ｖ２、Ｖ３と基準電圧ＧＮＤ間のプルダウン用のトラン
ジスタＭＮ２１、ＭＮ２２、ＭＮ２３のそれぞれのゲー
トに前記電源検知回路３８の出力を接続する。

【００９４】次に、上記第４の実施の形態の液晶駆動用
回路の動作について説明する。

【００９５】ここでは、電源電圧ＶDDを５［Ｖ］とし、
また液晶駆動電圧Ｖ１、Ｖ２、Ｖ３のうち、Ｖ２はＶ１
を２倍、Ｖ３はＶ１を３倍した電圧とする。例えば、Ｖ
１は１［Ｖ］、Ｖ２は２［Ｖ］、Ｖ３は３［Ｖ］と想定
する。

【００９６】ＰチャネルＭＯＳトランジスタＭＰ２１と
ＮチャネルＭＯＳトランジスタＭＮ２４からなるインバ
ータＩＶ１のゲートには、通常、５［Ｖ］の電源電圧Ｖ
DDが入力される。これにより、前記インバータＩＶ１の
出力は基準電圧ＧＮＤ（０Ｖ）となり、プルダウン用の
トランジスタＭＮ２１、ＭＮ２２、ＭＮ２３はオフとな
る。よって、これらトランジスタＭＮ２１、ＭＮ２２、
ＭＮ２３のソースとドレイン間が導通して、液晶駆動電
圧Ｖ３、Ｖ２、Ｖ１と基準電圧ＧＮＤがショートするこ
とはない。

【００９７】図１４は、この第４の実施の形態における
電源電圧ＶDDと液晶駆動電圧Ｖ１、Ｖ２、Ｖ３の電圧の
推移を示す図である。この図１４に示すように、充電電
池をいきなり抜き取ると電源電圧ＶDDの供給が遮断さ
れ、電源電圧ＶDDは電圧降下を起こし、急激に基準電圧
ＧＮＤに近づいていく。このとき、液晶電源生成回路３
４で生成され、電圧保持用のコンデンサＣ３０、Ｃ３
１、Ｃ３２に保持された液晶駆動電圧Ｖ１、Ｖ２、Ｖ３
は、リーク電流により前記電源電圧ＶDDの電圧降下より
ゆっくりと電圧降下を始める。

【００９８】そして、電圧降下によって電源電圧ＶDDが
Ｖ１より低くなると、Ｖ１を電源とする前記インバータ
ＩＶ１の出力は基準電圧ＧＮＤから徐々にＶ１へと推移
する。すると、Ｖ３、Ｖ２、Ｖ１に接続されているＮチ
ャネルＭＯＳトランジスタＭＮ２１、ＭＮ２２、ＭＮ２
３はオンとなり、これらのドレインとソース間が導通し
て液晶駆動電圧Ｖ３、Ｖ２、Ｖ１と基準電圧ＧＮＤがシ
ョートする。これにより、前記コンデンサＣ３０、Ｃ３
１、Ｃ３２に蓄えられていた電荷がＧＮＤに放電され、
これらＶ１、Ｖ２、Ｖ３の電圧が基準電圧ＧＮＤに降下
する。

【００９９】以上説明したように本第４の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつき（不当な表
示）が発生するのを防止することができる。

【０１００】次に、本発明の第５の実施の形態の液晶駆
動用回路について説明する。

【０１０１】前記第４の実施の形態では、液晶駆動電圧
Ｖ１、Ｖ２、Ｖ３にプルダウン用のトランジスタを接続
して基準電圧ＧＮＤに降下させたが、Ｖ１、Ｖ２、Ｖ３
のすべてにプルダウン用のトランジスタを接続する必要
はなく、すくなくとも液晶駆動電圧Ｖ１、Ｖ２、Ｖ３の
１つ以上にプルダウン用のトランジスタを接続すればよ
い。

【０１０２】図１５は、第５の実施の形態におけるプル
ダウン用のトランジスタと電源検知回路の詳細な構成を
示す図である。

【０１０３】この図１５に示すように、電源検知回路３
８には、上記第４の実施の形態と同様にＰチャネルＭＯ
ＳトランジスタＭＰ２１とＮチャネルＭＯＳトランジス
タＭＮ２４からなるインバータＩＶ１を用いる。これら
トランジスタＭＰ２１、トランジスタＭＮ２４のゲート
には電源電圧ＶDDが接続され、トランジスタＭＰ２１の
ソースとバックゲートに液晶駆動電圧Ｖ１が接続され
る。さらに、トランジスタＭＰ２１、トランジスタＭＮ
２４のドレインには、ＮチャネルＭＯＳトランジスタＭ
Ｎ２１のゲートが接続される。

【０１０４】前記ＮチャネルＭＯＳトランジスタＭＮ２
１のドレインには液晶駆動電圧Ｖ３が接続され、前記Ｎ
チャネルＭＯＳトランジスタＭＮ２４、ＭＮ２１のソー
スには基準電圧ＧＮＤがそれぞれ接続される。

【０１０５】上述したように、インバータＩＶ１を構成
するＰチャネルＭＯＳトランジスタＭＰ２１とＮチャネ
ルＭＯＳトランジスタＭＮ２４のゲートに電源電圧ＶDD
を入力し、電源を液晶駆動電圧Ｖ１とした前記インバー
タＩＶ１を電源検知回路３８とし、液晶駆動電圧Ｖ３と
基準電圧ＧＮＤ間のプルダウン用のトランジスタＭＮ２
１のゲートに前記電源検知回路３８の出力を接続する。
その他の構成については、上記第４の実施の形態と同様
である。

【０１０６】次に、上記第５の実施の形態の液晶駆動用
回路の動作について説明する。

【０１０７】ここでは、上記第４の実施の形態と同様
に、電源電圧ＶDDを５［Ｖ］とし、また液晶駆動電圧Ｖ
１、Ｖ２、Ｖ３のうち、Ｖ２はＶ１を２倍、Ｖ３はＶ１
を３倍した電圧とする。例えば、Ｖ１は１［Ｖ］、Ｖ２
は２［Ｖ］、Ｖ３は３［Ｖ］と想定する。

【０１０８】ＰチャネルＭＯＳトランジスタＭＰ２１と
ＮチャネルＭＯＳトランジスタＭＮ２４からなるインバ
ータＩＶ１のゲートには、通常、５［Ｖ］の電源電圧Ｖ
DDが入力される。これにより、前記インバータＩＶ１の
出力は基準電圧ＧＮＤ（０Ｖ）となり、プルダウン用の
トランジスタＭＮ２１はオフとなる。よって、上記トラ
ンジスタＭＮ２１のドレインとソース間が導通して液晶
駆動電圧Ｖ３と基準電圧ＧＮＤがショートすることはな
い。

【０１０９】次に、充電電池をいきなり抜き取ると電源
電圧ＶDDの供給が遮断され、電源電圧ＶDDは電圧降下を
起こし、急激に基準電圧ＧＮＤに近づいていく。このと
き、液晶電源生成回路３４で生成され、電圧保持用のコ
ンデンサＣ３２に保持された液晶駆動電圧Ｖ３は、リー
ク電流により前記電源電圧ＶDDの電圧降下よりゆっくり
と電圧降下を始める。

【０１１０】そして、電圧降下によって電源電圧ＶDDが
Ｖ１より低くなると、Ｖ１を電源とする前記インバータ
ＩＶ１の出力は基準電圧ＧＮＤから徐々にＶ１へと推移
する。すると、Ｖ３に接続されているＮチャネルＭＯＳ
トランジスタＭＮ２１はオンとなり、これらのドレイン
とソース間が導通して液晶駆動電圧Ｖ３と基準電圧ＧＮ
Ｄがショートする。これにより、前記コンデンサＣ３２
に蓄えられていた電荷がＧＮＤに放電され、液晶駆動電
圧Ｖ３の電圧が基準電圧ＧＮＤに降下する。

【０１１１】以上説明したように本第５の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつき（不当な表
示）が発生するのを防止することができる。

【０１１２】次に、本発明の第６の実施の形態の液晶駆
動用回路について説明する。

【０１１３】図１６に示すように、液晶駆動用回路を搭
載する半導体集積回路（ＬＳＩ）４０は、外部からＶDD
端子４２に入力される電源電圧ＶDDを用いて液晶駆動電
圧Ｖ１、Ｖ２、Ｖ３を生成する液晶電源生成回路４４、
この液晶電源生成回路４４により生成された液晶駆動電
圧Ｖ１、Ｖ２、Ｖ３を受け取り液晶表示部に表示信号を
出力する液晶駆動回路４６と、前記液晶電源生成回路４
４から供給される液晶駆動電圧Ｖ１、Ｖ２、Ｖ３を蓄積
してこれら液晶駆動電圧を安定化するための電圧保持用
のコンデンサＣ４０、Ｃ４１、Ｃ４２と、前記液晶電源
生成回路４４と前記コンデンサＣ４０、Ｃ４１、Ｃ４２
との間に設けられ、そのオン、オフにより液晶駆動電圧
を基準電圧ＧＮＤに降下させるか、または液晶駆動電圧
を保持させるかを切り換えるスイッチ用のＰチャネルＭ
ＯＳトランジスタＭＰ３１、ＭＰ３２、ＭＰ３３と、前
記電源電圧ＶDDがこの液晶駆動用回路の動作可能な最低
動作電圧以下か否かを検知して上記トランジスタＭＰ３
１、ＭＰ３２、ＭＰ３３にオン、オフの制御信号を出力
する電源検知回路４８とから構成される。なお、この実
施の形態では、上記電圧保持用のコンデンサＣ４０、Ｃ
４１、Ｃ４２はＬＳＩ４０の外部に設けられている。

【０１１４】次に、図１７に前記トランジスタと電源検
知回路の詳細な構成を示す。この図１７に示すように、
電源検知回路４８には、ＰチャネルＭＯＳトランジスタ
ＭＰ３４とＮチャネルＭＯＳトランジスタＭＮ３１から
なるインバータＩＶ２と、ＰチャネルＭＯＳトランジス
タＭＰ３５とＮチャネルＭＯＳトランジスタＭＮ３２か
らなるインバータＩＶ３を用いる。

【０１１５】前記トランジスタＭＰ３４、トランジスタ
ＭＮ３１のゲートには電源電圧ＶDDが接続され、トラン
ジスタＭＰ３４のソースとバックゲートに液晶駆動電圧
Ｖ１が接続される。前記トランジスタＭＰ３４、トラン
ジスタＭＮ３１のドレインには、前記トランジスタＭＰ
３５、トランジスタＭＮ３２のゲートが接続され、トラ
ンジスタＭＰ３５のソースとバックゲートに液晶駆動電
圧Ｖ３が接続される。

【０１１６】さらに、前記トランジスタＭＰ３５、トラ
ンジスタＭＮ３２のドレインには、ＰチャネルＭＯＳト
ランジスタＭＰ３１、ＭＰ３２、ＭＰ３３のゲートがそ
れぞれ接続される。前記ＰチャネルＭＯＳトランジスタ
ＭＰ３１のソースとバックゲートには液晶駆動電圧Ｖ３
が接続され、また前記ＰチャネルＭＯＳトランジスタＭ
Ｐ３２のソースとバックゲートには液晶駆動電圧Ｖ２
が、前記ＰチャネルＭＯＳトランジスタＭＰ３３のソー
スとバックゲートには液晶駆動電圧Ｖ１が接続される。
前記ＮチャネルＭＯＳトランジスタＭＮ３１、ＭＮ３２
のソースには基準電圧ＧＮＤがそれぞれ接続され、前記
ＰチャネルＭＯＳトランジスタＭＰ３１、ＭＰ３２、Ｍ
Ｐ３３のドレインには基準電圧ＧＮＤがそれぞれ接続さ
れる。

【０１１７】上述したように、インバータＩＶ２を構成
するＰチャネルＭＯＳトランジスタＭＰ３４とＮチャネ
ルＭＯＳトランジスタＭＮ３１のゲートに電源電圧ＶDD
を入力して、電源を液晶駆動電圧Ｖ１とした上記インバ
ータＩＶ２と、インバータＩＶ３を構成するＰチャネル
ＭＯＳトランジスタＭＰ３５とＮチャネルＭＯＳトラン
ジスタＭＮ３２のゲートに前記インバータＩＶ２の出力
を入力して、電源を液晶駆動電圧Ｖ３とした上記インバ
ータＩＶ３とで電源検知回路４８を構成し、液晶駆動電
圧Ｖ１、Ｖ２、Ｖ３と基準電圧ＧＮＤ間のプルダウン用
のトランジスタＭＰ３１、ＭＰ３２、ＭＰ３３のそれぞ
れのゲートに上記電源検知回路４８の出力を接続する。

【０１１８】次に、上記第６の実施の形態の液晶駆動用
回路の動作について説明する。

【０１１９】ここでは、上記第４の実施の形態と同様
に、電源電圧ＶDDを５［Ｖ］とし、また液晶駆動電圧Ｖ
１、Ｖ２、Ｖ３のうち、Ｖ２はＶ１を２倍、Ｖ３はＶ１
を３倍した電圧とする。例えば、Ｖ１は１［Ｖ］、Ｖ２
は２［Ｖ］、Ｖ３は３［Ｖ］と想定する。

【０１２０】ＰチャネルＭＯＳトランジスタＭＰ３４と
ＮチャネルＭＯＳトランジスタＭＮ３１からなるインバ
ータＩＶ２のゲートには、通常、５［Ｖ］の電源電圧Ｖ
DDが入力される。これにより、前記インバータＩＶ２の
出力は基準電圧ＧＮＤ（０Ｖ）となり、この基準電圧Ｇ
ＮＤがＰチャネルＭＯＳトランジスタＭＰ３５とＮチャ
ネルＭＯＳトランジスタＭＮ３２からなるインバータＩ
Ｖ３のゲートに入力される。このため、上記インバータ
ＩＶ３の出力はＶ３となり、プルダウン用のトランジス
タＭＰ３１、ＭＰ３２、ＭＰ３３はオフとなる。よっ
て、上記トランジスタＭＰ３１、ＭＰ３２、ＭＰ３３の
ソースとドレイン間が導通して液晶駆動電圧Ｖ３、Ｖ
２、Ｖ１と基準電圧ＧＮＤがショートすることはない。

【０１２１】次に、充電電池をいきなり抜き取ると電源
電圧ＶDDの供給が遮断され、図１４に示したように電源
電圧ＶDDは電圧降下を起こし、急激に基準電圧ＧＮＤに
近づいていく。このとき、液晶電源生成回路４４で生成
され、電圧保持用のコンデンサＣ４０、Ｃ４１、Ｃ４２
に保持された液晶駆動電圧Ｖ１、Ｖ２、Ｖ３は、リーク
電流により前記電源電圧ＶDDの電圧降下よりゆっくりと
電圧降下を始める。

【０１２２】そして、電圧降下によって電源電圧ＶDDが
Ｖ１より低くなると、Ｖ１を電源とする前記インバータ
ＩＶ２の出力は基準電圧ＧＮＤから徐々にＶ１へと推移
する。これに従って、前記インバータＩＶ３の出力はＶ
３から徐々に基準電圧ＧＮＤへと推移する。

【０１２３】すると、Ｖ３、Ｖ２、Ｖ１に接続されてい
るＰチャネルＭＯＳトランジスタＭＰ３１、ＭＰ３２、
ＭＰ３３はオンとなり、これらのソースとドレイン間が
導通して液晶駆動電圧Ｖ３、Ｖ２、Ｖ１と基準電圧ＧＮ
Ｄがショートする。これにより、前記コンデンサＣ４
０、Ｃ４１、Ｃ４２に蓄えられていた電荷がＧＮＤに放
電され、これらＶ１、Ｖ２、Ｖ３の電圧が基準電圧ＧＮ
Ｄに降下する。

【０１２４】以上説明したように本第６の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつき（不当な表
示）が発生するのを防止することができる。

【０１２５】次に、本発明の第７の実施の形態の液晶駆
動用回路について説明する。

【０１２６】前記第６の実施の形態では、液晶駆動電圧
Ｖ１、Ｖ２、Ｖ３にプルダウン用のトランジスタを接続
して基準電圧ＧＮＤに降下させたが、Ｖ１、Ｖ２、Ｖ３
のすべてにプルダウン用のトランジスタを接続する必要
はなく、すくなくとも液晶駆動電圧Ｖ１、Ｖ２、Ｖ３の
１つ以上にプルダウン用のトランジスタを接続すればよ
い。

【０１２７】図１８は、第７の実施の形態におけるプル
ダウン用のトランジスタと電源検知回路の詳細な構成を
示す図である。

【０１２８】この図１８に示すように、電源検知回路４
６には、上記第６の実施の形態と同様にＰチャネルＭＯ
ＳトランジスタＭＰ３４とＮチャネルＭＯＳトランジス
タＭＮ３１からなるインバータＩＶ２と、ＰチャネルＭ
ＯＳトランジスタＭＰ３５とＮチャネルＭＯＳトランジ
スタＭＮ３２からなるインバータＩＶ３を用いる。

【０１２９】前記トランジスタＭＰ３４、トランジスタ
ＭＮ３１のゲートには電源電圧ＶDDが接続され、トラン
ジスタＭＰ３４のソースとバックゲートに液晶駆動電圧
Ｖ１が接続される。前記トランジスタＭＰ３４、トラン
ジスタＭＮ３１のドレインには、前記トランジスタＭＰ
３５、トランジスタＭＮ３２のゲートが接続され、トラ
ンジスタＭＰ３５のソースとバックゲートに液晶駆動電
圧Ｖ３が接続される。

【０１３０】さらに、前記トランジスタＭＰ３５、トラ
ンジスタＭＮ３２のドレインには、ＰチャネルＭＯＳト
ランジスタＭＰ３１のゲートが接続される。前記Ｐチャ
ネルＭＯＳトランジスタＭＰ３１のソースとバックゲー
トには液晶駆動電圧Ｖ３が接続される。前記Ｎチャネル
ＭＯＳトランジスタＭＮ３１、ＭＮ３２のソースには基
準電圧ＧＮＤがそれぞれ接続され、前記ＰチャネルＭＯ
ＳトランジスタＭＰ３１のドレインには基準電圧ＧＮＤ
が接続される。

【０１３１】上述したように、インバータＩＶ２を構成
するＰチャネルＭＯＳトランジスタＭＰ３４とＮチャネ
ルＭＯＳトランジスタＭＮ３１のゲートに電源電圧ＶDD
を入力して、電源を液晶駆動電圧Ｖ１とした上記インバ
ータＩＶ２と、インバータＩＶ３を構成するＰチャネル
ＭＯＳトランジスタＭＰ３５とＮチャネルＭＯＳトラン
ジスタＭＮ３２のゲートに前記インバータＩＶ２の出力
を入力して、電源を液晶駆動電圧Ｖ３とした上記インバ
ータＩＶ３とで電源検知回路４８を構成し、液晶駆動電
圧Ｖ３と基準電圧ＧＮＤ間のプルダウン用のトランジス
タＭＰ３１のゲートに上記電源検知回路４６の出力を接
続する。その他の構成については、上記第６の実施の形
態と同様である。

【０１３２】次に、上記第７の実施の形態の液晶駆動用
回路の動作について説明する。

【０１３３】ここでは、上記第４の実施の形態と同様
に、電源電圧ＶDDを５［Ｖ］とし、また液晶駆動電圧Ｖ
１、Ｖ２、Ｖ３のうち、Ｖ２はＶ１を２倍、Ｖ３はＶ１
を３倍した電圧とする。例えば、Ｖ１は１［Ｖ］、Ｖ２
は２［Ｖ］、Ｖ３は３［Ｖ］と想定する。

【０１３４】ＰチャネルＭＯＳトランジスタＭＰ３４と
ＮチャネルＭＯＳトランジスタＭＮ３１からなるインバ
ータＩＶ２のゲートには、通常、５［Ｖ］の電源電圧Ｖ
DDが入力される。これにより、前記インバータＩＶ２の
出力は基準電圧ＧＮＤ（０Ｖ）となり、この基準電圧Ｇ
ＮＤがＰチャネルＭＯＳトランジスタＭＰ３５とＮチャ
ネルＭＯＳトランジスタＭＮ３２からなるインバータＩ
Ｖ３のゲートに入力される。このため、上記インバータ
ＩＶ３の出力はＶ３となり、プルダウン用のトランジス
タＭＰ３１はオフとなる。よって、上記トランジスタＭ
Ｐ３１のソースとドレイン間が導通して液晶駆動電圧Ｖ
３と基準電圧ＧＮＤがショートすることはない。

【０１３５】次に、充電電池をいきなり抜き取ると電源
電圧ＶDDの供給が遮断され、図１４に示したように電源
電圧ＶDDは電圧降下を起こし、急激に基準電圧ＧＮＤに
近づいていく。このとき、液晶電源生成回路４４で生成
され、電圧保持用のコンデンサＣ４２に保持された液晶
駆動電圧Ｖ３は、リーク電流により前記電源電圧ＶDDの
電圧降下よりゆっくりと電圧降下を始める。

【０１３６】そして、電圧降下によって電源電圧ＶDDが
Ｖ１より低くなると、Ｖ１を電源とする前記インバータ
ＩＶ２の出力は基準電圧ＧＮＤから徐々にＶ１へと推移
する。これに従って、前記インバータＩＶ３の出力はＶ
３から徐々に基準電圧ＧＮＤへと推移する。

【０１３７】すると、Ｖ３に接続されているＰチャネル
ＭＯＳトランジスタＭＰ３１はオンとなり、これらのソ
ースとドレイン間が導通して液晶駆動電圧Ｖ３と基準電
圧ＧＮＤがショートする。これにより、前記コンデンサ
Ｃ４２に蓄えられていた電荷がＧＮＤに放電され、液晶
駆動電圧Ｖ３の電圧が基準電圧ＧＮＤに降下する。

【０１３８】以上説明したように本第７の実施の形態に
よれば、電源供給が遮断されたときに、液晶駆動電圧が
液晶表示部に不当に供給されないように、液晶駆動電圧
を保持するコンデンサに蓄積された電荷を放電させる経
路を形成し、液晶表示部に表示の散らつき（不当な表
示）が発生するのを防止することができる。

【０１３９】なお、前記第６、第７の実施の形態では、
ＰチャネルＭＯＳトランジスタをプルダウン用のトラン
ジスタとして用いているため、電圧降下による液晶駆動
電圧Ｖ１、Ｖ２、Ｖ３の最終の電圧はＰチャネルＭＯＳ
トランジスタのしきい値電圧ＶthP となる。

【０１４０】また、前記第４〜第７の実施の形態では、
液晶駆動用回路の最低動作保証電圧をＶ１として、電源
検知回路の基準となる電圧にＶ１を用いたが、これに限
るわけではなく、最低動作保証電圧に応じてその他の電
圧を用いることができる。例えば、液晶駆動用回路の最
低動作保証電圧がＶ２以下である場合はＶ２を、Ｖ３以
下である場合はＶ３を用いれば同様な効果が得られる。
さらに、その他の定電圧回路の出力電圧を基準にしても
同様な効果が得られる。

【０１４１】上述した実施の形態によれば、電源供給が
遮断された場合などにおいて、電源電圧ＶDDの電圧が低
下して液晶駆動用回路の動作が制御不能となった後に、
コンデンサに蓄積された液晶駆動電圧Ｖ１、Ｖ２、Ｖ３
によって制御できない異常な表示が液晶表示部に発生す
るのを防止できる。

【０１４２】

【発明の効果】以上述べたように本発明によれば、電源
供給が遮断された場合に、液晶駆動電圧が液晶表示部に
供給されないように、液晶駆動電圧を保持するコンデン
サに蓄積された電荷を放電させる経路を形成し、液晶表
示部に表示の散らつきが発生しないようにする液晶駆動
用回路を提供することができる。

【図面の簡単な説明】

【図１】第１の実施の形態の液晶駆動用回路の構成を示
す図である。

【図２】レベルシフタ１２、１６の構成を示す回路図で
ある。

【図３】電源電圧ＶDDが０．５〜１．５Ｖであるとき、
レベルシフタ１６に入力される信号と出力される信号を
示す図である。

【図４】電源電圧ＶDDが最低動作電圧ＶDDmin （０．５
Ｖ）未満であるとき、レベルシフタ１６に入力される信
号と出力される信号を示す図である。

【図５】第１の実施の形態において液晶表示部を表示中
から非表示にした後、電源電圧ＶDDの供給を遮断したと
きのＶLCD とＶDDの電圧値変化を示す図である。

【図６】第２の実施の形態のレベルシフタ２０の構成を
示す回路図である。

【図７】レベルシフタ２０に供給される電源電圧ＶDDの
電圧変化に対するａラインの電圧変化を示す図である。

【図８】レベルシフタ２０に供給される電源電圧ＶDDの
電圧変化に対するｂラインの電圧変化を示す図である。

【図９】レベルシフタ２０に供給される電源電圧ＶDDの
電圧変化に対する信号ＯＵＴ２の電圧変化を示す図であ
る。

【図１０】第２の実施の形態において液晶表示部を表示
中から非表示にした後、電源電圧ＶDDの供給を遮断した
ときのＶLCD とＶDDの電圧値変化を示す図である。

【図１１】第３の実施の形態の液晶駆動用回路の構成を
示す図である。

【図１２】第４の実施の形態の液晶駆動用回路の構成を
示す図である。

【図１３】第４の実施の形態におけるプルダウン用のト
ランジスタと電源検知回路の構成を示す図である。

【図１４】第４の実施の形態における電源電圧ＶDDと液
晶駆動電圧Ｖ１、Ｖ２、Ｖ３の電圧の推移を示す図であ
る。

【図１５】第５の実施の形態におけるプルダウン用のト
ランジスタと電源検知回路の構成を示す図である。

【図１６】第６の実施の形態の液晶駆動用回路の構成を
示す図である。

【図１７】第６の実施の形態におけるプルダウン用のト
ランジスタと電源検知回路の構成を示す図である。

【図１８】第７の実施の形態におけるプルダウン用のト
ランジスタと電源検知回路の構成を示す図である。

【図１９】従来の液晶駆動用回路の構成の一例を示す回
路図である。

【図２０】従来の液晶駆動用回路の構成の別例を示すブ
ロック図である。

【図２１】レベルシフタ１０６の構成を示す回路図であ
る。

【図２２】図１９に示す従来例において液晶表示部を表
示中から非表示にした後、電源電圧ＶDDの供給を遮断し
たときの電源電圧と液晶駆動電圧の電圧値変化を示す図
である。

【図２３】図２０に示す従来例において液晶表示部を表
示中から非表示にした後、電源電圧ＶDDの供給を遮断し
たときの電源電圧と液晶駆動電圧の電圧値変化を示す図
である。

【符号の説明】

２…供給電源４…昇圧回路６…駆動回路８…ディスチャージ回路１０…ＯＲゲート回路１２、１６…レベルシフタ１４…液晶駆動用バッファ２０…レベルシフタ２２…ディスチャージ回路３０、４０…半導体集積回路（ＬＳＩ）３２、４２…ＶDD端子３４、４４…液晶電源生成回路３６、４６…液晶駆動回路３８、４８…電源検知回路Ｃ１、Ｃ３０、Ｃ３１、Ｃ３２、Ｃ４０、Ｃ４１、Ｃ４
２…コンデンサＧＮＤ…基準電圧ＩＶ１、ＩＶ２、ＩＶ３…インバータＭＰ１〜ＭＰ１２、ＭＰ２１、ＭＰ３１〜ＭＰ３５…Ｐ
チャネルＭＯＳトランジスタＭＮ１、ＭＮ３〜ＭＮ１１、ＭＮ２１〜ＭＮ２４、ＭＮ
３１、ＭＮ３２…ＮチャネルＭＯＳトランジスタＲ１…抵抗素子Ｓ１…駆動信号ＶDD…電源電圧ＶLCD 、Ｖ１、Ｖ２、Ｖ３…液晶駆動電圧

Claims

【特許請求の範囲】

【請求項１】液晶表示部に液晶を駆動するための液晶
駆動電圧を供給する液晶駆動用回路において、この液晶駆動用回路を動作させるための電源電圧から上
記液晶駆動電圧を生成する生成手段と、上記電源電圧が所定電圧値以上であるか否かを検知する
電源検知手段と、上記電源検知手段の出力に基づいて、上記生成手段から
の上記液晶駆動電圧の供給ラインと基準電圧の間を遮断
あるいは短絡するスイッチ手段と、を具備することを特徴とする液晶駆動用回路。
【請求項２】液晶表示部に液晶を駆動するための液晶
駆動電圧を供給する液晶駆動用回路において、この液晶駆動用回路を動作させるための電源電圧から上
記液晶駆動電圧を生成する生成手段と、上記電源電圧が所定電圧値以上であるとき、第１の信号
を出力し、上記電源電圧が所定電圧値より低いとき、第
２の信号を出力する電源検知手段と、上記電源検知手段の出力が上記第１の信号であるとき
は、上記生成手段からの上記液晶駆動電圧の供給ライン
と基準電圧の間を遮断し、上記電源検知手段の出力が上
記第２の信号であるときは、上記生成手段からの上記液
晶駆動電圧の供給ラインと基準電圧の間を短絡するスイ
ッチ手段と、を具備することを特徴とする液晶駆動用回路。
【請求項３】上記液晶駆動電圧は、電位の異なる複数
種類の電圧であることを特徴とする請求項１又は２記載
の液晶駆動用回路。
【請求項４】上記複数種類の電圧は、第１の電圧、第
２の電圧、第３の電圧の３種類であることを特徴とする
請求項３記載の液晶駆動用回路。
【請求項５】上記スイッチ手段は、上記電源検知手段
の出力に基づいて、上記液晶駆動電圧の複数種類の電圧
のうちで最も高い電圧の供給ラインと基準電圧の間を遮
断あるいは短絡することを特徴とする請求項３記載の液
晶駆動用回路。
【請求項６】上記スイッチ手段は、上記電源検知手段
の出力に基づいて、上記液晶駆動電圧の複数種類の電圧
の全ての供給ラインと基準電圧の間を遮断あるいは短絡
することを特徴とする請求項３記載の液晶駆動用回路。
【請求項７】上記スイッチ手段は、上記電源検知手段
の出力に基づいて、上記液晶駆動電圧の上記第１の電
圧、第２の電圧、第３の電圧のうちで最も高い電圧の供
給ラインと基準電圧の間を遮断あるいは短絡することを
特徴とする請求項４記載の液晶駆動用回路。
【請求項８】上記スイッチ手段は、上記電源検知手段
の出力に基づいて、上記液晶駆動電圧の上記第１の電
圧、第２の電圧、第３の電圧の全ての供給ラインと基準
電圧の間を遮断あるいは短絡することを特徴とする請求
項４記載の液晶駆動用回路。
【請求項９】上記電源検知手段は、入力された電圧レ
ベルに応じてこの電圧レベルを変換するレベル変換回路
であることを特徴とする請求項１乃至８のいずれかに記
載の液晶駆動用回路。
【請求項１０】上記電源検知手段は、インバータであ
ることを特徴とする請求項１乃至８のいずれかに記載の
液晶駆動用回路。
【請求項１１】上記スイッチ手段は、上記生成手段か
らの上記液晶駆動電圧の供給ラインと基準電圧の間に設
けられたＭＯＳトランジスタであることを特徴とする請
求項１乃至１０のいずれかに記載の液晶駆動用回路。