JP3454003B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3454003B2 JP3454003B2 JP7787496A JP7787496A JP3454003B2 JP 3454003 B2 JP3454003 B2 JP 3454003B2 JP 7787496 A JP7787496 A JP 7787496A JP 7787496 A JP7787496 A JP 7787496A JP 3454003 B2 JP3454003 B2 JP 3454003B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- power supply
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、２端子系能動素
子を使用する液晶表示装置に関する。
子を使用する液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、低消費電力で軽
量なディスプレイ・デバイスとして、液晶テレビ、パー
ソナルワープロ、パーソナルコンピュータ等に広く利用
されている。そして、今後さらに多くの画像情報を表示
するために、画素数、階調数の増加が期待されている。
このような、画素数、階調数の増加は、表示画像情報の
大容量化を意味し、その結果、液晶表示装置の１ライン
の走査期間は次第に短くなり、階調もより細かく制御さ
れてきた。
量なディスプレイ・デバイスとして、液晶テレビ、パー
ソナルワープロ、パーソナルコンピュータ等に広く利用
されている。そして、今後さらに多くの画像情報を表示
するために、画素数、階調数の増加が期待されている。
このような、画素数、階調数の増加は、表示画像情報の
大容量化を意味し、その結果、液晶表示装置の１ライン
の走査期間は次第に短くなり、階調もより細かく制御さ
れてきた。
【０００３】このような液晶表示装置の階調を制御する
方法としては、複数のフレーム間で階調制御を行うフレ
ーム変調方式や、選択期間内のデータ信号のパルス高さ
やパルス幅の制御を行うパルス高変調方式やパルス幅変
調方式が従来より用いられている。このうち、パルス幅
変調方式は、水平選択期間を階調数に応じた複数の期間
に分割し、水平選択期間中のデータ線に、オン成分を加
算する期間、すなわち書き込みパルス幅を変えることに
よって階調表示を行う方式である。
方法としては、複数のフレーム間で階調制御を行うフレ
ーム変調方式や、選択期間内のデータ信号のパルス高さ
やパルス幅の制御を行うパルス高変調方式やパルス幅変
調方式が従来より用いられている。このうち、パルス幅
変調方式は、水平選択期間を階調数に応じた複数の期間
に分割し、水平選択期間中のデータ線に、オン成分を加
算する期間、すなわち書き込みパルス幅を変えることに
よって階調表示を行う方式である。
【０００４】また、上述した、画素数と階調数の両方を
増加するという要求に応える液晶表示装置の一つにアク
ティブ・マトリクス型の液晶表示装置がある。アクティ
ブ・マトリクス液晶表示装置は、画素毎に能動素子を設
け、それによって画像情報を記憶するということが特徴
の一つである。アクティブ・マトリクス液晶表示装置に
用いられる能動素子には、アモルファス・シリコン・Ｔ
ＦＴ素子に代表される３端子型素子と、ＭＩＭ（導体−
絶縁体−導体）素子に代表される２端子型素子がある。
いずれも、能動素子のスイッチング機能を用いること
で、単純マトリクス液晶表示装置に比べ、駆動ライン数
の増加を実現し、大容量の画像情報を表示するものであ
る。
増加するという要求に応える液晶表示装置の一つにアク
ティブ・マトリクス型の液晶表示装置がある。アクティ
ブ・マトリクス液晶表示装置は、画素毎に能動素子を設
け、それによって画像情報を記憶するということが特徴
の一つである。アクティブ・マトリクス液晶表示装置に
用いられる能動素子には、アモルファス・シリコン・Ｔ
ＦＴ素子に代表される３端子型素子と、ＭＩＭ（導体−
絶縁体−導体）素子に代表される２端子型素子がある。
いずれも、能動素子のスイッチング機能を用いること
で、単純マトリクス液晶表示装置に比べ、駆動ライン数
の増加を実現し、大容量の画像情報を表示するものであ
る。
【０００５】２端子型素子には、上記のＭＩＭ素子をは
じめ、バック・ツー・バック・ダイオード素子、ダイオ
ード・リング素子、バリスター素子などがあり、いずれ
も非線形な電流−電圧特性を有している。図９は、２端
子型能動素子として最も広く利用されているＭＩＭ素子
の電流−電圧特性を示す図である。横軸はＭＩＭ素子に
加わる電圧を、縦軸は電流を示しており、電流−電圧特
性が非線形であることがわかる。図１０は、ＭＩＭ素子
を用いた液晶表示装置の１画素の等価回路を示す図であ
る。駆動電圧をＶD、液晶層に加わる電圧をＶLC、ＭＩ
Ｍ素子に加わる電圧をＶMIMとする。ＲLC、ＣLCは、そ
れぞれ液晶層の抵抗値と容量値を、また、ＲMIM、ＣMIM
は、ＭＩＭ素子の抵抗値と容量値を示している。液晶表
示装置においては、図１０に示す等価回路がマトリクス
状に構成されている。各等価回路にはそれ複数の走査線
及びデータ線の中のいずれか１本の走査線及びデータ線
が接続され、所定の走査線とデータ線を選択すること
で、駆動する画素が選択される。
じめ、バック・ツー・バック・ダイオード素子、ダイオ
ード・リング素子、バリスター素子などがあり、いずれ
も非線形な電流−電圧特性を有している。図９は、２端
子型能動素子として最も広く利用されているＭＩＭ素子
の電流−電圧特性を示す図である。横軸はＭＩＭ素子に
加わる電圧を、縦軸は電流を示しており、電流−電圧特
性が非線形であることがわかる。図１０は、ＭＩＭ素子
を用いた液晶表示装置の１画素の等価回路を示す図であ
る。駆動電圧をＶD、液晶層に加わる電圧をＶLC、ＭＩ
Ｍ素子に加わる電圧をＶMIMとする。ＲLC、ＣLCは、そ
れぞれ液晶層の抵抗値と容量値を、また、ＲMIM、ＣMIM
は、ＭＩＭ素子の抵抗値と容量値を示している。液晶表
示装置においては、図１０に示す等価回路がマトリクス
状に構成されている。各等価回路にはそれ複数の走査線
及びデータ線の中のいずれか１本の走査線及びデータ線
が接続され、所定の走査線とデータ線を選択すること
で、駆動する画素が選択される。
【０００６】図１１は、２端子型能動素子を用いた液晶
パネルを駆動する際の理想波形を示す図である。走査側
には非選択期間中のリークを抑えるために４値の電圧レ
ベル（ＶY1〜ＶY4）を、データ側には２値の電圧レベル
（ＶX1、ＶX2）を用い、パルス幅変調を行った場合の理
想波形である。また交流化方法は、この例ではフレーム
反転及び１ライン反転を採用している。データ線駆動信
号ＳＥＧは、中間値を与えるような波形に設定してい
る。また走査信号ＣＯＭとしては、選択期間（ＴS）に
おいて、交流化信号（ＦＲ）がＨｉｇｈレベルの場合に
ＶY4の電圧レベルが、Ｌｏｗレベルの場合にＶY2の電圧
レベルが出力される。また、非選択期間（Ｔns）には、
ＶY1またはＶY3が出力される。走査線とデータ線にこの
ような電圧を加えた場合、走査電極とデータ電極の差電
圧（ＳＥＧ−ＣＯＭ）が、図１０及び図１１に示す液晶
素子とＭＩＭ素子間に印加される駆動電圧ＶDとなる。
パネルを駆動する際の理想波形を示す図である。走査側
には非選択期間中のリークを抑えるために４値の電圧レ
ベル（ＶY1〜ＶY4）を、データ側には２値の電圧レベル
（ＶX1、ＶX2）を用い、パルス幅変調を行った場合の理
想波形である。また交流化方法は、この例ではフレーム
反転及び１ライン反転を採用している。データ線駆動信
号ＳＥＧは、中間値を与えるような波形に設定してい
る。また走査信号ＣＯＭとしては、選択期間（ＴS）に
おいて、交流化信号（ＦＲ）がＨｉｇｈレベルの場合に
ＶY4の電圧レベルが、Ｌｏｗレベルの場合にＶY2の電圧
レベルが出力される。また、非選択期間（Ｔns）には、
ＶY1またはＶY3が出力される。走査線とデータ線にこの
ような電圧を加えた場合、走査電極とデータ電極の差電
圧（ＳＥＧ−ＣＯＭ）が、図１０及び図１１に示す液晶
素子とＭＩＭ素子間に印加される駆動電圧ＶDとなる。
【０００７】図１２は、階調データが中間調データであ
る場合における、駆動電圧（ＶD）、液晶層に加わる電
圧（ＶLC）及びＭＩＭ素子に加わる電圧（ＶMIM）を示
している。階調データを表示する際、ＭＩＭ素子に加わ
る電圧が高い期間は、データ電圧がＯＮ電圧レベルに切
り替わる部分であり、この部分でＭＩＭ素子の非線形特
性によって電流が流れ、液晶素子に電圧が急速に充電さ
れる。
る場合における、駆動電圧（ＶD）、液晶層に加わる電
圧（ＶLC）及びＭＩＭ素子に加わる電圧（ＶMIM）を示
している。階調データを表示する際、ＭＩＭ素子に加わ
る電圧が高い期間は、データ電圧がＯＮ電圧レベルに切
り替わる部分であり、この部分でＭＩＭ素子の非線形特
性によって電流が流れ、液晶素子に電圧が急速に充電さ
れる。
【０００８】
【発明が解決しようとする課題】ところで、上述した従
来の液晶表示装置において、電源をオフした時には、内
部のロジック部を駆動する電源の端子電圧であるロジッ
ク電圧が、電源のコンデンサ容量と負荷電流に応じて低
下してゆき、ある電圧値以下になった時点で、パネルの
駆動回路が動作を停止する。この時点でパネルへ印加さ
れる電圧は不定であるが、いずれにしても各走査電極に
対しては、ＶY1〜ＶY4のいずれかの電圧が、そして各デ
ータ電極に対しては、ＶX1またはＶX2が連続して印加さ
れることとなる。この状態においては、各画素のＭＩＭ
素子がオフまたはオン状態で一定となるため、液晶層の
電圧はより絶対値が大となる方向に充電されてゆくか、
いったん動作時に充電された電圧が保持され続けるかの
どちらかの状態となる。
来の液晶表示装置において、電源をオフした時には、内
部のロジック部を駆動する電源の端子電圧であるロジッ
ク電圧が、電源のコンデンサ容量と負荷電流に応じて低
下してゆき、ある電圧値以下になった時点で、パネルの
駆動回路が動作を停止する。この時点でパネルへ印加さ
れる電圧は不定であるが、いずれにしても各走査電極に
対しては、ＶY1〜ＶY4のいずれかの電圧が、そして各デ
ータ電極に対しては、ＶX1またはＶX2が連続して印加さ
れることとなる。この状態においては、各画素のＭＩＭ
素子がオフまたはオン状態で一定となるため、液晶層の
電圧はより絶対値が大となる方向に充電されてゆくか、
いったん動作時に充電された電圧が保持され続けるかの
どちらかの状態となる。
【０００９】いずれにしても液晶およびＭＩＭ素子に直
流電圧が印加され続ける状態となり、周知のように、双
方にとって特性を劣化させる原因となる。また、この電
源オフ時に発生する直流電圧の印加は、走査ラインに沿
って黒いラインを発生したり、オフ直前の表示をそのま
ま残存させたりする等の不具合を生じるものであるほ
か、電源再投入時にフリッカを発生させるものでもある
ことが知られている。
流電圧が印加され続ける状態となり、周知のように、双
方にとって特性を劣化させる原因となる。また、この電
源オフ時に発生する直流電圧の印加は、走査ラインに沿
って黒いラインを発生したり、オフ直前の表示をそのま
ま残存させたりする等の不具合を生じるものであるほ
か、電源再投入時にフリッカを発生させるものでもある
ことが知られている。
【００１０】この発明は、このような背景の下になされ
たもので、電源オフ時の液晶及び能動素子の残留電荷を
最小に抑えることができる液晶表示装置を提供すること
を目的とする。
たもので、電源オフ時の液晶及び能動素子の残留電荷を
最小に抑えることができる液晶表示装置を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、走査線と信号線の交差部に
配置され、走査線駆動手段と信号線駆動手段によって印
加電圧が制御される複数の２端子系能動素子を用いたア
クティブマトリクス型の液晶表示装置において、前記液
晶表示装置の電源の遮断を検出する検出手段と、前記電
源の遮断を検出してから前記走査線駆動手段及び前記信
号線駆動手段を制御する論理回路の電源電圧を保持する
電源電圧保持手段と、前記検出手段が前記電源の遮断を
検出した時から、前記２端子系能動素子に掛かる前記印
加電圧を漸減し始める電圧制御手段と、前記検出手段が
前記電源の遮断を検出した時から、前記走査線駆動手段
に複数の走査線を同時に選択するように指示する選択指
示信号を発生する信号発生手段とを具備することを特徴
としている。
め、請求項１記載の発明は、走査線と信号線の交差部に
配置され、走査線駆動手段と信号線駆動手段によって印
加電圧が制御される複数の２端子系能動素子を用いたア
クティブマトリクス型の液晶表示装置において、前記液
晶表示装置の電源の遮断を検出する検出手段と、前記電
源の遮断を検出してから前記走査線駆動手段及び前記信
号線駆動手段を制御する論理回路の電源電圧を保持する
電源電圧保持手段と、前記検出手段が前記電源の遮断を
検出した時から、前記２端子系能動素子に掛かる前記印
加電圧を漸減し始める電圧制御手段と、前記検出手段が
前記電源の遮断を検出した時から、前記走査線駆動手段
に複数の走査線を同時に選択するように指示する選択指
示信号を発生する信号発生手段とを具備することを特徴
としている。
【００１２】
【００１３】上記構成によれば、電源の遮断が検出され
た時に、制御電圧を保持した状態で、２端子系能動素子
に掛かる電圧が漸減され始めるので、アクティブマトリ
クス型の液晶表示装置において能動素子に接続されてい
る液晶及び素子自体に電荷が充電されたままの状態で電
源が遮断してしまうことがなくなる。また、複数の走査
線を同時に選択することによって、短時間で液晶に充電
されていた電荷を放電することが可能となる。
た時に、制御電圧を保持した状態で、２端子系能動素子
に掛かる電圧が漸減され始めるので、アクティブマトリ
クス型の液晶表示装置において能動素子に接続されてい
る液晶及び素子自体に電荷が充電されたままの状態で電
源が遮断してしまうことがなくなる。また、複数の走査
線を同時に選択することによって、短時間で液晶に充電
されていた電荷を放電することが可能となる。
【００１４】
【発明の実施の形態】以下、図面を参照して、この発明
の一実施形態について説明する。図１はこの発明の一実
施形態である液晶表示装置を示すブロック図である。こ
の図において１はＤＣ／ＤＣコンバータであり、電源ス
イッチ２を介して、商用電源を利用した直流電源、バッ
テリ等によって構成されている直流電源ＶBから供給さ
れた直流電圧を、液晶駆動電圧ＶY2aおよびＶY4aならび
にロジック電圧ＶDDに変換して出力する。なお、ロジッ
ク電圧ＶDDは、ここで説明するようにするのではなく、
外部の装置から供給されるようにしてもよい。３は電源
オフ検出部であり、ロジック電圧ＶDDが低下したことを
検出すると制御信号ＯＦＦをＨｉｇｈレベルにする。４
は液晶駆動電源コントロール部であり、制御信号ＯＦＦ
がＨｉｇｈレベルになったときに、液晶駆動電圧ＶY2a
およびＶY4aを徐々に低下させながら、液晶駆動電圧Ｖ
Y2およびＶY4として出力する。
の一実施形態について説明する。図１はこの発明の一実
施形態である液晶表示装置を示すブロック図である。こ
の図において１はＤＣ／ＤＣコンバータであり、電源ス
イッチ２を介して、商用電源を利用した直流電源、バッ
テリ等によって構成されている直流電源ＶBから供給さ
れた直流電圧を、液晶駆動電圧ＶY2aおよびＶY4aならび
にロジック電圧ＶDDに変換して出力する。なお、ロジッ
ク電圧ＶDDは、ここで説明するようにするのではなく、
外部の装置から供給されるようにしてもよい。３は電源
オフ検出部であり、ロジック電圧ＶDDが低下したことを
検出すると制御信号ＯＦＦをＨｉｇｈレベルにする。４
は液晶駆動電源コントロール部であり、制御信号ＯＦＦ
がＨｉｇｈレベルになったときに、液晶駆動電圧ＶY2a
およびＶY4aを徐々に低下させながら、液晶駆動電圧Ｖ
Y2およびＶY4として出力する。
【００１５】５はパネルであり、本実施形態では図９及
び図１０を参照して説明したものと同様のＭＩＭ素子を
能動素子と液晶から成る画素を、マトリクス状に配置し
た、アクティブ・マトリクス型液晶パネルを使用してい
る。６は走査線駆動回路であり、液晶駆動電圧ＶY1、Ｖ
Y2、ＶY3及びＶY4を用いて、パネル５が有する複数の走
査線に接続された複数の走査電極に所定の電圧波形を印
加する。７はデータ線駆動回路であり、液晶駆動電圧Ｖ
X1及びＶX2（この場合ロジック電圧ＶDDと接地電位ＧＮ
Ｄ）を用いて、パネル５が有する複数のデータ線に接続
された複数のデータ電極に所定の電圧波形を印加する。
び図１０を参照して説明したものと同様のＭＩＭ素子を
能動素子と液晶から成る画素を、マトリクス状に配置し
た、アクティブ・マトリクス型液晶パネルを使用してい
る。６は走査線駆動回路であり、液晶駆動電圧ＶY1、Ｖ
Y2、ＶY3及びＶY4を用いて、パネル５が有する複数の走
査線に接続された複数の走査電極に所定の電圧波形を印
加する。７はデータ線駆動回路であり、液晶駆動電圧Ｖ
X1及びＶX2（この場合ロジック電圧ＶDDと接地電位ＧＮ
Ｄ）を用いて、パネル５が有する複数のデータ線に接続
された複数のデータ電極に所定の電圧波形を印加する。
【００１６】８はロジックコントロール部であり、ロジ
ック電圧ＶDDを電源電圧として動作する複数の論理回路
から構成されていて、外部から供給される映像信号等に
基づいて走査線駆動回路６及びデータ線駆動回路７を制
御する。９はコンデンサであり、通常時にはロジック電
圧ＶDDを安定化するために、また電源スイッチ２がオフ
した時にはロジック電圧ＶDDを所定時間保持するために
用いられる。
ック電圧ＶDDを電源電圧として動作する複数の論理回路
から構成されていて、外部から供給される映像信号等に
基づいて走査線駆動回路６及びデータ線駆動回路７を制
御する。９はコンデンサであり、通常時にはロジック電
圧ＶDDを安定化するために、また電源スイッチ２がオフ
した時にはロジック電圧ＶDDを所定時間保持するために
用いられる。
【００１７】以上の構成によって、図１に示す液晶表示
装置では、電源スイッチ２がオンしている通常時には、
映像信号に基づいてロジックコントロール部８が走査線
駆動回路６とデータ線駆動回路７を制御し、パネル５に
設けられた各液晶画素の駆動電圧ＶDを制御する（図１
０参照）。図２はｎラインも上（ｎは自然数）のある液
晶画素とｎ＋１ライン上にある液晶画素に印加される駆
動電圧ＶD ノ波形を示すタイミングチャートである。各画
素には走査線とデータ線の各印加電圧の差の電圧が印加
されるので、この場合、ＶDD−ＶY4とーＶY2（＝０−Ｖ
Y2）が印加されることになる。また、パルス幅制御によ
ってＴonの長さを制御することで、液晶電圧ＶLCの電圧
値が制御される（図中点線で示す曲線）。また、１フレ
ームごとに波形を反転して交流化を行うとともに、１選
択期間中においても印加電圧の極性を反転させている。
装置では、電源スイッチ２がオンしている通常時には、
映像信号に基づいてロジックコントロール部８が走査線
駆動回路６とデータ線駆動回路７を制御し、パネル５に
設けられた各液晶画素の駆動電圧ＶDを制御する（図１
０参照）。図２はｎラインも上（ｎは自然数）のある液
晶画素とｎ＋１ライン上にある液晶画素に印加される駆
動電圧ＶD ノ波形を示すタイミングチャートである。各画
素には走査線とデータ線の各印加電圧の差の電圧が印加
されるので、この場合、ＶDD−ＶY4とーＶY2（＝０−Ｖ
Y2）が印加されることになる。また、パルス幅制御によ
ってＴonの長さを制御することで、液晶電圧ＶLCの電圧
値が制御される（図中点線で示す曲線）。また、１フレ
ームごとに波形を反転して交流化を行うとともに、１選
択期間中においても印加電圧の極性を反転させている。
【００１８】一方、電源スイッチ２がオフした時には、
電源オフ検出部３でそれを検出し、ロジック電圧ＶDDが
保持されている間に液晶駆動電源コントロール部４で液
晶駆動電圧ＶY2とＶY4をパネル５に固有な最適なカーブ
に沿って降下させて、液晶層の電圧ＶLCを徐々に放電し
て行く。そして、各駆動回路６、７が動作を停止するま
での間に、液晶層の電圧ＶLCを問題のない電圧まで降下
させる。図３は電源オフ時における１画素の駆動電圧Ｖ
Dと液晶電圧ＶLCの波形を示すタイミングチャートであ
る。なお、この場合には、電源オフ時には通常の駆動方
法に代えて、すべての走査線が選択される駆動方法を採
用している。この方法では、電源をオフした時から、パ
ネル５の駆動回路６、７が動作を停止するまでの時間、
すなわち、すべての液晶層の電圧を十分に降下させるの
に要する時間を短縮することができる。そして、ロジッ
クコントロール部８が動作を停止したところで駆動電圧
ＶDの波形の変化が停止する。電源がオフしてからロジ
ックコントロール部８が動作を停止するまでの時間は、
コンデンサ９の容量を適切に設定することで調整するこ
とができ、液晶の電圧ＶLCが所定値まで降下するのに必
要な時間より十分長くなるようにしている。なお、電源
オフ時の駆動方法としては、必ずしも走査線が全選択さ
れるものを用いる必要はなく、通常時と同様の駆動方法
で駆動しながら液晶の電圧を降下させてもよい。
電源オフ検出部３でそれを検出し、ロジック電圧ＶDDが
保持されている間に液晶駆動電源コントロール部４で液
晶駆動電圧ＶY2とＶY4をパネル５に固有な最適なカーブ
に沿って降下させて、液晶層の電圧ＶLCを徐々に放電し
て行く。そして、各駆動回路６、７が動作を停止するま
での間に、液晶層の電圧ＶLCを問題のない電圧まで降下
させる。図３は電源オフ時における１画素の駆動電圧Ｖ
Dと液晶電圧ＶLCの波形を示すタイミングチャートであ
る。なお、この場合には、電源オフ時には通常の駆動方
法に代えて、すべての走査線が選択される駆動方法を採
用している。この方法では、電源をオフした時から、パ
ネル５の駆動回路６、７が動作を停止するまでの時間、
すなわち、すべての液晶層の電圧を十分に降下させるの
に要する時間を短縮することができる。そして、ロジッ
クコントロール部８が動作を停止したところで駆動電圧
ＶDの波形の変化が停止する。電源がオフしてからロジ
ックコントロール部８が動作を停止するまでの時間は、
コンデンサ９の容量を適切に設定することで調整するこ
とができ、液晶の電圧ＶLCが所定値まで降下するのに必
要な時間より十分長くなるようにしている。なお、電源
オフ時の駆動方法としては、必ずしも走査線が全選択さ
れるものを用いる必要はなく、通常時と同様の駆動方法
で駆動しながら液晶の電圧を降下させてもよい。
【００１９】以下、図１に示す各部の構成及び動作につ
いて詳細に説明する。図４は電源オフ検出部３の内部構
成を示す回路図である。図４において４１はＰＮＰトラ
ンジスタ、４２はコンデンサ、４３はロジック電圧ＶDD
でコンデンサ４２を充電するダイオード、４４、４５は
トランジスタ４１のコレクタ及びベースに接続されてい
る抵抗である。制御信号ＯＦＦは、トランジスタ４１の
コレクタから取り出している。この構成で、ロジック電
圧ＶDDが定常状態よりも約０．７Ｖ低下すると、制御信
号ＯＦＦがＨｉｇｈレベルになり、電源のオフが検出さ
れる。なお、電源オフ検出部３としては、この図に示す
ものに代えて、汎用の電圧検出ＩＣ等を利用してもよ
い。また、バッテリを備えた機器においては、電源オン
／オフの指示用に別途スイッチを設け、そのスイッチが
操作された場合に各部の電源を所定のシーケンスに従っ
てオフするように制御することができる。つまり、ロジ
ック電圧ＶDDの低下を検出することでＯＦＦ信号を発生
させるのではなく、電源オフを指示するスイッチ操作を
検出した時にＯＦＦ信号を発生させ、駆動電圧を漸減さ
せ始めてた後、一定時間後にロジック電圧ＶDDをオフす
るようにすることが可能である。
いて詳細に説明する。図４は電源オフ検出部３の内部構
成を示す回路図である。図４において４１はＰＮＰトラ
ンジスタ、４２はコンデンサ、４３はロジック電圧ＶDD
でコンデンサ４２を充電するダイオード、４４、４５は
トランジスタ４１のコレクタ及びベースに接続されてい
る抵抗である。制御信号ＯＦＦは、トランジスタ４１の
コレクタから取り出している。この構成で、ロジック電
圧ＶDDが定常状態よりも約０．７Ｖ低下すると、制御信
号ＯＦＦがＨｉｇｈレベルになり、電源のオフが検出さ
れる。なお、電源オフ検出部３としては、この図に示す
ものに代えて、汎用の電圧検出ＩＣ等を利用してもよ
い。また、バッテリを備えた機器においては、電源オン
／オフの指示用に別途スイッチを設け、そのスイッチが
操作された場合に各部の電源を所定のシーケンスに従っ
てオフするように制御することができる。つまり、ロジ
ック電圧ＶDDの低下を検出することでＯＦＦ信号を発生
させるのではなく、電源オフを指示するスイッチ操作を
検出した時にＯＦＦ信号を発生させ、駆動電圧を漸減さ
せ始めてた後、一定時間後にロジック電圧ＶDDをオフす
るようにすることが可能である。
【００２０】図５は液晶駆動電源コントロール部４の構
成を示す回路図である。図５においいて、５１、５２は
ＰＮＰトランジスタ、５３、５４はＮＰＮトランジス
タ、５５はインバータ、５６〜５９及びＲ２、Ｒ４は抵
抗、Ｃ２、Ｃ４はコンデンサである。この構成では、制
御信号ＯＦＦがＨｉｇｈレベルになったとき、４個のト
ランジスタ５１〜５４がオフして、ＶY2及びＶY4への電
圧の供給がオフされる。それ以後、電圧ＶY2及びＶ
Y4は、コンデンサＣ２と抵抗Ｒ２及びコンデンサＣ４と
抵抗Ｒ４並びに各電圧が掛かる負荷の大きさに応じて低
下して行く。したがって、ＶDD−ＧＮＤ間にあるコンデ
ンサＣ１（図１参照）をある値以上に設定し、コンデン
サＣ２と抵抗Ｒ２、コンデンサＣ４と抵抗Ｒ４による時
定数を最適化することにより、液晶駆動電圧を所定のカ
ーブに沿って降下させることが可能となる。なお、ＶY2
及びＶY4への電圧の供給のオフは、図５に示すようにト
ランジスタ等のスイッチング手段によってオフするので
はなく、ＤＣ−ＤＣコンバータ１の動作を停止すること
によってオフするようにすることもできる。
成を示す回路図である。図５においいて、５１、５２は
ＰＮＰトランジスタ、５３、５４はＮＰＮトランジス
タ、５５はインバータ、５６〜５９及びＲ２、Ｒ４は抵
抗、Ｃ２、Ｃ４はコンデンサである。この構成では、制
御信号ＯＦＦがＨｉｇｈレベルになったとき、４個のト
ランジスタ５１〜５４がオフして、ＶY2及びＶY4への電
圧の供給がオフされる。それ以後、電圧ＶY2及びＶ
Y4は、コンデンサＣ２と抵抗Ｒ２及びコンデンサＣ４と
抵抗Ｒ４並びに各電圧が掛かる負荷の大きさに応じて低
下して行く。したがって、ＶDD−ＧＮＤ間にあるコンデ
ンサＣ１（図１参照）をある値以上に設定し、コンデン
サＣ２と抵抗Ｒ２、コンデンサＣ４と抵抗Ｒ４による時
定数を最適化することにより、液晶駆動電圧を所定のカ
ーブに沿って降下させることが可能となる。なお、ＶY2
及びＶY4への電圧の供給のオフは、図５に示すようにト
ランジスタ等のスイッチング手段によってオフするので
はなく、ＤＣ−ＤＣコンバータ１の動作を停止すること
によってオフするようにすることもできる。
【００２１】なお、図５に示す回路では、抵抗Ｒ２及び
Ｒ４に常に電圧ＶY2、ＶY4が印加されているが、抵抗Ｒ
２及びＲ４に直列にトランジスタを１個ずつ挿入し、通
常時にはオフさせておき、ＯＦＦ信号がＨｉｇｈレベル
となったときにのみ、それらのトランジスタｗｐオンす
るようにして、通常時の消費電力を減少させることも可
能である。
Ｒ４に常に電圧ＶY2、ＶY4が印加されているが、抵抗Ｒ
２及びＲ４に直列にトランジスタを１個ずつ挿入し、通
常時にはオフさせておき、ＯＦＦ信号がＨｉｇｈレベル
となったときにのみ、それらのトランジスタｗｐオンす
るようにして、通常時の消費電力を減少させることも可
能である。
【００２２】図６は、液晶駆動電源コントロール部４の
他の構成例を示す回路図であり、図５に示すものと同様
の作用をなす素子には同一の符号を付けている。図６に
示す回路は、電源オフ時にＤＣ／ＤＣコンバータ１の動
作を停止する場合に用いるものである。また、トランジ
スタ６１と６２は、上述した、通常時に抵抗Ｒ２とＲ４
で消費される電力を低減するためのものである。
他の構成例を示す回路図であり、図５に示すものと同様
の作用をなす素子には同一の符号を付けている。図６に
示す回路は、電源オフ時にＤＣ／ＤＣコンバータ１の動
作を停止する場合に用いるものである。また、トランジ
スタ６１と６２は、上述した、通常時に抵抗Ｒ２とＲ４
で消費される電力を低減するためのものである。
【００２３】次に、図７を参照して、電源オフ時に走査
線をすべて選択するための構成について説明する。図７
において、（ａ）は、走査線駆動回路６へロジックコン
トロール部８から供給される制御信号（シフトパルス、
ＤＹ、ＳＥＬ）のタイミングチャートを示したものであ
り、（ｂ）及び（ｃ）は、（ａ）に示す制御信号に基づ
いて走査線駆動回路６が内部に備えるシフトレジスタに
格納される論理値を表したものである。（ｂ）及び
（ｃ）に示すシフトレジスタは、走査電極と同数のレジ
スタを直列に接続したものであり、各レジスタの出力
は、各走査信号ＣＯＭ１，ＣＯＭ２，…，ＣＯＭ２４０
となる。ただし、この場合には、パネル５の走査線の数
は２４０本としている。
線をすべて選択するための構成について説明する。図７
において、（ａ）は、走査線駆動回路６へロジックコン
トロール部８から供給される制御信号（シフトパルス、
ＤＹ、ＳＥＬ）のタイミングチャートを示したものであ
り、（ｂ）及び（ｃ）は、（ａ）に示す制御信号に基づ
いて走査線駆動回路６が内部に備えるシフトレジスタに
格納される論理値を表したものである。（ｂ）及び
（ｃ）に示すシフトレジスタは、走査電極と同数のレジ
スタを直列に接続したものであり、各レジスタの出力
は、各走査信号ＣＯＭ１，ＣＯＭ２，…，ＣＯＭ２４０
となる。ただし、この場合には、パネル５の走査線の数
は２４０本としている。
【００２４】走査線駆動回路６は、制御信号ＤＹによっ
て入力したレベルをシフトパルスに応じて内部のシフト
レジスタ上でシフトして行き、極性信号ＦＲ（図１１参
照）とシフトレジスタのレベルによって各走査電極に印
加する出力レベルをＶy1〜Ｖy4（同図参照）のいずれか
に設定する動作をする。通常駆動時には、いずれか１本
の走査線のみが選択されるように走査電極に電圧が印加
される。図７（ｂ）は（ａ）に示す時刻ｔ1におけるシ
フトレジスタの状態を示すものであり、これは通常時の
状態を示すものである。一方、図７（ｃ）は、時刻ｔ2
において電源オフが検出され、それから１フレーム期間
が経過した時のシフトレジスタの状態を示すものであ
る。この場合、すべてのレジスタにＨｉｇｈレベルが格
納されている。これは、ロジックコントロール部８にお
いて、ＯＦＦ信号がＨｉｇｈレベルになったことを検出
した後に、信号ＤＹをＨｉｇｈレベルに固定したことに
よってなされたものである。シフトレジスタのすべての
レジスタがＨｉｇｈレベルになると、全走査線が選択さ
れた状態となり、シフトパルスごとにＶy2とＶy4の電圧
を交互に全走査線に印加することになる（図３参照）。
走査線がすべて選択された場合、図５または図６に示し
たコンデンサＣ２またはＣ４に対する負荷がより大きく
なるので、全選択をしない場合よりもすみやかに液晶層
の電圧を降下させることが可能となる。
て入力したレベルをシフトパルスに応じて内部のシフト
レジスタ上でシフトして行き、極性信号ＦＲ（図１１参
照）とシフトレジスタのレベルによって各走査電極に印
加する出力レベルをＶy1〜Ｖy4（同図参照）のいずれか
に設定する動作をする。通常駆動時には、いずれか１本
の走査線のみが選択されるように走査電極に電圧が印加
される。図７（ｂ）は（ａ）に示す時刻ｔ1におけるシ
フトレジスタの状態を示すものであり、これは通常時の
状態を示すものである。一方、図７（ｃ）は、時刻ｔ2
において電源オフが検出され、それから１フレーム期間
が経過した時のシフトレジスタの状態を示すものであ
る。この場合、すべてのレジスタにＨｉｇｈレベルが格
納されている。これは、ロジックコントロール部８にお
いて、ＯＦＦ信号がＨｉｇｈレベルになったことを検出
した後に、信号ＤＹをＨｉｇｈレベルに固定したことに
よってなされたものである。シフトレジスタのすべての
レジスタがＨｉｇｈレベルになると、全走査線が選択さ
れた状態となり、シフトパルスごとにＶy2とＶy4の電圧
を交互に全走査線に印加することになる（図３参照）。
走査線がすべて選択された場合、図５または図６に示し
たコンデンサＣ２またはＣ４に対する負荷がより大きく
なるので、全選択をしない場合よりもすみやかに液晶層
の電圧を降下させることが可能となる。
【００２５】このように図７に示す構成では、電源オフ
時に信号ＤＹを固定とすることのみで、走査線の全選択
を実現しているので、既存の走査線駆動回路をそのまま
使用することができるという利点がある。なお、図７に
示した例では、シフトパルスの周波数を通常時と電源オ
フ時で変化させていないが、電源オフ時にのみシフトパ
ルスの周波数を高くするように動作させることも可能で
ある。この場合には、ロジックコントロール部８に何ら
か回路変更が必要となるが、シフトパルスの周波数を高
くすることで全選択するまで要する時間を短縮すること
が可能となる。
時に信号ＤＹを固定とすることのみで、走査線の全選択
を実現しているので、既存の走査線駆動回路をそのまま
使用することができるという利点がある。なお、図７に
示した例では、シフトパルスの周波数を通常時と電源オ
フ時で変化させていないが、電源オフ時にのみシフトパ
ルスの周波数を高くするように動作させることも可能で
ある。この場合には、ロジックコントロール部８に何ら
か回路変更が必要となるが、シフトパルスの周波数を高
くすることで全選択するまで要する時間を短縮すること
が可能となる。
【００２６】図８は、全走査線を選択するための他の構
成を示すものブロック図である。この図に示す構成で
は、シフトレジスタの各出力を、各々に対応して新たに
設けられた２入力論理和ゲートに入力する。各論理和ゲ
ートの他方の入力端子にはすべて新たに設けられた信号
ＳＥＬが入力されている。そして、各走査信号ＣＯＭ１
〜ＣＯＭ２４０は、各論理和ゲートの出力として得られ
る。この構成では、電源オフ時に、信号ＳＥＬをＨｉｇ
ｈレベルにすることで、瞬時にすべての走査線を選択す
ることが可能となる。したがって、図７に示す例に比べ
ると、より早く液晶層の電圧を低下することが可能とな
る。
成を示すものブロック図である。この図に示す構成で
は、シフトレジスタの各出力を、各々に対応して新たに
設けられた２入力論理和ゲートに入力する。各論理和ゲ
ートの他方の入力端子にはすべて新たに設けられた信号
ＳＥＬが入力されている。そして、各走査信号ＣＯＭ１
〜ＣＯＭ２４０は、各論理和ゲートの出力として得られ
る。この構成では、電源オフ時に、信号ＳＥＬをＨｉｇ
ｈレベルにすることで、瞬時にすべての走査線を選択す
ることが可能となる。したがって、図７に示す例に比べ
ると、より早く液晶層の電圧を低下することが可能とな
る。
【００２７】なお、以上の実施形態の説明は、ＭＩＭ素
子を用いる液晶表示装置を代表例として述べたものであ
るが、他の２端子系アクティブ素子についても本発明を
応用することが可能である。また、通称「揺さぶり電
源」にも応用可能である。
子を用いる液晶表示装置を代表例として述べたものであ
るが、他の２端子系アクティブ素子についても本発明を
応用することが可能である。また、通称「揺さぶり電
源」にも応用可能である。
【００２８】
【実施例】図１に示すような構成を用い、実験によって
確認した結果では、走査線を全選択しない場合に、９６
０×２４０ドット、約５インチのＭＩＭを使った液晶表
示装置において、フレーム周期６０Ｈｚのときに、Ｃ１
＝４７０μＦ、Ｃ２＝Ｃ４＝１０μＦ、Ｒ２＝Ｒ４＝
４．７ｋΩとし、オフ検出時からパネルの駆動回路が動
作を停止するまでの間の時間を７０ｍｓ、ＶY2、ＶY4に
ついてはパネルの駆動回路の動作停止時にそれぞれＶDD
＋３Ｖ、ＧＮＤ−３Ｖとなるようなカーブに沿って降下
させたときに、各回路が所望のシーケンスで動作し、液
晶層の電荷も十分放電させることができた。
確認した結果では、走査線を全選択しない場合に、９６
０×２４０ドット、約５インチのＭＩＭを使った液晶表
示装置において、フレーム周期６０Ｈｚのときに、Ｃ１
＝４７０μＦ、Ｃ２＝Ｃ４＝１０μＦ、Ｒ２＝Ｒ４＝
４．７ｋΩとし、オフ検出時からパネルの駆動回路が動
作を停止するまでの間の時間を７０ｍｓ、ＶY2、ＶY4に
ついてはパネルの駆動回路の動作停止時にそれぞれＶDD
＋３Ｖ、ＧＮＤ−３Ｖとなるようなカーブに沿って降下
させたときに、各回路が所望のシーケンスで動作し、液
晶層の電荷も十分放電させることができた。
【００２９】また、走査線を全選択した場合には、シフ
トクロックの周波数を変化させなかったとき、９６０×
２４０ドット、約５インチのＭＩＭを使った液晶表示装
置において、フレーム周期６０Ｈｚのときに、Ｃ１＝２
２０μＦ、Ｃ２＝Ｃ４＝３．３μＦ、Ｒ２＝Ｒ４＝４．
７ｋΩとし、オフ検出時からパネルの駆動回路が動作を
停止するまでの間の時間を３０ｍｓ、ＶY2、ＶY4につい
てはパネルの駆動回路の動作停止時にそれぞれＶDD＋３
Ｖ、ＧＮＤ−３Ｖとなるようなカーブに沿って降下させ
たときに、短時間の動作にて全選択しない場合と同様の
良好な結果を得ることができた。
トクロックの周波数を変化させなかったとき、９６０×
２４０ドット、約５インチのＭＩＭを使った液晶表示装
置において、フレーム周期６０Ｈｚのときに、Ｃ１＝２
２０μＦ、Ｃ２＝Ｃ４＝３．３μＦ、Ｒ２＝Ｒ４＝４．
７ｋΩとし、オフ検出時からパネルの駆動回路が動作を
停止するまでの間の時間を３０ｍｓ、ＶY2、ＶY4につい
てはパネルの駆動回路の動作停止時にそれぞれＶDD＋３
Ｖ、ＧＮＤ−３Ｖとなるようなカーブに沿って降下させ
たときに、短時間の動作にて全選択しない場合と同様の
良好な結果を得ることができた。
【００３０】さらに、電源オフ時に、ロジックコントロ
ール部８から走査線駆動回路６へ通常時の２倍の周波数
のシフトパルスを入力したときには、Ｃ１＝１００μ
Ｆ、Ｃ２＝Ｃ４＝１．０μＦ、Ｒ２＝Ｒ４＝４．７ｋΩ
の値で、通常の周波数のシフトパルスを入力する場合と
同様の結果を得ることができた。
ール部８から走査線駆動回路６へ通常時の２倍の周波数
のシフトパルスを入力したときには、Ｃ１＝１００μ
Ｆ、Ｃ２＝Ｃ４＝１．０μＦ、Ｒ２＝Ｒ４＝４．７ｋΩ
の値で、通常の周波数のシフトパルスを入力する場合と
同様の結果を得ることができた。
【００３１】
【発明の効果】以上説明したように、この発明によれ
ば、電源の遮断が検出された時に制御電圧を保持した状
態で２端子系能動素子に掛かる電圧が漸減され始めるの
で、アクティブマトリクス型の液晶表示装置において能
動素子に接続されている液晶及び素子自体に電荷が充電
されたままの状態で電源が遮断してしまうことがなくな
る。また、複数の走査線を同時に選択することによっ
て、短時間で液晶に充電されていた電荷を放電すること
が可能となる。したがって、この発明によれば、電源オ
フ時の素子及び液晶の残留電荷を最小に抑えることが
で、素子劣化や電源再投入時のフリッカを抑えることが
できるという効果がある。
ば、電源の遮断が検出された時に制御電圧を保持した状
態で２端子系能動素子に掛かる電圧が漸減され始めるの
で、アクティブマトリクス型の液晶表示装置において能
動素子に接続されている液晶及び素子自体に電荷が充電
されたままの状態で電源が遮断してしまうことがなくな
る。また、複数の走査線を同時に選択することによっ
て、短時間で液晶に充電されていた電荷を放電すること
が可能となる。したがって、この発明によれば、電源オ
フ時の素子及び液晶の残留電荷を最小に抑えることが
で、素子劣化や電源再投入時のフリッカを抑えることが
できるという効果がある。
【図１】この発明の一実施形態による液晶表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示す液晶表示装置における駆動電圧の通
常時の波形を示すタイミングチャートである。
常時の波形を示すタイミングチャートである。
【図３】図１に示す液晶表示装置における駆動電圧の電
源オフ時の波形を示すタイミングチャートである。
源オフ時の波形を示すタイミングチャートである。
【図４】図１に示す電源オフ検出部３の構成例を示す回
路図である。
路図である。
【図５】図１に示す液晶駆動電源コントロール部４の構
成例を示す回路図である。
成例を示す回路図である。
【図６】図１に示す液晶駆動電源コントロール部４の他
の構成例を示す回路図である。
の構成例を示す回路図である。
【図７】図１に示す走査線駆動回路６の内部のシフトレ
ジスタの動作を説明するためのタイミングチャート
（ａ）、通常時のシフトレジスタの状態（ｂ）及び電源
オフ時のシフトレジスタの状態（ｃ）を示す図である。
ジスタの動作を説明するためのタイミングチャート
（ａ）、通常時のシフトレジスタの状態（ｂ）及び電源
オフ時のシフトレジスタの状態（ｃ）を示す図である。
【図８】図７に示すシフトレジスタの変形例を示すブロ
ック図である。
ック図である。
【図９】ＭＩＭ素子の電流−電圧特性を示す図である。
【図１０】ＭＩＭ素子及び液晶層からなる１画素の等価
回路図である。
回路図である。
【図１１】従来の液晶表示装置の動作波形を示すタイミ
ングチャートである。
ングチャートである。
【図１２】従来の液晶表示装置の動作波形の実測波形を
示す図である。
示す図である。
３ 電源オフ検出部
４ 液晶駆動電源コントロール部
５ パネル
６ 走査線駆動回路
７ データ線駆動回路
８ ロジックコントロール部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/133 550
G09G 3/36
Claims (1)
- 【請求項１】 走査線と信号線の交差部に配置され、走
査線駆動手段と信号線駆動手段によって印加電圧が制御
される複数の２端子系能動素子を用いたアクティブマト
リクス型の液晶表示装置において、前記液晶表示装置の電源の遮断を検出する検出手段と、 前記電源の遮断を検出してから前記走査線駆動手段及び
前記信号線駆動手段を制御する論理回路の電源電圧を保
持する電源電圧保持手段と、 前記検出手段が前記電源の遮断を検出した時から、前記
２端子系能動素子に掛かる前記印加電圧を漸減し始める
電圧制御手段と、 前記検出手段が前記電源の遮断を検出した時から、前記
走査線駆動手段に複数の走査線を同時に選択するように
指示する選択指示信号を発生する信号発生手段と を具備
することを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7787496A JP3454003B2 (ja) | 1996-03-29 | 1996-03-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7787496A JP3454003B2 (ja) | 1996-03-29 | 1996-03-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09269476A JPH09269476A (ja) | 1997-10-14 |
| JP3454003B2 true JP3454003B2 (ja) | 2003-10-06 |
Family
ID=13646214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7787496A Expired - Fee Related JP3454003B2 (ja) | 1996-03-29 | 1996-03-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454003B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812911B2 (en) * | 2000-12-04 | 2004-11-02 | Hitachi, Ltd. | Liquid crystal display device |
| JP2002333872A (ja) * | 2001-03-07 | 2002-11-22 | Ricoh Co Ltd | Ｌｃｄ電源制御方法とその制御回路及びこの制御回路を有する画像形成装置 |
| JP2004287163A (ja) | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | 表示システム、データドライバ及び表示駆動方法 |
| JP4608864B2 (ja) * | 2003-09-29 | 2011-01-12 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路および電子機器 |
| TWI230371B (en) | 2003-10-09 | 2005-04-01 | Toppoly Optoelectronics Corp | Circuit for clearing after image |
| JP4501480B2 (ja) | 2004-03-19 | 2010-07-14 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器 |
| US7679595B2 (en) | 2004-07-30 | 2010-03-16 | Tpo Displays Corp. | Image sticking prevention circuit for display device |
| JP4089908B2 (ja) * | 2004-09-08 | 2008-05-28 | 京セラミタ株式会社 | 液晶表示装置及び画像形成装置 |
| KR101480313B1 (ko) * | 2006-12-29 | 2015-01-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP6161368B2 (ja) * | 2013-04-01 | 2017-07-12 | シナプティクス・ジャパン合同会社 | 携帯端末及び表示パネルドライバ |
| JP2015036772A (ja) * | 2013-08-14 | 2015-02-23 | セイコーエプソン株式会社 | 電気光学パネルの駆動制御装置、電気光学装置、撮像装置、および電気光学パネルの駆動制御方法 |
| JP6420056B2 (ja) * | 2014-04-24 | 2018-11-07 | シナプティクス・ジャパン合同会社 | 携帯端末及び表示パネルドライバ |
| CN110929645B (zh) * | 2019-11-22 | 2023-07-28 | 北京集创北方科技股份有限公司 | 信号采集装置、采集方法、显示装置及电子设备 |
-
1996
- 1996-03-29 JP JP7787496A patent/JP3454003B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09269476A (ja) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100536871B1 (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
| KR100272723B1 (ko) | 평면표시장치 | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| JP3454003B2 (ja) | 液晶表示装置 | |
| US7277103B2 (en) | Image display device, image display method, and image display program | |
| KR100495934B1 (ko) | 표시구동장치 및 그 구동제어방법 | |
| JP3281290B2 (ja) | 電圧作成回路およびこれを備えた液晶表示装置 | |
| KR100959780B1 (ko) | 액정 표시 장치와, 이의 구동 장치 및 방법 | |
| JP3318666B2 (ja) | 液晶表示装置 | |
| KR101005436B1 (ko) | 불필요한 스위칭을 제거하여 흑백 엘씨디 디스플레이 드라이버 집적회로들에서의 전력 절감 | |
| JP4353711B2 (ja) | 液晶表示装置の共通電極駆動回路 | |
| KR101117983B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| KR101232174B1 (ko) | 액정 표시장치의 잔상 제거장치와 그의 구동방법 | |
| JP4674985B2 (ja) | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 | |
| JP2001005421A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
| KR100848961B1 (ko) | 액정표시모듈의 구동 방법 및 장치 | |
| KR20000010461A (ko) | 공통전극의 단계적 충전 및 방전을 이용한 액정표시장치 및 그구동방법 | |
| JPH1010497A (ja) | マトリクス型表示装置の駆動回路 | |
| KR101097585B1 (ko) | 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치 | |
| JP2006502454A (ja) | 容量分圧器を用いるｌｃｄドライバ | |
| JP2007279198A (ja) | 電気光学装置および電子機器 | |
| JP2938674B2 (ja) | 液晶表示素子の駆動装置 | |
| JPH07244469A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003114649A (ja) | 表示装置およびその駆動方法 | |
| JPH05333821A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |