JP7367434B2 - 電子機器、電子機器の制御方法および電子機器の制御プログラム - Google Patents

Description

本発明は、電子機器、電子機器の制御方法および電子機器の制御プログラムに関する。

ＣＰＵ（Central Processing Unit）が実行するプログラムにより動作する電気機器の性能は、動作周波数（クロック信号の周波数）が高いほど高くなる場合が多い。例えば、この種の電子機器に搭載されるメモリのアクセス速度は、メモリを動作させる動作周波数が高いほど高くなる。

一方、メモリが動作可能な最高動作周波数は、メモリの電気的特性の個体差や、メモリが搭載される電子機器の温度、電源電圧等の動作環境によりばらつく。そして、各メモリは、メモリ毎にばらつく最高動作周波数を超えてアクセスされた場合、正常に動作しない。

そこで、ＣＰＵにより一定時間毎にメモリにデータを読み書きし、正しく読み書きできた場合に動作周波数を上げ、正しく読み書きできなかった場合に動作周波数を下げることで、最適な動作周波数を決定する技術が開示されている（特許文献１）。

しかしながら、上記技術では、メモリが故障により正常にアクセスできない場合にも、動作周波数が順次下げられてしまう。また、メモリが動作するかどうかを判断するためのメモリに対する読み書きは、電子機器の本来のシステム動作に不要な動作であるため、電子機器の性能を低下させてしまう。さらに、メモリの故障を検出できず、メモリの故障を電子機器の外部に通知することができない。この場合、例えば、故障したメモリの交換等のメンテナンスを迅速に行うことができない。

開示の技術は、上記の課題に鑑みてなされたものであり、電子機器の本来のシステム動作に影響を与えることなく、メモリの異常を判断して電子機器の外部に通知することを目的とする。

上記技術的課題を解決するため、本発明の一形態の電子機器は、プロセッサと、前記プロセッサが実行する命令を保持するメモリと、を有する電子機器であって、前記電子機器にシステムエラーが発生した場合、前記プロセッサが実行した命令と、前記プロセッサが命令の実行に使用したレジスタの内容とに基づいて、前記プロセッサによる前記メモリのアクセスに異常が発生したかどうかを判断する異常判断部と、前記アクセスの異常が判断された場合、前記メモリの動作周波数を低減する動作周波数制御部と、低減された前記動作周波数で前記メモリの第１メモリテストを実施するメモリテスト部と、前記第１メモリテストが失敗した場合、前記メモリの異常を示すメモリ異常情報を前記電子機器の外部に通知し、前記第１メモリテストが成功した場合、前記動作周波数の低減を示す周波数低減情報を前記電子機器の外部に通知する通知部と、を有する。

電子機器の本来のシステム動作に影響を与えることなく、メモリの異常を判断して電子機器の外部に通知することができる。

本発明の一実施形態に係る電子機器の一例を示すブロック図である。 図１のＣＰＵの動作の一例を示すシーケンス図である。 図２の続きを示すシーケンス図である。 図１のメモリ異常判断部によるＣＰＵのレジスタ値の解析動作の一例を示す説明図である。 図２および図３のシーケンス図におけるエラー処理部の動作の一例を示すフロー図である。 図５の続きを示すフロー図である。 図１の電子機器の起動時のＣＰＵの動作の一例を示すシーケンス図である。 本発明の第２の実施形態に係る電子機器の一例を示すブロック図である。 図８の電子機器において、異常発生時刻保持部に保持された異常発生時刻に基づく制御の一例を示す説明図である。 図１および図８に示した電子機器の一例を示す正面図である。 図１および図８に示した電子機器のハードウェア構成の一例を示すブロック図である。

以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

（第１の実施形態）
図１は、本発明の一実施形態に係る電子機器の一例を示すブロック図である。例えば、図１に示す電子機器１００は、ＭＦＰ（MultiFunction Printer）等の画像形成装置である。なお、電子機器１００は、スキャナー、プリンターまたはファクシミリ等の単一の機能を有する画像形成装置でもよく、プロジェクターまたは電子黒板等でもよい。電子機器１００は、１つのシステムとして機能するため、以下では、システムとも称する。

電子機器１００は、ＣＰＵ１０等のプロセッサ、メインメモリ２０、不揮発メモリ３０および少なくとも１つの機能部４０を有する。例えば、電子機器１００がＭＦＰの場合、複数の機能部４０は、スキャナー部、プリンター部およびファクシミリ部を含んでもよい。

例えば、メインメモリ２０は、図示しないクロック信号に同期して動作するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等であり、不揮発メモリ３０は、データを電気的に書き換え可能なフラッシュメモリ等である。

メインメモリ２０は、ＯＳ（Operating System）２１と、各機能部４０を制御して各機能部４０の機能を実現するためのシステム用プログラム２２と、メインメモリ２０の動作を管理するメモリ管理プログラム２３とがそれぞれ格納される記憶領域を有する。不揮発メモリ３０は、ハード異常フラグ３１および周波数低減フラグ３２の値を記憶する記憶領域と、メモリ異常カウンタ３３のカウンタ値を記憶する記憶領域とを有する。ハード異常フラグ３１、周波数低減フラグ３２およびメモリ異常カウンタ３３のカウンタ値を不揮発メモリ３０に記憶することで、電子機器１００の電源が遮断された場合にも、情報が消失することを防止できる。

ＣＰＵ１０は、メインメモリ２０に記憶されたＯＳ２１、システム用プログラム２２およびメモリ管理プログラム２３を実行することで、各機能部４０を制御して各機能部４０の機能を実現する。ＣＰＵ１０は、ＯＳ２１、システム用プログラム２２およびメモリ管理プログラム２３を並列に実行可能である。

ＣＰＵ１０は、例えば、システム起動部１１、システム制御部１２、エラー処理部１３、メモリ異常判断部１４、メモリテスト部１５、メモリ動作周波数制御部１６、不揮発メモリ制御部１７およびユーザー通知部１８の機能を有する。ＣＰＵ１０の各種機能は、ＣＰＵ１０がメインメモリ２０に記憶されるＯＳ２１、システム用プログラム２２およびメモリ管理プログラム２３を実行することで実現される。

例えば、システム起動部１１およびシステム制御部１２は、システム用プログラム２２により実現される。エラー処理部１３、メモリ異常判断部１４、メモリテスト部１５、メモリ動作周波数制御部１６、不揮発メモリ制御部１７およびユーザー通知部１８は、メモリ管理プログラムにより実現される。

なお、ＣＰＵ１０がメモリ管理プログラム２３を実行することで実現される機能は、ＣＰＵ１０以外のハードウェアで実現されてもよい。例えば、ＣＰＵ１０以外のハードウェアは、電子機器１００に搭載される図示しないＦＰＧＡ（Field-Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）等により実現されてもよい。

システム起動部１１は、システムの起動を制御するとともに、システムの起動時にメインメモリ２０が異常な場合、ユーザー通知部１８を介して異常を電子機器１００の外部に通知する制御を実施する。例えば、メインメモリ２０の異常は、メインメモリ２０自体の故障、または、メインメモリ２０に接続される信号線の断線、ショート等である。

システム制御部１２は、各機能部４０を制御して、システム（すなわち、電子機器１００）の機能を実現する。また、システム制御部１２は、システムに異常が発生した場合、エラー処理部１３に異常時処理を実施させる。

エラー処理部１３は、システム制御部１２からの異常時処理の指示に基づいて、異常が発生した要因を判定し、判定結果にしたがって異常を回避する処理を実施する。例えば、エラー処理部１３は、システムに異常が発生した場合、メモリ異常判断部１４にメインメモリ２０に異常があるか否かを判断させる。そして、エラー処理部１３は、メモリ異常判断部１４から異常の通知を受けた場合、メインメモリ２０の異常に対するエラー処理を実施する。メインメモリ２０の異常に対するエラー処理については、図２以降で説明する。

メモリ異常判断部１４は、エラー処理部１３からの指示に基づいて、ＣＰＵ１０内のレジスタに保持されているレジスタ値を解析する。メモリ異常判断部１４は、レジスタ値の解析によりメインメモリ２０の読み書きで異常が発生したか否かを判断し、判断の結果をエラー処理部１３に通知する。

メモリテスト部１５は、エラー処理部１３からの指示に基づいて、メインメモリ２０の動作テスト（メモリテスト）を実施する。例えば、動作テストは、メインメモリ２０にデータ（期待値）を書き込み、書き込んだデータを読み出すことで実施される。メモリテスト部１５は、期待値を読み出せた場合、テストが成功した旨のテスト結果をエラー処理部１３に通知する。すなわち、メモリテスト部１５は、メインメモリ２０が正常に動作する旨のテスト結果をエラー処理部１３に通知する。メモリテスト部１５は、期待値を読み出せなかった場合、メインメモリ２０が異常である旨のテスト結果をエラー処理部１３に通知する。

メモリ動作周波数制御部１６は、エラー処理部１３からの動作周波数の変更要求に基づいて、メインメモリ２０の動作周波数を低減し、あるいは、低減している動作周波数を通常の動作周波数に戻す。なお、メインメモリ２０は、機能部４０等を動作させるシステムクロック信号とは別の専用のクロック信号を受けて動作する。以下では、動作周波数は、メインメモリ２０の動作周波数を示し、ＣＰＵ１０等の電子機器１００内で使用される他のクロック信号の周波数を示すものではない。

不揮発メモリ制御部１７は、エラー処理部１３からのハード異常フラグ３１の書き込み要求に基づいて、メインメモリ２０に異常が発生したことを示す情報をハード異常フラグ３１に書き込む。例えば、ハード異常フラグ３１は、初期状態において、異常の未発生を示す"０"にリセットされており、メインメモリ２０に異常が発生した場合"１"に設定される。不揮発メモリ制御部１７は、システム起動部１１からのハード異常フラグ３１の読み出し要求に基づいて、ハード異常フラグ３１の値を読み出し、読み出した値をシステム起動部１１に通知する。

不揮発メモリ制御部１７は、エラー処理部１３からの周波数低減フラグ３２の書き込み要求に基づいて、メインメモリ２０の動作周波数を示す情報を周波数低減フラグ３２に書き込む。周波数低減フラグ３２は、メインメモリ２０の動作周波数が予め設定された通常の動作周波数に設定されている場合、"０"にリセットされ、動作周波数が通常値から低減値に設定された場合、"１"にセットされる。なお、この実施形態では、動作周波数の低減値は１種類であり、メインメモリ２０の動作周波数は、通常値または低減値のいずれかに設定される。

不揮発メモリ制御部１７は、エラー処理部１３からの周波数低減フラグ３２の読み出し要求に基づいて、周波数低減フラグ３２の値を読み出し、読み出した値をエラー処理部１３に通知する。不揮発メモリ制御部１７は、システム起動部１１からの周波数低減フラグ３２の読み出し要求に基づいて、周波数低減フラグ３２の値を読み出し、読み出した値をシステム起動部１１に通知する。

不揮発メモリ制御部１７は、エラー処理部１３からのメモリ異常カウンタ３３の書き込み要求に基づいて、メモリ異常カウンタ３３のカウント値を更新する。カウント値の更新は、カウントアップにより行われるが、カウントダウンにより行われてもよい。不揮発メモリ制御部１７は、エラー処理部１３からのメモリ異常カウンタ３３の読み出し要求に基づいて、メモリ異常カウンタ３３のカウント値を読み出し、読み出したカウント値をエラー処理部１３に通知する。

ユーザー通知部１８は、システム起動部１１からの異常の通知指示に基づいて、メインメモリ２０の異常状態を示すメモリ異常情報を電子機器１００の外部に通知する。また、ユーザー通知部１８は、システム起動部１１からの周波数の低減の通知指示に基づいて、メインメモリ２０の動作周波数が低減値に設定されていることを示す周波数低減情報を電子機器１００の外部に通知する。例えば、メモリ異常情報および周波数低減情報は、電子機器１００の操作部の液晶パネル等を介して、電子機器１００を操作するユーザーまたは電子機器１００の管理者に通知される。

図２および図３は、図１のＣＰＵ１０の動作の一例を示すシーケンス図である。図３は、図２の続きを示す。図２および図３に示すシーケンスは、ＣＰＵ１０がメモリ管理プログラムを実行することで実現される。すなわち、図２および図３は、電子機器１００の制御方法および電子機器１００の制御プログラムの一例を示している。図２および図３において、符号ａｌｔは、分岐処理（alternative）を示す。

まず、システム制御部１２は、システムエラーが発生した場合、異常時処理を実施させる要求をエラー処理部１３に発行する（図２（ａ））。エラー処理部１３は、システム制御部１２からの要求に基づいて、メモリ異常判断部１４にメモリ異常判断を要求する（図２（ｂ））。

メモリ異常判断部１４は、メモリ異常判断部１４からの要求に基づいて、ＣＰＵ１０に内蔵されるレジスタの値（レジスタ値）を解析し、メインメモリ２０に対するデータの読み書きで異常が発生したかどうかを判断する（図２（ｃ））。メモリ異常判断部１４によるレジスタ値の解析動作については、図４で説明する。メモリ異常判断部１４は、判断結果をエラー処理部１３に通知する（図２（ｄ））。メインメモリ２０の読み書きに異常がない場合、図２および図３に示すシーケンスは終了する。

メインメモリ２０に対するデータの読み書きで異常であった場合、エラー処理部１３は、メモリ異常カウンタ３３および周波数低減フラグ３２の取得要求を不揮発メモリ制御部１７に発行する（図２（ｅ））。不揮発メモリ制御部１７は、取得要求に基づいて、メモリ異常カウンタ３３のカウント値と周波数低減フラグ３２の値とを不揮発メモリ３０から読み出し、読み出した値をエラー処理部１３に通知する（図２（ｆ））。

エラー処理部１３は、メモリ異常カウンタ３３のカウント値が予め設定された閾値を超えている場合、もしくは、周波数低減フラグ３２が低減状態に設定済みの場合、不揮発メモリ制御部１７にハード異常フラグ３１の書き込み要求を発行する（図２（ｇ））。不揮発メモリ制御部１７は、エラー処理部１３からの書き込み要求に基づいて、ハード異常フラグ３１を異常状態に設定し、エラー処理部１３に異常状態の書き込み完了を応答する（図２（ｈ））。

なお、メモリ異常カウンタ３３は、メインメモリ２０の異常が判断された後、メインメモリ２０を通常の動作周波数でテストするメモリテスト（第２メモリテスト）で異常が検出されなかった場合に更新される。このため、メモリ異常カウンタ３３のカウント値は、メインメモリ２０に対するデータの読み書きで異常が判定されたにもかかわらず、第２メモリテストでメインメモリ２０が正常であった回数を示す。

しかしながら、第２メモリテストで異常が検出されなかった回数が、一定値を超えた場合、エラー処理部１３は、電子機器１００をこのまま動作し続けた場合、メインメモリ２０が故障する可能性があると判断し、ハード異常フラグ３１を異常状態に設定する。

これより、メインメモリ２０が突然故障する前に、後述するように、電子機器１００を使用するユーザー等にメインメモリ２０の異常を通知することができる。この結果、電子機器１００を使用するユーザー等は、メインメモリ２０の交換の準備等を予め行うことができ、メインメモリ２０が実際に故障した場合に、電子機器１００の動作が停止される時間を最小限にすることができる。すなわち、故障した電子機器１００を迅速に復旧することができる。

次に、メモリの異常が判定されたときに第２メモリテストを実施することが、ユーザー設定により指定されている場合、エラー処理部１３は、メモリテスト部１５にメインメモリ２０の第２メモリテストの実施を要求する（図２（ｉ））。メモリテスト部１５は、エラー処理部１３からの要求に基づいて、第２メモリテストを実施する（図２（ｊ））。メモリテスト部１５は、第２メモリテストの実施結果をエラー処理部１３に通知する（図２（ｋ））。

第２メモリテストは、通常の動作周波数で実施されるため、電子機器１００の正常状態でのメインメモリ２０の実力を評価することができる。したがって、第２メモリテストが成功した場合、メモリ異常判断部１４が判定したメインメモリ２０の異常は、一過性のものと判断することができる。しかしながら、上述したように、故障の前兆として、メインメモリ２０の異常が検出された可能性もある。

そこで、図３において、エラー処理部１３は、第２メモリテストが成功した場合、すなわち、メインメモリ２０が正常に動作することが確認された場合、不揮発メモリ制御部１７にメモリ異常カウンタ３３の書き込み要求を発行する（図３（ｌ））。不揮発メモリ制御部１７は、書き込み要求に基づいて、メモリ異常カウンタ３３のカウント値を更新し、エラー処理部１３にカウント値の更新完了を応答する（図３（ｍ））。この後、エラー処理部１３は、システムの再起動を実施し、図２および図３に示すシーケンスを終了する。なお、動作周波数が既に低減状態に設定されている場合、第２メモリテストは、低減された動作周波数で実施されてもよい。

一方、エラー処理部１３は、第２メモリテストが失敗した場合、または、ユーザー設定により第２メモリテストの実施が指定されていない場合、メモリ動作周波数制御部１６にメインメモリ２０の動作周波数の低減要求を発行する（図３（ｎ））。メモリ動作周波数制御部１６は、低減要求に基づいて、メインメモリ２０の動作周波数を低減し、動作周波数の低減完了をエラー処理部１３に応答する（図３（ｏ））。

第２メモリテストが失敗した場合、すなわち、メインメモリ２０のアクセスエラーが検出された場合、メインメモリ２０のアクセスマージンの低下が原因である可能性がある。この場合、動作周波数を下げることで、メインメモリ２０が正常に動作する場合がある。したがって、第２メモリテストが失敗した場合にも、動作周波数を下げて、メインメモリ２０が正常に動作するかを確かめることが好ましい。これにより、メインメモリ２０のアクセス速度は低下するが、メインメモリ２０の寿命を延ばして、電子機器１００の動作を継続することができる。

図７で説明するように、動作周波数を下げたことは、システムの再起動時に、電子機器１００を使用するユーザー等に通知される。したがって、ユーザー等は、メインメモリ２０が故障する前に、メインメモリ２０を交換する準備および交換等のメンテナンスを迅速に行うことができ、例えば、電子機器１００を使用できない期間を最小限にすることができる。

周波数低減フラグ３２の低減状態への書き込みが完了した後、エラー処理部１３は、メモリテスト部１５にメインメモリ２０のテストの実施を要求する（図３（ｐ））。以下では、動作周波数を低減した状態でのメインメモリ２０のテストを、第１メモリテストを称する。メモリテスト部１５は、エラー処理部１３からの要求に基づいて、メインメモリ２０の第１メモリテストを実施する（図３（ｑ））。メモリテスト部１５は、第１メモリテストの実施結果をエラー処理部１３に通知する（図３（ｒ））。

第１メモリテストが成功した場合、エラー処理部１３は、不揮発メモリ制御部１７に周波数低減フラグ３２の書き込み要求を発行する（図３（ｓ））。不揮発メモリ制御部１７は、書き込み要求に基づいて、周波数低減フラグ３２に、メインメモリ２０の動作周波数の低減を示す情報を書き込み、周波数低減フラグ３２の低減状態への書き込み完了をエラー処理部１３に応答する（図３（ｔ））。

一方、第１メモリテストが失敗した場合、エラー処理部１３は、不揮発メモリ制御部１７にハード異常フラグ３１の書き込み要求を発行する（図３（ｕ））。不揮発メモリ制御部１７は、エラー処理部１３からの書き込み要求に基づいて、ハード異常フラグ３１を異常状態に設定し、エラー処理部１３に異常状態への設定の完了を応答する（図３（ｖ））。この後、エラー処理部１３は、システムの再起動を実施し、図２および図３に示すシーケンスを終了する。

動作周波数を低減したにもかかわらず、第１メモリテストが失敗した場合、メインメモリ２０が故障またはアクセスマージンが低下している可能性が高い。このため、ハード異常フラグ３１を異常状態に設定し、システムの再起動後の起動シーケンス（図７）でユーザー等にメインメモリ２０に異常を迅速に通知することが好ましい。

図４は、図１のメモリ異常判断部１４によるＣＰＵ１０のレジスタ値の解析動作の一例を示す説明図である。メモリ異常判断部１４は、システムエラーの発生時にＣＰＵ１０のレジスタに保持されているデータ値に基づいて、次の２つの解析手法によりメインメモリ２０の異常を判断する。

解析手法（１）では、メモリ異常判断部１４は、ＣＰＵ１０のレジスタ値に基づいてプログラムカウンタＰＣの不正値を検出することで、メインメモリ２０の異常を判断する。例えば、リンク付き分岐命令ＢＬＸにおいて、メインメモリ２０から読み出したプログラムカウンタＰＣからの相対アドレス（０ｘ４９Ｄ２）が、本来の相対アドレス（０ｘ４９Ｄ０）と異なるとする。ここで、符号０ｘは、後に続く数値が１６進数であることを示す。

また、命令ＢＬＸによりリンクレジスタＬＲにコピーされたアドレス値（１６進数でｃ００５ｆｆ５ｅ）は、本来のアドレス値（０ｘｃ００５ｆｆ５ｃ）と異なるとする。メモリ異常判断部１４は、リンクレジスタＬＲのアドレス値が所定の指定値（この例では"４"）で割り切れるか否かを確認し、割り切れない場合、メインメモリ２０に対する読み出しアクセスで異常が発生したと判断する。

解析手法（２）では、メモリ異常判断部１４は、汎用レジスタＲに格納された不正なデータ（アドレス）を検出することで、メインメモリ２０の異常を判断する。例えば、イミディエートオフセットによる２つのロード命令ＬＤＲが実行され、最初のロード命令ＬＤＲによりメインメモリ２０から読み出されてレジスタＲ１に格納されたデータ（アドレス）がアクセス不可なメモリ領域を示すとする。この場合、次のロード命令ＬＤＲでレジスタ値Ｒ１＋オフセット値で示されるアドレスは不正であり、不正なアドレスから読み出され、レジスタＲ３に格納されるデータ（０ｘ７ｆ００２６７８）は不正なデータである。

メモリ異常判断部１４は、システムエラーが発生した際のプログラムカウンタＰＣが示す命令がＬＤＲ命令であり、かつ、メインメモリ２０から読み出されたアドレスがアクセス不可な領域であった場合、メインメモリ２０の異常を判断する。

このように、この実施形態では、システムエラーが発生した場合に、ＣＰＵ１０が実行したプログラム中の命令と、命令で使用されたレジスタの内容とに基づいて、メインメモリ２０の異常を判断する。これにより、電子機器１００のシステム動作中にメインメモリ２０の読み書きテストを実施する場合に比べて、システム動作に影響を与えることなくメインメモリ２０の異常を判断することができる。すなわち、電子機器１００の性能を低下させることなく、メインメモリ２０の異常を判断することができる。

図５および図６は、図２および図３のシーケンス図におけるエラー処理部１３の動作の一例を示すフロー図である。エラー処理部１３の機能は、ＣＰＵ１０がメモリ管理プログラムを実行することで実現される。すなわち、図５および図６は、電子機器１００の制御方法および電子機器１００の制御プログラムの一例を示している。図５および図６に示す処理は所定の周期で実施される。

まず、ステップＳ１０において、エラー処理部１３は、システム制御部１２から異常時処理の要求を受信した場合、処理をステップＳ１２に移行させる。異常時処理の要求を受信しない場合、処理は終了する。

ステップＳ１２において、エラー処理部１３は、メモリ異常判断部１４にメモリ異常判断を実施させる。次に、ステップＳ１４において、エラー処理部１３は、メモリ異常判断部１４による解析結果に基づいて、メインメモリ２０に異常が発生したかどうかを判定する。エラー処理部１３は、メモリ異常判断部１４の解析結果がメインメモリ２０の異常を示す場合、処理をステップＳ１６に移行し、異常を示さない場合、処理を終了する。

ステップＳ１６において、エラー処理部１３は、メモリ異常カウンタ３３のカウント値と、周波数低減フラグ３２の状態を読み出す。次に、ステップＳ１８において、エラー処理部１３は、メモリ異常カウンタ３３のカウント値が予め設定された閾値を超えている場合、処理をステップＳ２２に移行し、カウント値が閾値以下の場合、処理をステップＳ２０に移行する。

ステップＳ２０において、エラー処理部１３は、周波数低減フラグ３２が低減状態（＝"１"）に設定されている場合、処理をステップＳ２２に移行し、周波数低減フラグ３２が通常状態（＝"０"）に設定されている倍、処理を図６のステップＳ３０に移行する。ステップＳ２２において、エラー処理部１３は、ハード異常フラグ３１を異常状態（＝"１"）に設定し、処理を図６のステップＳ３０に移行する。

なお、ステップＳ２２において、ハード異常フラグ３１を"１"に設定した後、図６のステップＳ４８に移行してシステムの再起動を実施してもよい。しかしながら、メインメモリ２０が通常の動作周波数で動作している場合、動作周波数を低減することで、メインメモリ２０の動作マージンが大きくなり、メインメモリ２０が正常に動作する可能性がある。この場合、上述したように、電子機器１００を使用するユーザー等は、メインメモリ２０が故障する前にメインメモリ２０の交換の準備等を行うことができ、メインメモリ２０が故障した後に電子機器１００の動作が停止される時間を最小限にすることができる。

図６のステップＳ３０において、エラー処理部１３は、ユーザー設定により、異常時に第２メモリテストを実施することが指定されている場合、処理をステップＳ３２に移行する。エラー処理部１３は、ユーザー設定により、異常時に第２メモリテストを実施することが指定されていない場合、処理をステップＳ３８に移行する。

ステップＳ３２において、エラー処理部１３は、メモリテスト部１５にメインメモリ２０の第２メモリテストを実施させる。次に、ステップＳ３４において、エラー処理部１３は、第２メモリテストが成功した場合、すなわち、メインメモリ２０が正常に動作することを確認した場合、処理をステップＳ３６に移行する。一方、エラー処理部１３は、メインメモリ２０の第２メモリテストが失敗した場合、すなわち、メインメモリ２０が正常に動作しないことを確認した場合、処理をステップＳ３８に移行する。

ステップＳ３６において、エラー処理部１３は、メモリ異常カウンタ３３のカウント値を更新し、処理をステップＳ４８に移行する。

ステップＳ３８において、エラー処理部１３は、メインメモリ２０の動作マージンを増加させてメインメモリ２０を正常に動作させるために、メインメモリ２０の動作周波数を低減する。次に、ステップＳ４０において、エラー処理部１３は、メモリテスト部１５にメインメモリ２０の第１メモリテストを実施させる。次に、ステップＳ４２において、エラー処理部１３は、第１メモリテストが成功した場合、処理をステップＳ４４に移行し、第１メモリテストが失敗した場合、処理をステップＳ４６に移行する。

ステップＳ４４において、エラー処理部１３は、動作周波数の低減により、メインメモリ２０が正常に動作可能になったため、周波数低減フラグ３２を、メインメモリ２０の動作周波数を低減したことを示す"１"に設定し、処理をステップＳ４８に移行する。ステップＳ４６において、エラー処理部１３は、動作周波数を低減してもメインメモリ２０が正常に動作しないため、ハード異常フラグ３１を、メインメモリ２０の異常を示す"１"に設定し、処理をステップＳ４８に移行する。

ステップＳ４８において、エラー処理部１３は、システムの再起動を実施し、処理を終了する。なお、故障したメインメモリ２０の正常に動作するメインメモリ２０と交換したことに基づいて、メモリ異常カウンタ３３は初期値にリセットされ、ハード異常フラグ３１は、正常状態を示す"０"にリセットされる。

図７は、図１の電子機器１００の起動時のＣＰＵ１０の動作の一例を示すシーケンス図である。シーケンス図の記述の規則は、図２および図３と同様である。図７に示すシーケンスは、ＣＰＵ１０がシステム用プログラムとメモリ管理プログラムとを実行することで実現される。すなわち、図７は、電子機器１００の制御方法および電子機器１００の制御プログラムの一例を示している。

図７に示す起動シーケンスは、電子機器１００の電源スイッチがユーザー等によりオンされた場合に開始され、あるいは、図３に示したシステムの再起動時に開始される。なお、図７は、メインメモリ２０の管理に関する起動シーケンスを示しており、図７に示す以外に、通常の起動シーケンスが実施される。

システム起動部１１は、電子機器１００（すなわち、システム）の起動（再起動を含む）に基づいて、ハード異常フラグ３１の取得要求を不揮発メモリ制御部１７に発行する（図７（ａ））。不揮発メモリ制御部１７は、取得要求に基づいて、ハード異常フラグ３１の値を読み出し、読み出した値をシステム起動部１１に通知する（図７（ｂ））。

システム起動部１１は、ハード異常フラグ３１が異常状態を示す"１"に設定されている場合、メインメモリ２０の異常が判断されているため、ユーザー通知部１８にハード異常通知の発行を指示する（図７（ｃ））。ユーザー通知部１８は、システム起動部１１からの指示に基づいて、メインメモリ２０の異常を示すメモリ異常情報を電子機器１００の外部に出力する（図７（ｄ））。

メモリ異常情報は、電子機器１００の表示画面に表示されてもよく、電子機器１００の表示ランプを点灯または点滅させてもよく、通信インターフェースを介して外部に送信されてもよく、音を発生してもよい。さらに、メモリ異常情報は、電子機器１００が備えるネットワークインタフェースを介して電子機器１００のメンテナンス拠点等に通信されてもよい。この場合、交換用のメインメモリ２０（メモリモジュール等）をメンテナンス拠点等から電子機器１００の設置場所に迅速に届けることができ、電子機器１００が停止している期間を最小限にすることができる。

なお、ハード異常フラグ３１が"１"に設定されている場合にも、図６のステップＳ３４またはＳ４２でメモリテストが成功した場合、メインメモリ２０は故障しておらず、電子機器１００は正常に動作可能である。このため、上述したように、電子機器１００を使用するユーザー等は、メインメモリ２０が故障する前にメインメモリ２０の交換の準備等を行うことができる。

次に、システム起動部１１は、周波数低減フラグ３２の取得要求を不揮発メモリ制御部１７に発行する（図７（ｅ））。不揮発メモリ制御部１７は、取得要求に基づいて、周波数低減フラグ３２の値を読み出し、読み出した値をシステム起動部１１に通知する（図７（ｆ））。

システム起動部１１は、周波数低減フラグ３２が低減状態を示す"１"に設定されている場合、メモリ動作周波数制御部１６にメインメモリ２０の動作周波数の低減要求を発行する（図７（ｇ））。メモリ動作周波数制御部１６は、低減要求に基づいて、メインメモリ２０の動作周波数を低減し、動作周波数の低減完了をエラー処理部１３に応答する（図７（ｈ））。なお、動作周波数が既に低減されている場合、動作周波数は低減された状態に維持される。

システム起動部１１は、低減要求を発行した後、ユーザー通知部１８に動作周波数を低減したことを示す周波数低減通知の発行を指示する（図７（ｉ））。ユーザー通知部１８は、システム起動部１１からの指示に基づいて、動作周波数を低減したことを示す周波数低減情報を電子機器１００の外部に出力する（図７（ｊ））。例えば、周波数低減情報は、電子機器１００の表示画面等に表示される。電子機器１００を使用するユーザー等は、表示画面等に表示される周波数低減情報により、メインメモリ２０が近々故障するかもしれないことを認識する。

これより、ユーザー等は、メインメモリ２０が故障する前に、メインメモリ２０を交換する準備および交換等のメンテナンスを迅速に行うことができ、例えば、電子機器１００を使用できない期間を最小限にすることができる。

なお、システム起動部１１は、電子機器１００を使用するユーザー等から動作周波数の低減を停止する周波数低減停止要求を受けた場合、メモリ動作周波数制御部１６にメインメモリ２０の動作周波数を通常値に戻す復帰要求を発行する（図７（ｋ））。例えば、周波数低減停止要求は、電子機器１００の操作パネル等を介して電子機器１００に入力される。メモリ動作周波数制御部１６は、復帰要求に基づいて、メインメモリ２０の動作周波数を元に戻す（図７（ｌ））。

なお、図６のステップＳ３８において動作周波数を低減した後、ステップＳ４２でメモリテストが失敗した場合、動作周波数を通常値に戻しても、メインメモリ２０が正常に動作するとは限らない。しかしながら、メインメモリ２０が正常に動作しない場合、図６のステップＳ３８で動作周波数が再度低減される。

以上、この実施形態では、メインメモリ２０の異常を、システムエラーの発生時に、ＣＰＵ１０が実行した命令と、命令で使用されたレジスタの内容とに基づいて判断する。これにより、電子機器１００のシステム動作中にメインメモリ２０の読み書きテストを実施する場合に比べて、システム動作に影響を与えることなくメインメモリ２０の異常を判断することができる。すなわち、電子機器１００の性能を低下させることなく、メインメモリ２０の異常を判断することができる。

メインメモリ２０の異常を判断した場合、メインメモリ２０の異常を示すメモリ異常情報を電子機器１００の外部に通知することで、ユーザー等は、メインメモリ２０が故障する前にメインメモリ２０の交換の準備等を行うことができる。また、メインメモリ２０の動作周波数を低減した場合、動作周波数の低減を示す周波数低減情報を電子機器１００の外部に通知することで、ユーザー等は、メインメモリ２０が寿命に近いことを認識することができる。そして、メインメモリ２０が故障する前にメインメモリ２０の交換の準備等を行うことができる。

この結果、この実施形態では、電子機器１００の本来のシステム動作に影響を与えることなく、メインメモリ２０の異常を判断して、異常を電子機器１００の外部に通知することができる。

（第２の実施形態）
図８は、本発明の第２の実施形態に係る電子機器の一例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明を省略する。図８に示す電子機器１０２は、図１に示した電子機器１００と同様に、例えば、ＭＦＰ（MultiFunction Printer）等の画像形成装置である。

電子機器１０２は、異常発生時刻を記憶する異常発生時刻保持部３４が、図１に示した不揮発メモリ３０に割り当てられることを除き、図１に示した電子機器１００と同様の構成を有する。エラー処理部１３は、メインメモリ２０のアクセスで異常が発生した時刻を異常発生時刻として異常発生時刻保持部３４に格納する。

なお、エラー処理部１３は、メモリ異常カウンタ３３を更新する場合に、更新時刻を異常発生時刻として異常発生時刻保持部３４に格納してもよい。あるいは、エラー処理部１３は、メモリ異常判断部１４がメインメモリ２０の異常を判断した時刻を異常発生時刻として異常発生時刻保持部３４に格納してもよい。

電子機器１０２は、時刻を異常発生時刻保持部３４に格納する機能がエラー処理部１３に追加されたことを除き、図２、図３、図５および図６に示した処理と同様の処理を実行する。例えば、エラー処理部１３は、図３（ｌ）および図６のステップＳ３６において、メモリ異常カウンタ３３の更新とともに、異常発生時刻を異常発生時刻保持部３４に格納する処理を実施する。不揮発メモリ制御部１７は、図３（ｍ）において、メモリ異常カウンタ３３の更新とともに、異常発生時刻を異常発生時刻保持部３４に格納する。また、電子機器１０２の起動シーケンスの処理は、図７に示した処理に、図９に示す処理が追加される。

図９は、図８の電子機器１０２において、異常発生時刻保持部３４に保持された異常発生時刻に基づく制御の一例を示す説明図である。

例えば、メインメモリ２０の動作不良が間欠的に発生する場合、メモリ異常カウンタ３３が閾値を超えてもメインメモリ２０が故障しているとは限らない。一方、メインメモリ２０が故障している場合、図５に示したステップＳ１４により、メインメモリ２０の異常が連続して検出され、メモリ異常カウンタ３３は、連続して更新される。

したがって、システム起動部１１は、図７に示した起動シーケンスに追加して、異常発生時刻保持部３４が保持する異常発生時刻から予め設定された一定期間（第１期間）が経過した場合、メモリ異常カウンタ３３をリセットする。これにより、メモリ異常カウンタ３３のカウンタ値が、メインメモリ２０の故障により閾値を超えたのか、メインメモリ２０が動作可能であるにもかかわらず閾値を超えたのかを切り分けることができる。換言すれば、メインメモリ２０が動作可能な場合、図５に示したステップＳ１８からステップＳ２２に処理が移行されることを防止することができ、ハード異常フラグ３１が異常状態に設定されることを防止することができる。

また、動作周波数の低減は、図６に示したステップＳ３４で第２メモリテストが失敗した場合に行われるが、第２メモリテストの失敗が一時的である場合、メインメモリ２０は、通常の動作周波数で動作可能である。この場合、通常の動作周波数で動作可能であるにもかかわらず、メインメモリ２０は低い動作周波数で動作するため、メインメモリ２０に対するアクセス速度が低下し、電子機器１００の性能が低下してしまう。

そこで、システム起動部１１は、図７に示した起動シーケンスに加えて、異常発生時刻保持部３４が保持する異常発生時刻から予め設定された一定期間（第２期間）が経過した場合、メモリテスト部１５に第２メモリテストの実施を要求する。この際、システム起動部１１は、第２メモリテストを実施するために、メインメモリ２０の動作周波数を通常値に設定する。なお、システム起動部１１は、ユーザー等からメインメモリ２０の動作周波数を通常値に戻す要求（動作周波数低減の停止要求）があった場合にも、メモリテスト部１５に第２メモリテストの実施を要求する。

そして、メモリテスト部１５は、通常の動作周波数による第２メモリテストを実施する。第２メモリテストが成功した場合、システム起動部１１は、通常の動作周波数で起動シーケンスを実施し、周波数低減フラグ３２を動作周波数が低減されていないことを示す"０"にリセットし、異常発生時刻保持部３４に現在時刻を設定する。

これにより、第２メモリテストが一時的に失敗したが、メインメモリ２０が通常の動作周波数で動作可能な場合、動作周波数を通常値に戻すことができ、電子機器１００の性能が低下することを抑制することができる。

以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態では、メインメモリ２０に一時的にエラーが発生した場合、ハード異常フラグ３１が異常状態に設定されることを防止することができる。また、メインメモリ２０に一時的にエラーが発生して、動作周波数が低減された場合、動作周波数を通常値に戻すことができ、電子機器１００の性能が低下することを抑制することができる。

なお、上述した実施形態では、メインメモリ２０の動作周波数を通常値と低減値のいずれかに設定する例を記載したが、動作周波数の低減値は、複数あってもよい。この場合、例えば、図６のステップＳ３４でメモリテストが失敗する毎に、動作周波数が順次低減される。

図１０は、図１および図８に示した電子機器１００、１０２の一例を示す正面図である。例えば、電子機器１００、１０２は、ＭＦＰ等の複合機であり、コピー機能、ファクシミリ機能、プリント機能、スキャナー機能、また、スキャナー機能やファクシミリ機能により入力された画像を保存や配信する機能を有する。ＭＰＦは、ＰＣ（Personal Computer）等の外部装置とも通信可能であり、外部装置から受信した指示に応じた動作を行うこともできる。図１０では、ＭＦＰの一部を透視して示している。

ＭＦＰは、帯電された感光体表面が選択的に露光されることにより書き込まれた静電潜像に、トナーを付着させ、付着させたトナーを用紙等の記録媒体に転写する、いわゆる電子写真方式の画像形成装置である。以下では、電子機器１００、１０２を画像形成装置とも称する。

画像形成装置は、操作パネル１と、起動スイッチ２と、コントローラー３と、読取部４と、エンジン制御部５と、プリンターユニット６と、給紙カセット７Ａ、７Ｂと、搬送ユニット８とを有する。例えば、図１および図８に示したＣＰＵ１０、メインメモリ２０および不揮発メモリ３０は、コントローラー３の制御基板に搭載される。

操作パネル１は、利用者の操作に応じた各種の入力を受け付けるとともに、各種の情報（例えば、受け付けた操作を示す情報、画像形成装置の動作状況を示す情報画像形成装置の設定状態を示す情報など）を表示する。操作パネル１は、一例としてタッチパネル機能を搭載した液晶表示装置（ＬＣＤ：Liquid Cristal Display）で構成されるが、これに限られるものではない。例えばタッチパネル機能が搭載された有機ＥＬ（Electro-Luminescence）表示装置で構成されてもよい。さらに、画像形成装置は、ハードウェアキー等の操作部やＬＥＤ（Light Emitting Diode）等の表示部を有してもよい。

起動スイッチ２は、画像形成装置の電源がオフの状態でユーザーによって押圧されると、画像形成装置を起動する。また画像形成装置が起動した状態、つまり電源がオンの状態でユーザーによって押下されると、画像形成装置をオフ状態とする。

コントローラー３は、画像形成装置の全体を制御する。例えば、コントローラー３は、操作パネル１が受け付けた操作に応じた動作を、画像形成装置に実行させる。また、コントローラー３は、ＰＣ等の外部機器から画像形成装置が受け付けた指示等を画像形成装置に実行させる。

読取部４は、ＡＤＦ（Auto Document Feeder）４１とスキャナー部４２とを有する。ＡＤＦ４１は、ＡＤＦ４１上に置かれた原稿を順次し搬送し光学的に読み取り、画像データを生成する。スキャナー部４２は、透明な原稿台の上に原稿を固定し、固定された原稿を光学的に読み取り画像データを生成する。エンジン制御部５は、読取部４により生成された画像データに基づき、プリンターユニット６や搬送ユニット８を制御する制御信号を生成する。

プリンターユニット６は、用紙等の記録媒体上に画像を形成する画像形成部として機能する。プリンターユニット６は、感光体としての感光体ドラム６１と、感光体ドラム６１の外表面を帯電させる帯電部材６２とを有する。また、プリンターユニット６は、読取部４により読み取られた画像データに基づいて、帯電された感光体ドラム６１上を露光して、感光体上に静電潜像を書き込む書込みユニット６３と、書き込まれた潜像をトナーで現像する現像部材６４とを有する。さらに、プリンターユニット６は、トナー画像を形成する記録媒体を搬送する搬送ベルト６５と、記録媒体上のトナーを記録媒体に定着させる定着部６６とを有し、記録媒体上にトナー画像を形成する。

給紙カセット７Ａ、７Ｂは画像形成前の記録媒体を収納する。図１においては一例として二つの給紙カセットを有し、それぞれにサイズの異なる記録媒体を収納しているが、画像形成装置は、１つの給紙カセットのみを有してもよく、３つ以上の給紙カセットを有してもよい。搬送ユニット８は、各種ローラを有し、給紙カセット７Ａ、７Ｂにそれぞれ収納された記録媒体をプリンターユニット６に搬送する。

ここで、コピーモードを例として画像形成装置での画像形成の流れを説明する。まずユーザー、操作パネル１で機能切替キー等を操作することにより、画像形成装置のコピー機能、プリンター機能およびファクシミリ機能を順次に切り替えて選択し、各機能を動作させることが可能となる。コピー機能の選択時にはコピーモードとなり、プリンター機能の選択時にはプリンターモードとなり、ファクシミリ機能選択時にはファクシミリモードとなる。コピーモードでは、読取部４により、コピーする各原稿の画像情報が読み取られ、画像データが生成される。

感光体ドラム６１の外周面は、帯電部材６２により一様に帯電された後、書込みユニット６３からの照射光（図１中に点線矢印Ａで示す。）により露光され、その結果、感光体ドラム６１の外周面上に静電潜像が形成される。現像部材６４は、この静電潜像をトナーにより可視像化する。これにより、感光体ドラム６１上にトナー画像が形成される。感光体ドラム６１上に形成されたトナー画像は、搬送ベルト６５上の記録媒体に転写される。そして定着部６６が記録媒体上のトナー画像のトナーをヒータ等の熱で加熱溶融して、記録媒体にトナー画像を定着させ、記録媒体を画像形成装置から排出する。

なお、プリンターユニット６がモノクロの電子写真方式によって画像を形成する場合を説明したが、カラーの電子写真方式やインクジェット方式などであってもよく、画像形成方式はこれらに限られない。

図１１は、図１および図８に示した電子機器１００、１０２のハードウェア構成の一例を示すブロック図である。電子機器１００、１０２の各々は、ＣＰＵ１０、ＲＡＭ５１、ＲＯＭ５２、補助記憶装置５３、入出力インターフェース部５４および表示装置５５を有し、これらがバス５６で相互に接続されている。

ＣＰＵ１０は、図１および図８に示したＣＰＵ１０である。ＣＰＵ１０は、ＲＯＭ５２または補助記憶装置５３からＲＡＭ５１に転送された各種プログラムを実行することで、上述した各種機能を実現する。各種プログラムは、図１および図８に示したＯＳ２１、システム用プログラム２２およびメモリ管理プログラム２３を含む。ＲＡＭ５１は、図１および図８に示したメインメモリ２０を含んでおり、ＣＰＵ１０のワークエリアとしても使用される。ＲＯＭ５２は、各種プログラムや各種プログラムで使用するパラメータ等を記憶する。本発明のネットワーク制御プログラムがＲＯＭ５２に保存されてもよい。

補助記憶装置５３は、ＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disk Drive）などの記憶装置である。例えば、補助記憶装置５３は、ＯＳ２１、システム用プログラム２２およびメモリ管理プログラム２３等の各種プログラムや、電子機器１００、１０２の動作に必要な各種のデータ、ファイル等を格納する。

入出力インターフェース部５４は、タッチパネル、キーボード、操作ボタン、スピーカー等のユーザインターフェースと、他の電子機器と通信するための通信インターフェース等を含む。

表示装置５５は、例えば、図１０に示した操作パネル１を含み、電子機器１００、１０２を動作させるための操作ウィンドウや、スキャナー部４２がスキャンした原稿の画像等が表示される。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

１０ ＣＰＵ
１１ システム起動部
１２ システム制御部
１３ エラー処理部
１４ メモリ異常判断部
１５ メモリテスト部
１６ メモリ動作周波数制御部
１７ 不揮発メモリ制御部
１８ ユーザー通知部
２０ メインメモリ
２１ ＯＳ
２２ システム用プログラム
２３ メモリ管理プログラム
３０ 不揮発メモリ
３１ ハード異常フラグ
３２ 周波数低減フラグ
３３ メモリ異常カウンタ
３４ 異常発生時刻保持部
４０ 機能部
１００、１０２ 電子機器

特開平１０－９１２７３号公報

Claims (10)

1. プロセッサと、前記プロセッサが実行する命令を保持するメモリと、を有する電子機器であって、
   前記電子機器にシステムエラーが発生した場合、前記プロセッサが実行した命令と、前記プロセッサが命令の実行に使用したレジスタの内容とに基づいて、前記プロセッサによる前記メモリのアクセスに異常が発生したかどうかを判断する異常判断部と、
   前記アクセスの異常が判断された場合、前記メモリの動作周波数を低減する動作周波数制御部と、
   低減された前記動作周波数で前記メモリの第１メモリテストを実施するメモリテスト部と、
   前記第１メモリテストが失敗した場合、前記メモリの異常を示すメモリ異常情報を前記電子機器の外部に通知し、前記第１メモリテストが成功した場合、前記動作周波数の低減を示す周波数低減情報を前記電子機器の外部に通知する通知部と、
   を有する電子機器。
2. 前記メモリの異常を示すハード異常フラグと、
   前記動作周波数の低減を示す周波数低減フラグと、
   前記ハード異常フラグ、前記周波数低減フラグ、前記異常判断部、前記動作周波数制御部および前記メモリテスト部を制御するエラー処理部と、
   前記電子機器の起動を制御するとともに前記通知部を制御するシステム起動部と、をさらに有し、
   前記エラー処理部は、
   前記第１メモリテストが成功した場合、前記周波数低減フラグを前記動作周波数の低減状態に設定し、前記第１メモリテストが失敗した場合、前記ハード異常フラグを異常状態に設定し、
   前記第１メモリテストの実施後に、前記電子機器を再起動し、
   前記システム起動部は、前記再起動に基づいて、起動シーケンスを実施するとともに、前記ハード異常フラグが前記異常状態に設定されている場合、前記通知部に前記メモリ異常情報を通知させ、前記周波数低減フラグが前記低減状態に設定されている場合、前記通知部に前記周波数低減情報を通知させる、請求項１に記載の電子機器。
3. メモリ異常カウンタをさらに有し、
   前記エラー処理部は、
   前記動作周波数を低減しない第２メモリテストの実施が選択されている場合、前記アクセスの異常が判断された後、前記第１メモリテストの前に前記第２メモリテストを実施し、
   前記第２メモリテストが成功した場合、前記メモリ異常カウンタを更新した後、前記電子機器を再起動し、前記第２メモリテストが失敗した場合、前記第１メモリテストを実施し、
   前記メモリ異常カウンタが予め設定された閾値を超えた場合、または、前記周波数低減フラグが前記低減状態に設定されている場合、前記ハード異常フラグを前記異常状態に設定する、請求項２に記載の電子機器。
4. 前記メモリのアクセスに異常が発生した時刻を保持する異常発生時刻保持部をさらに有し、
   前記システム起動部は、前記起動シーケンスの実施時に、前記異常発生時刻保持部が保持する異常発生時刻から第１期間が経過している場合、前記メモリ異常カウンタをリセットする、請求項３に記載の電子機器。
5. 前記動作周波数を低減状態から通常状態に戻す指示を外部から受けた場合、前記システム起動部は、前記起動シーケンスの実施時に前記メモリテスト部に前記第２メモリテストを実施させ、前記第２メモリテストが成功した場合、前記周波数低減フラグを前記通常状態に設定し、前記第２メモリテストが失敗した場合、前記異常発生時刻保持部が保持する異常発生時刻を現在時刻に更新する、請求項４に記載の電子機器。
6. 前記システム起動部は、前記起動シーケンスの実施時に、前記異常発生時刻保持部が保持する異常発生時刻から第２期間が経過している場合、前記メモリテスト部に前記第２メモリテストを実施させ、前記第２メモリテストが成功した場合、前記周波数低減フラグを通常状態に設定し、前記第２メモリテストが失敗した場合、前記異常発生時刻保持部が保持する異常発生時刻を現在時刻に更新する、請求項４または請求項５に記載の電子機器。
7. 前記ハード異常フラグ、前記周波数低減フラグおよび前記メモリ異常カウンタを保持する不揮発メモリを有する請求項３ないし請求項６のいずれか１項に記載の電子機器。
8. 前記異常判断部は、プログラムカウンタの値が不正である場合、または、前記メモリにアクセスするためにレジスタに保持されたアドレスが不正である場合、前記アクセスの異常を判断する、請求項１ないし請求項７のいずれか１項に記載の電子機器。
9. プロセッサと、前記プロセッサが実行する命令を保持するメモリと、を有する電子機器の制御方法であって、
   前記電子機器にシステムエラーが発生した場合、前記プロセッサが実行した命令と、前記プロセッサが命令の実行に使用したレジスタの内容とに基づいて、前記プロセッサによる前記メモリのアクセスに異常が発生したかどうかを判断し、
   前記アクセスの異常が判断された場合、前記メモリの動作周波数を低減し、
   低減された前記動作周波数で前記メモリの第１メモリテストを実施し、
   前記第１メモリテストが失敗した場合、前記メモリの異常を示すメモリ異常情報を前記電子機器の外部に通知し、前記第１メモリテストが成功した場合、前記動作周波数の低減を示す周波数低減情報を前記電子機器の外部に通知する、電子機器の制御方法。
10. プロセッサと、前記プロセッサが実行する命令を保持するメモリと、を有する電子機器の制御プログラムであって、
    前記電子機器にシステムエラーが発生した場合、前記プロセッサが実行した命令と、前記プロセッサが命令の実行に使用したレジスタの内容とに基づいて、前記プロセッサによる前記メモリのアクセスに異常が発生したかどうかを判断し、
    前記アクセスの異常が判断された場合、前記メモリの動作周波数を低減し、
    低減された前記動作周波数で前記メモリの第１メモリテストを実施し、
    前記第１メモリテストが失敗した場合、前記メモリの異常を示すメモリ異常情報を前記電子機器の外部に通知し、前記第１メモリテストが成功した場合、前記動作周波数の低減を示す周波数低減情報を前記電子機器の外部に通知する、処理を前記プロセッサに実行させる電子機器の制御プログラム。

Images