JP6747422B2 - 電源装置、画像形成装置 - Google Patents

電源装置、画像形成装置 Download PDF

Info

Publication number
JP6747422B2
JP6747422B2 JP2017241093A JP2017241093A JP6747422B2 JP 6747422 B2 JP6747422 B2 JP 6747422B2 JP 2017241093 A JP2017241093 A JP 2017241093A JP 2017241093 A JP2017241093 A JP 2017241093A JP 6747422 B2 JP6747422 B2 JP 6747422B2
Authority
JP
Japan
Prior art keywords
power supply
power
switch
control signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017241093A
Other languages
English (en)
Other versions
JP2019109625A (ja
Inventor
雅之 重冨
雅之 重冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2017241093A priority Critical patent/JP6747422B2/ja
Publication of JP2019109625A publication Critical patent/JP2019109625A/ja
Application granted granted Critical
Publication of JP6747422B2 publication Critical patent/JP6747422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)

Description

本発明は、電源制御回路を再起動可能な電源装置およびそれを備える画像形成装置に関する。
一般に、画像形成装置が備える電源装置は、電源制御回路を含む。前記電源制御回路は、手動スイッチの操作状態の変化およびプロセッサーから出力される制御信号などに応じて、複数の電源回路の動作状態を制御する。前記電源制御回路は、例えばPMIC(Power Management Integrated Circuit)などによって実現される。
例えば、前記電源制御回路が、レジスタに保持されたデジタル値に従って、前記複数の電源の起動シーケンスまたは遮断シーケンスを設定することが知られている(例えば、特許文献1参照)。
特開2013−89060号公報
ところで、前記電源制御回路が、何らかの原因によってフリーズ状態になることがある。一般に、前記電源制御回路は、再起動することによって前記フリーズ状態から復旧することが多い。
本発明の目的は、簡易な構成により、フリーズ状態になった電源制御回路を再起動可能な電源装置およびそれを備える画像形成装置を提供することにある。
本発明の一の局面に係る電源装置は、一次電源回路と、複数の二次電源回路と、電源制御回路と、スイッチ中継回路と、を備える。前記一次電源回路は、入力される出力制御信号がアクティブであるときに第1直流電力を出力し、前記出力制御信号がネガティブであるときに前記第1直流電力の出力を遮断し、さらに常に第2直流電力を出力する。前記複数の二次電源回路は、前記第1直流電力が供給され、複数の負荷へ電力を供給する。前記電源制御回路は、前記第1直流電力が供給され、手動スイッチの操作状態の変化に応じて前記複数の二次電源回路の動作状態を制御する。前記スイッチ中継回路は、前記第2直流電力が供給され、前記手動スイッチが操作されていないときにアクティブな前記出力制御信号を前記一次電源回路へ出力し、前記手動スイッチが操作されている状態が予め定められた長押し時間以上継続しているときにネガティブな前記出力制御信号を前記一次電源回路へ出力する。
本発明の他の局面に係る画像形成装置は、前記電源装置と、前記手動スイッチと、印刷処理装置と、を備える。前記印刷処理装置は、シートに画像を形成する。
本発明によれば、簡易な構成により、フリーズ状態になった電源制御回路を再起動可能な電源装置およびそれを備える画像形成装置を提供することが可能になる。
図1は、実施形態に係る電源装置を備える画像形成装置の構成図である。 図2は、実施形態に係る電源装置のブロック図である。 図3は、実施形態に係る電源装置が備えるスイッチ入力回路を表す図である。 図4は、実施形態に係る電源装置が備えるスイッチ中継回路を表す図である。
以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格を有さない。
[画像形成装置10の構成]
実施形態に係る電源装置5は、画像形成装置10の一部である。図1に示される画像形成装置10は、電子写真方式で印刷処理を実行する印刷処理装置4を備える。
前記印刷処理は、シート9に画像を形成する処理である。シート9は、用紙または樹脂フィルムなどのシート状の画像形成媒体である。
図1に示されるように、画像形成装置10は、本体100内に配置されたシート搬送機構3、印刷処理装置4、電源装置5、操作装置8a、表示装置8bおよび電源スイッチ8cなどを備える。
操作装置8aおよび表示装置8bは、ユーザーインターフェイスデバイスである。操作装置8aは、ユーザーの操作を受け付ける装置であり、例えば操作ボタンまたはタッチパネル装置などを含む。表示装置8bは、情報を表示する装置であり、例えば液晶パネルユニットなどを含む。
電源スイッチ8cは、ユーザーによる操作に応じてON状態およびOFF状態の一方から他方へ切り替わる手動スイッチである。電源スイッチ8cは、自動復帰接点である。
本実施形態において、電源スイッチ8cは、操作されていないときにOFF状態であり、操作されているときにON状態である。電源スイッチ8cは、操作が解除されると、前記ON状態から前記OFF状態へ復帰する。
シート搬送機構3において、シート送出機構30が、シート収容部101に収容されたシート9を、シート搬送路300へ送り出し、複数組の搬送ローラー対31が、シート9をシート搬送路300に沿って搬送する。
印刷処理装置4は、光走査ユニット40、感光体41、帯電装置42、現像装置43、トナー補給ユニット44、転写装置45、クリーニング装置46、定着装置47およびモーター400などを備える印刷処理装置である。
ドラム状の感光体41が回転し、帯電装置42が感光体41の表面を帯電させる。光走査ユニット40が、帯電した感光体41の表面にビーム光を走査することにより、感光体41の表面に静電潜像を書き込む。
現像装置43は、感光体41の表面にトナー90を供給することにより、前記静電潜像をトナー像へ現像する。転写装置45は、感光体41の表面の前記トナー像を、シート搬送路300を移動中のシート9に転写する。
定着装置47は、シート9に転写された前記トナー像を加熱することにより、前記トナー像をシート9に定着させる。
クリーニング装置46は、感光体41の表面に残存するトナー90を除去する。トナー補給ユニット44は、未使用のトナー90を現像装置43へ補給する。
モーター400は、シート搬送機構3、現像装置43、転写装置45および定着装置47などが備える回転体および感光体41を駆動する。
電源装置5は、外部電源1000から供給される交流の入力電圧Va0を直流の出力電圧VD2へ変換する直流電源装置である。出力電圧VD2は、複数の負荷へ供給される。外部電源1000は、例えば商用電源である。
[電源装置5の概要]
図2に示されるように、電源装置5は、一次電源回路51と、複数の二次電源回路52と、PMIC53と、スイッチ入力回路54と、を備える。さらに、電源装置5は、CPU(Central Processing Unit)55と、RAM(Random Access Memory)56と、二次記憶装置57と、を備える。
図2に示される例において、一次電源回路51は、電源基板5aに実装されている。一方、複数の二次電源回路52、PMIC53、スイッチ入力回路54、CPU55と、RAM56および二次記憶装置57は、電源基板5aとは異なる制御基板5bに実装されている。
一次電源回路51は、直流電力を出力する回路である。例えば、一次電源回路51が、入力電圧Va0を直流の中間電圧VD11,VD12へ変換するスイッチング電源回路を含むことが考えられる。
本実施形態において、一次電源回路51は、直流の第1中間電圧VD11を第1給電ラインL1へ出力し、直流の第2中間電圧VD12を第2給電ラインL2へ出力する。第1中間電圧VD11および第2中間電圧VD12の違いについては後述する。
なお、第1中間電圧VD11は、複数の二次電源回路52およびPMIC53に印加される。第1中間電圧VD11によって複数の二次電源回路52およびPMIC53に供給される電力が第1直流電力の一例である。
複数の二次電源回路52は、第1中間電圧VD11が供給されることにより、それぞれ直流の出力電圧VD2を出力する。複数の二次電源回路52は、それぞれ独立して接続された複数の第3給電ラインL3に接続されている。
複数の第3給電ラインL3は、それぞれ異なる負荷に接続されている。複数の二次電源回路52は、複数の第3給電ラインL3に出力電圧VD2を出力する。これにより、複数の二次電源回路52は複数の負荷へ電力を供給する。
PMIC53は、第1中間電圧VD11が供給されることによって動作する。PMIC53は、電源スイッチ8cの操作状態の変化に応じて複数の二次電源回路52の動作状態を制御する。PMIC53は、電源制御回路の一例である。
本実施形態において、PMIC53は、スイッチ入力回路54を通じて電源スイッチ8cの操作状態を表す手動スイッチ信号Sg1を入力する。
電源スイッチ8cは、接地ラインとスイッチ信号ラインL0とに接続されている。スイッチ信号ラインL0は、抵抗素子R0を介して第2中間電圧VD12の給電ラインに接続されている。抵抗素子R0は、いわゆるプルアップ抵抗である。
スイッチ入力回路54は、スイッチ信号ラインL0を通じて電源スイッチ8cと接続されている。電源スイッチ8cがON状態になると、スイッチ信号ラインL0と前記接地ラインとが短絡する。
図3に示される例では、スイッチ入力回路54は、抵抗素子R1およびトランジスタTR0を含む周知のスイッチ回路である。スイッチ入力回路54は、電源スイッチ8cが操作されているときにアクティブな手動スイッチ信号Sg1を出力し、電源スイッチ8cが操作されてないときにネガティブな手動スイッチ信号Sg1を出力する。
本実施形態において、PMIC53は、複数の二次電源回路52の状態を起動状態、待機状態および停止状態の3つの動作状態に制御する。
前記起動状態は、前記3つの動作状態のうち最も多くの二次電源回路52が作動している状態である。複数の二次電源回路52が前記起動状態であるとき、CPU55が通常モードで動作しており、画像形成装置10は画像形成に関する全てのジョブを実行可能である。
前記待機状態は、前記起動状態よりも作動中の二次電源回路52が少ない状態であり、前記起動状態よりも消費電力が低い状態である。複数の二次電源回路52が前記待機状態であるとき、CPU55は、前記通常モードよりも消費電力の低い省電力モードで作動さいている。
前記停止状態は、前記待機状態よりも作動中の二次電源回路52が少ない状態であり、前記待機状態よりも消費電力が低い状態である。複数の二次電源回路52が前記停止状態であるとき、CPU55は停止している。
従って、複数の二次電源回路52が前記停止状態であるとき、PMIC53は、電源スイッチ8cの操作状態が変化した場合にのみ、複数の二次電源回路52の動作状態を他の状態へ移行させる。
CPU55は、前記複数の負荷のうちの1つである。即ち、CPU55は、複数の二次電源回路52の1つから複数の第3給電ラインL3の1つを通じて出力電圧VD2が供給される。また、操作装置8aおよび表示装置8bも、前記複数の負荷の一部である。
CPU55は、予め二次記憶装置57に記憶されたプログラムを実行することにより、各種のデータ処理を実行し、さらに、PMIC53を含む複数の機器を制御する。
例えば、CPU55は、印刷処理装置4が備える不図示のモーターを制御する。即ち、印刷処理装置4は、CPU55によって制御される。さらに、CPU55は、PMIC53へ電源制御信号Sg0を出力する。
また、複数の二次電源回路52が前記停止状態または前記待機状態から前記起動状態へ移行したときに、CPU55は、起動通知処理を実行する。
CPU55は、複数の二次電源回路52が前記停止状態または前記待機状態から前記起動状態へ移行したときに自らが起動する。そのため、CPU55が、二次電源回路52からの通電開始により起動したときに、前記起動通知処理を実行することが考えられる。
例えば、前記起動通知処理が、初期画面起動処理および電源ランプ点灯処理の一方または両方を含むことが考えられる。前記初期画面起動処理は、表示装置8bを無表示状態から予め定められた初期画面を表示する状態へ切り替える処理である。前記電源ランプ点灯処理は、表示装置8bが備える電源ランプを消灯状態から点灯状態へ切り替える処理である。
なお、前記初期画面起動処理および前記電源ランプ点灯処理の各々は、前記起動状態への移行を通知する処理の一例である。また、前記停止状態および前記待機状態は、予め定められた非起動状態の一例である。また、前記起動通知処理を実行するCPU55および表示装置8bは、起動通知装置の一例である。
なお、CPU55の代わりに、DSP(Digital Signal Processor)などの他のプロセッサーが採用されることも考えられる。
RAM56は、CPU55が実行するプログラムまたはCPU55がアクセスするデータなどが一次記憶される揮発性の記憶装置である。RAM56は、いわゆる主記憶装置である。
二次記憶装置57は、コンピューター読み取り可能な不揮発性の記憶装置である。例えば、二次記憶装置57がフラッシュメモリーまたはROM(Read Only Memory)などであることが考えられる。二次記憶装置57は、CPU55によって実行されるプログラムを予め記憶している。
複数の二次電源回路52が前記待機状態であるとき、不図示の通信装置が他装置から印刷ジョブを受信することが考えられる。この場合、CPU55は、自らが前記省電力モードから前記通常モードへ移行するとともに、前記起動状態への移行を指示する電源制御信号Sg0を出力する。これにより、複数の二次電源回路52が前記待機状態から前記起動状態へ移行する。
また、複数の二次電源回路52が前記停止状態または前記待機状態である場合において、電源スイッチ8cの操作状態が変化したとき、PMIC53は、複数の二次電源回路52の動作状態を前記起動状態へ移行させる。
なお、手動スイッチ信号Sg1がネガティブからアクティブへ変化したことが、電源スイッチ8cの操作状態が変化したことを示す。
以上に示されるように、PMIC53は、電源スイッチ8cの操作状態の変化および電源制御信号Sg0の内容に応じて複数の二次電源回路52の動作状態を制御する。
ところで、PMIC53が、何らかの原因によってフリーズ状態になることがある。一般に、PMIC53は、再起動することによって前記フリーズ状態から復旧することが多い。
電源装置5は、簡易な構成により、前記フリーズ状態になったPMIC53を再起動可能な構成を備える。以下、その構成について説明する。
[電源装置5の詳細]
図2に示されるように、電源装置5は、スイッチ中継回路6をさらに備える。スイッチ中継回路6は、電源スイッチ8cと一次電源回路51とに接続されている。即ち、スイッチ中継回路6は、スイッチ入力回路54とともに、スイッチ信号ラインL0通じて電源スイッチ8cと接続されている。
スイッチ中継回路6は、第2中間電圧VD12が印加されることによって作動する。第2中間電圧VD12によってスイッチ中継回路6に供給される電力が第2直流電力の一例である。なお、スイッチ入力回路54およびスイッチ中継回路6の一方は、スイッチ信号ラインL0をプルアップする抵抗素子R0を含むことが考えられる。
スイッチ中継回路6は、電源スイッチ8cが操作されていないときにアクティブな出力制御信号Sg3を一次電源回路51へ出力する。さらに、スイッチ中継回路6は、電源スイッチ8cが操作されている状態が予め定められた長押し時間以上継続しているときにネガティブな出力制御信号Sg3を一次電源回路51へ出力する。
一次電源回路51は、入力される出力制御信号Sg3がアクティブであるときに第1中間電圧VD11を出力する。一方、一次電源回路51は、入力される出力制御信号Sg3がネガティブであるときに第1中間電圧VD11の出力を遮断する。
さらに、一次電源回路51は、第2中間電圧VD12を常時出力する。もちろん、一次電源回路51への電力供給が行われていることが前提である。
具体的には、一次電源回路51は、出力スイッチ回路51aを含む。出力スイッチ回路51aは、出力制御信号Sg3がアクティブであるときに第1中間電圧VD11の出力ラインを導通状態にし、出力制御信号Sg3がネガティブであるときに第1中間電圧VD11の出力ラインを遮断する。
[スイッチ中継回路6]
例えば、図4に示されるように、スイッチ中継回路6は、コンデンサーC0およびコンパレーターCM0を備える。
コンデンサーC0は、第2中間電圧VD12の給電ラインおよび電源スイッチ8cに繋がるスイッチ信号ラインL0と電気的に接続されている。
図4に示される例では、コンデンサーC0は、並列接続されたダイオードD0および抵抗素子R2を介してスイッチ信号ラインL0と接続されている。
コンパレーターCM0は、コンデンサーC0の端子電圧VC0と参照電圧VD120とを比較し、比較結果を出力制御信号Sg3として出力する。参照電圧VD120は、第2中間電圧VD12に基づいて生成される。図2に示される例では、2つの抵抗素子R3,R4を含む分圧回路が、第2中間電圧VD12に基づいて参照電圧VD120を生成する。
コンデンサーC0は、電源スイッチ8cが操作されていないときに前記第2直流電力によって蓄電される。さらに、コンデンサーC0は、電源スイッチ8cが操作されているときに電源スイッチ8cを通じて接地ラインへ放電する。
スイッチ信号ラインL0とコンデンサーC0との間の抵抗素子R2は、電源スイッチ8cが操作されているときのコンデンサーC0の放電速度を抑制する。
コンパレーターCM0は、コンデンサーC0の端子電圧VC0が参照電圧VD120よりも高いときにアクティブな出力制御信号Sg3を出力する。さらに、コンパレーターCM0は、コンデンサーC0の端子電圧VC0が参照電圧VD120よりも低いときにネガティブな出力制御信号Sg3を出力する。
また、抵抗素子R5が、コンパレーターCM0の帰還ラインに設けられている。抵抗素子R5は、コンパレーターCM0の動作にヒステリシスを付与する。
出力制御信号Sg3の出力ラインは、抵抗素子R6を通じて第2中間電圧VD12の供給ラインに接続されている。抵抗素子R6は、いわゆるプルアップ抵抗である。
電源スイッチ8cが操作されていない場合、コンデンサーC0が蓄電され、コンデンサーC0の端子電圧VC0が、参照電圧VD120を超える。その後、電源スイッチ8cが操作されない限り、端子電圧VC0が参照電圧VD120を超える状態が維持される。
従って、スイッチ中継回路6は、電源スイッチ8cが操作されていないときに、アクティブな出力制御信号Sg3を一次電源回路51へ出力する。
一方、電源スイッチ8cが操作されている場合、コンデンサーC0が電源スイッチ8cを通じて放電する。そして、コンデンサーC0の放電が開始してから予め定められた長押し時間が経過したときに、コンデンサーC0の端子電圧VC0が、参照電圧VD120を下回る。その後、電源スイッチ8cが操作されている限り、端子電圧VC0が参照電圧VD120を下回る状態が維持される。
従って、スイッチ中継回路6は、電源スイッチ8cが操作されている状態が前記長押し時間以上継続しているときに、ネガティブな出力制御信号Sg3を一次電源回路51へ出力する。
前記長押し時間は、第2抵抗素子R2およびコンデンサーC0を含むRC回路の時定数によって定まる。
そして、ネガティブな出力制御信号Sg3が出力された後に、再び電源スイッチ8cが操作されなくなると、コンデンサーC0の端子電圧VC0が、徐々に増大し、やがて参照電圧VD120を上回る。これにより、スイッチ中継回路6が、再びアクティブな出力制御信号Sg3を一次電源回路51へ出力する。
従って、電源スイッチ8cが操作されている状態が前記長押し時間以上継続した後、電源スイッチ8cが操作されなくなる場合、一次電源回路51は、PMIC53および二次電源回路52への第1中間電圧VD11の出力を一時的に遮断する。これにより、PMIC53が再起動する。
本実施形態において、前記長押し時間は、電源スイッチ8cの操作が開始してからCPU55による前記起動通知処理が実行されるまでの時間よりも長い時間である。
通常、ユーザーは、画像形成装置10を起動させるために電源スイッチ8cを操作する場合、少なくとも前記初期画面が表示装置8bに表示されたとき、または、前記電源ランプが点灯したときに、電源スイッチ8cの操作を止める。
従って、PMIC53が正常に動作している場合、ユーザーは、電源スイッチ8cを操作し始めてから前記長押し時間が経過する前に、電源スイッチ8cの操作を止める。その結果、第1中間電圧VD11の出力は継続され、PMIC53は再起動しない。
一方、PMIC53が前記フリーズ状態である場合、ユーザーによって電源スイッチ8cが操作されても、複数の二次電源回路52が前記起動状態へ移行せず、前記初期画面の表示および前記電源ランプの点灯が生じない。この場合、ユーザーは、前記長押し時間が経過するまで電源スイッチ8cを操作し続けやすい。
そして、電源スイッチ8cが操作される状態が前記長押し時間以上継続すると、スイッチ中継回路6の作用によってPMIC53が再起動する。これにより、PMIC53が正常な状態へ復旧すると、PMIC53は、複数の二次電源回路52を前記停止状態または前記待機状態から前記起動状態へ移行させる。その結果、画像形成装置10が正常に起動する。
本実施形態によれば、簡易な構成により、フリーズ状態になったPMIC53を再起動可能な電源装置5を実現することができる。
3 :シート搬送機構
4 :印刷処理装置
5 :電源装置
5a :電源基板
5b :制御基板
6 :スイッチ中継回路
8a :操作装置
8b :表示装置
8c :電源スイッチ(手動スイッチ)
9 :シート
10 :画像形成装置
30 :シート送出機構
31 :搬送ローラー対
40 :光走査ユニット
41 :感光体
42 :帯電装置
43 :現像装置
44 :トナー補給ユニット
45 :転写装置
46 :クリーニング装置
47 :定着装置
51 :一次電源回路
51a :出力スイッチ回路
52 :二次電源回路
54 :スイッチ入力回路
55 :CPU(プロセッサー)
56 :RAM
57 :二次記憶装置
90 :トナー
100 :本体
101 :シート収容部
300 :シート搬送路
400 :モーター
1000 :外部電源
C0 :コンデンサー
CM0 :コンパレーター
D0 :ダイオード
L0 :スイッチ信号ライン
L1 :第1給電ライン
L2 :第2給電ライン
L3 :第3給電ライン
R0〜R6 :抵抗素子
Sg0 :電源制御信号
Sg1 :手動スイッチ信号
Sg3 :出力制御信号
VC0 :端子電圧
VD11 :第1中間電圧(第1直流電力)
VD12 :第2中間電圧(第2直流電力)
VD120 :参照電圧
VD2 :出力電圧
Va0 :入力電圧

Claims (5)

  1. 入力される出力制御信号がアクティブであるときに第1直流電力を出力し、前記出力制御信号がネガティブであるときに前記第1直流電力の出力を遮断し、さらに常に第2直流電力を出力する一次電源回路と、
    前記第1直流電力が供給され、複数の負荷へ電力を供給する複数の二次電源回路と、
    前記第1直流電力が供給され、手動スイッチの操作状態の変化に応じて前記複数の二次電源回路の動作状態を制御する電源制御回路と、
    前記第2直流電力が供給され、前記手動スイッチが操作されていないときにアクティブな前記出力制御信号を前記一次電源回路へ出力し、前記手動スイッチが操作されている状態が予め定められた長押し時間以上継続しているときにネガティブな前記出力制御信号を前記一次電源回路へ出力するスイッチ中継回路と、を備える電源装置。
  2. 前記複数の負荷の1つが、前記電源制御回路へ電源制御信号を出力するプロセッサーであり、
    前記電源制御回路は、前記手動スイッチの操作状態の変化および前記電源制御信号の内容に応じて前記複数の二次電源回路の動作状態を制御する、請求項1に記載の電源装置。
  3. 前記スイッチ中継回路は、
    前記第2直流電力の給電ラインおよび前記手動スイッチと電気的に接続されたコンデンサーと、
    前記コンデンサーの端子電圧と前記第2直流電力に基づく参照電圧とを比較し、比較結果を前記出力制御信号として出力するコンパレーターと、を含み、
    前記コンデンサーは、前記手動スイッチが操作されていないときに前記第2直流電力によって蓄電され、前記手動スイッチが操作されているときに前記手動スイッチを通じて放電し、
    前記コンパレーターは、前記コンデンサーの端子電圧が前記参照電圧よりも高いときにアクティブな前記出力制御信号を出力し、前記コンデンサーの端子電圧が前記参照電圧よりも低いときにネガティブな前記出力制御信号を出力する、請求項1または請求項2に記載の電源装置。
  4. 請求項1から請求項3のいずれか1項に記載の電源装置と、
    前記手動スイッチと、
    シートに画像を形成する印刷処理装置と、を備える画像形成装置。
  5. 前記複数の二次電源回路が、予め定められた非起動状態から前記非起動状態よりも消費電力の大きな起動状態へ移行したときに、前記起動状態への移行を通知する起動通知装置をさらに備え、
    前記長押し時間は、前記手動スイッチの操作が開始してから前記起動通知装置が通知するまでの時間よりも長い時間である、請求項4に記載の画像形成装置。
JP2017241093A 2017-12-15 2017-12-15 電源装置、画像形成装置 Expired - Fee Related JP6747422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017241093A JP6747422B2 (ja) 2017-12-15 2017-12-15 電源装置、画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017241093A JP6747422B2 (ja) 2017-12-15 2017-12-15 電源装置、画像形成装置

Publications (2)

Publication Number Publication Date
JP2019109625A JP2019109625A (ja) 2019-07-04
JP6747422B2 true JP6747422B2 (ja) 2020-08-26

Family

ID=67179763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017241093A Expired - Fee Related JP6747422B2 (ja) 2017-12-15 2017-12-15 電源装置、画像形成装置

Country Status (1)

Country Link
JP (1) JP6747422B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691312B1 (ja) 2019-10-21 2020-04-28 富士通クライアントコンピューティング株式会社 情報処理システム、情報処理装置およびプログラム
US20240211010A1 (en) * 2021-06-01 2024-06-27 Google Llc True load disconnect reset of computing devices

Also Published As

Publication number Publication date
JP2019109625A (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
JP5812539B2 (ja) 画像形成装置
JP2002333872A (ja) Lcd電源制御方法とその制御回路及びこの制御回路を有する画像形成装置
JP6101645B2 (ja) 画像形成装置
JP6747422B2 (ja) 電源装置、画像形成装置
JP2014085582A (ja) 画像形成装置及びその制御方法、並びにプログラム
JP2008065242A (ja) 画像形成装置
JP2008300922A (ja) 画像処理装置、画像処理装置の制御方法、制御プログラム及び記録媒体
JP2013210437A (ja) 画像形成装置
JP2011229209A (ja) 制御装置及びこれを備えた画像形成装置
US8860973B2 (en) Image processing apparatus, image processing method, and computer program product
JP6106623B2 (ja) 画像形成装置
US20190068819A1 (en) Information processing apparatus, power control method in information processing apparatus, and storage medium
JP6142590B2 (ja) 起動動作制御装置、画像処理装置、起動動作制御プログラム
JP2019191413A (ja) 画像形成装置
JP4189466B2 (ja) 画像形成装置
CN110191247B (zh) 控制存储单元的信息处理装置及信息处理方法
JP2014167686A (ja) 電子機器
JP6414035B2 (ja) 画像形成装置
JP5982329B2 (ja) 電源装置、電子機器及び画像形成装置
JP2019204209A (ja) 情報処理装置、給電制御方法
JP4893538B2 (ja) 情報処理装置およびプログラム
JP2023067429A (ja) 画像形成装置
JP2023156014A (ja) 電子機器、画像形成装置および電子機器の制御方法
JP2001166645A (ja) 画像形成装置
JP2005004003A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees