JP2001189415A - ワイヤボンディング方法及びこれを用いた半導体パッケージ - Google Patents

ワイヤボンディング方法及びこれを用いた半導体パッケージ

Info

Publication number
JP2001189415A
JP2001189415A JP2000309733A JP2000309733A JP2001189415A JP 2001189415 A JP2001189415 A JP 2001189415A JP 2000309733 A JP2000309733 A JP 2000309733A JP 2000309733 A JP2000309733 A JP 2000309733A JP 2001189415 A JP2001189415 A JP 2001189415A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
semiconductor
chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000309733A
Other languages
English (en)
Inventor
Young Kuk Park
英 國 朴
Heishun Kan
丙 濬 韓
Zaito Kin
在 東 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Korea Inc
Amkor Technology Inc
Original Assignee
Amkor Technology Korea Inc
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Korea Inc, Amkor Technology Inc filed Critical Amkor Technology Korea Inc
Publication of JP2001189415A publication Critical patent/JP2001189415A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ダイ対ダイワイヤボンディングを回避してボ
ンディング収率を向上させ、キャピラリー（capillar
y）の寿命を延長し、生産費を節減し得るワイヤボンデ
ィング方法及びこれを用いた半導体パッケージを提供す
る。 【解決手段】 樹脂層を基本層にし、中央に半導体チッ
プが搭載されるチップ搭載領域を備え、チップ搭載領域
の外周縁に多数の回路パターンが形成され、チップ搭載
領域の外周縁に伝達パターンが形成される回路基板を提
供する段階;回路基板のチップ搭載領域に多数の半導体
チップをスタックして接着し、又は平面上に多数の半導
体チップを配列して接着する段階;半導体チップ中、い
ずれか一つの半導体チップの入出力パッドと回路基板の
伝達パターンとを導電性ワイヤでボンディングする段
階;半導体チップ中、他の半導体チップの入出力パッド
と回路基板の伝達パターンとを導電性ワイヤでボンディ
ングして半導体チップ等が伝達パターンを経由して互い
に電気的に導通されるようにする段階とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はワイヤボンディング
方法及びこれを用いた半導体パッケージに関するもの
で、より詳しくは半導体チップをスタック（Stack；積
層）させるか、または水平面上に多数個を具備させて相
互信号の交換がなされる半導体パッケージに於いて、ダ
イ対ダイワイヤボンディング（Die to Die Wire Bo
nding ；半導体チップと半導体チップとを直接ワイヤ
で接続するボンディング）を回避してボンディング収率
を向上させると共に、キャピラリー（capillary）の寿
命を延長し、また生産費を節減し得るワイヤボンディン
グ方法及びこれを用いた半導体パッケージに関するもの
である。
【０００２】通常、印刷回路基板、リードフレームまた
は回路フイルム（以下、印刷回路基板に対してだけ説明
する）等に多数の半導体チップをスタックさせるか、ま
たは多数の半導体チップを水平面上に位置させて封止材
で封止させた半導体パッケージをスタック型の半導体パ
ッケージ、またはＭＣＭ（Multi Chip Module）とい
う。このような半導体パッケージは、通常、封止材内側
の半導体チップが印刷回路基板の回路パターンにワイヤ
で連結されると共に、前記半導体チップ等の相互間をま
たワイヤで連結させる。
【０００３】このような半導体パッケージ中で、印刷回
路基板２０を用いたスタック型の半導体パッケージ１０
０’を図１に図示しており、また、封止前の状態を図２
に示している。図１及び図２に示したように、上面に多
数列（例えば２列）に入出力パッド２ａを具備した第１
半導体チップ２を備え、前記第１半導体チップ２の上面
にもまた、多数の入出力パッド４ａを具備した第２半導
体チップ４が接着手段６で接着されている。前記第１半
導体チップ２の底面には、接着手段６で印刷回路基板２
０が接着されている。
【０００４】周知のように、前記印刷回路基板２０は、
樹脂層２２を中心に、その上，下面に多数の回路パター
ン２４が形成されている。即ち、前記第１半導体チップ
２を中心に、その外周縁に多数のポンドフィンガー２４
ａを包含する回路パターン２４が放射状に形成されてお
り、前記回路パターン２４は、ビアホール２５を通じて
樹脂層２２底面のボールランド２４ｂを包含する回路パ
ターン２４に連結されている。
【０００５】前記、樹脂層２２の上面には、前記ポンド
フィンガー２４ａを除外した回路パターン２４が絶縁性
のカバーコート２６等でコーティング（coating）され
ており、前記樹脂層２２底面のボールランド２４ｂを除
外した回路パターン２４もまたカバーコート２６等でコ
ーティングされている。前記第１半導体チップ２と第２
半導体チップ４の特定入出力パッド２ａ，４ａは導電性
ワイヤ８ａにより電気的に接続されており、また前記第
１半導体チップ２または第２半導体チップ４の入出力パ
ッド２ａ，４ａは他の導電性ワイヤ８ｂにより印刷回路
基板２０のポンドフィンガー２４ａに電気的に接続され
ている。
【０００６】参考として、前記のように第１半導体チッ
プ２と第２半導体チップ４とを連結する導電性ワイヤ８
ａ，８ｂは主に接地用または電源用である。一方、前記
第１半導体チップ２、第２半導体チップ４及び導電性ワ
イヤ８ａ，８ｂ等は外部環境から保護されるように封止
材で封止されて一定の形状の封止部３０をなしている。
また、前記印刷回路基板２０底面のボールランド２４ｂ
にも導電性ボール４０が融着されて入出力端子として使
用されるようになっている。一方、前記第１半導体チッ
プ２と第２半導体チップ４の入出力パッド２ａ，４ａを
ワイヤでボンディングする方法及び前記入出力パッド２
ａ，４ａを印刷回路基板２０のポンドフィンガー２４ａ
にボンディングする方法を図３乃至図６を参照して説明
する。
【０００７】まず、第１半導体チップ２の特定入出力パ
ッド２ａ上に導電性ワイヤを用いて一定の大きさの導電
性ボール８ｄを形成し、前記導電性ワイヤの終わり端を
切断する（図３参照）。図面中、未説明の符号５０は、
ワイヤボンディングを実施するワイヤボンダーの一部分
であるキャピラリーを図示したものである。次いで、第
２半導体チップ４の特定入出力パッド４ａに導電性ワイ
ヤの一端を接続した後、第１半導体チップ２の入出力パ
ッド２ａに形成された導電性ボール８ｄにその導電性ワ
イヤの他の端を接続する（図４及び図５参照）。
【０００８】ここで、周知のように、一番目にボンディ
ングされる領域（半導体チップ４の入出力パッド４ａ）
には導電性ワイヤにボールを形成して融着し、二番目に
ボンディングされる領域（これは通常的に印刷回路基板
のポンドフィンガーにボンディングされるが、ここでは
他の半導体チップ２の入出力パッド２ａにボンディング
される）は、キャピラリー５０が前記導電性ワイヤを前
記ボンディング領域に強く摩擦して融着させると共に、
導電性ワイヤの終わり端を切断する。継続して、前記第
１の半導体チップ２の他の入出力パッド２ａに導電性ワ
イヤの一端を接続した後、他の端を印刷回路基板２０に
形成されたポンドフィンガー２４ａにボンディングを行
なう。
【０００９】しかし、このような半導体パッケージ及び
ワイヤボンディング方法は、第１半導体チップの入出力
パッドに予め導電性ボールを形成し、その上にワイヤボ
ンディングをさらに実施するものであることから、ワイ
ヤのボンディング不良を招来するか、あるいはボンディ
ングの収率を低下させる。また、前記第１半導体チップ
と第２半導体チップとを直接導電性ワイヤでボンディン
グしても二番目にボンディングされる半導体チップの入
出力パッドがキャピラリーの振動エネルギ一により破損
されたり、または、半導体チップそれ自体がクラック
（Crack）したりすることがある。
【００１０】また、前記導電性ボール上にキャピラリー
が再び接触してワイヤボンディングがなされることか
ら、キャピラリーの寿命が短縮すると共に、キャピラリ
ーの端部を非常に汚染するという虞があった。また、第
１半導体チップの入出力パッドに導電性ボールを別に形
成する工程が要求されるので、ワイヤボンディングの時
間が長くかかり、また、全体的な半導体パッケージの製
造費用が上昇する問題点がある。
【００１１】
【発明が解決しようとする課題】本発明は上記のような
従来の問題点を解決すべく創案されたものであり、本発
明の目的は、半導体チップをスタック（Stack）させる
か、または水平面上に多数個を具備して相互に信号の交
換がなされる半導体パッケージにおいて、ダイ対ダイワ
イヤボンディングを回避してボンディング収率を向上さ
せることができるワイヤボンディング方法及びこれを用
いた半導体パッケージの提供にある。
【００１２】本発明の他の目的は、キャピラリー（capi
llary ）の寿命を延ばし、また生産費を節減することが
できるワイヤボンディング方法及びこれを用いた半導体
パッケージの提供にある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に本発明によるワイヤボンディング方法は、樹脂層を基
本層にして、中央には半導体チップが搭載されるチップ
搭載領域を具備し、前記チップ搭載領域の外周縁には多
数の回路パターンが形成されると共に、前記チップ搭載
領域の外周縁には伝達パターンが形成される回路基板を
提供する段階と;前記回路基板のチップ搭載領域に多数
の半導体チップをスタックして接着するか、または平面
上に多数の半導体チップを配列して接着する段階と;前
記半導体チップ中、いずれか一つの半導体チップの入出
力パッドと前記回路基板の伝達パターンとを導電性ワイ
ヤでボンディングする段階と;前記半導体チップ中、他
の半導体チップの入出力パッドと前記回路基板の伝達パ
ターンとを導電性ワイヤでボンディングして前記半導体
チップ等が前記伝達パターンを経由して互いに電気的に
道通されるようにする段階とを包含してなることを特徴
とする。
【００１４】ここで、前記回路基板提供段階は、前記伝
達パターンが前記チップ搭載領域と回路パターンとの間
に少なくとも一つ以上形成された回路基板を提供するこ
とができる。また、前記回路基板提供段階は、伝達パタ
ーンが前記回路パターンの長方向に対して垂直の方向に
形成された回路基板を提供することができる。また、前
記回路基板提供段階は伝達パターンに銀（Ａｇ）または
金（Ａｕ）が鍍金された回路基板を提供することができ
る。また、前記伝達パターンは多数の回路パターン中、
特定のいくつかの回路パターンを利用することもでき
る。
【００１５】前記目的を達成するために本発明による半
導体パッケージは、多数の入出力パッドが具備された少
なくとも一つ以上の第１半導体チップと;前記第１半導
体チップの上面または外周縁にさらに多数の入出力パッ
ドが具備されたまま位置された少なくとも一つ以上の第
２半導体チップと;前記第１半導体チップまたは第２半
導体チップの底面に接着手段で接着され、樹脂層を中心
にして、前記第１半導体チップ及び第２半導体チップの
外周縁に多数の回路パターンが形成されると共に、前記
第１半導体チップ及び第２半導体チップの外周縁に多数
の伝達パターンが形成されており、前記樹脂層の上面ま
たは底面には前記回路パターンと連結された多数のボー
ルランドを包含してなる回路基板と;前記第１半導体チ
ップ及び第２半導体チップの入出力パッドと前記伝達パ
ターンとを電気的に接続させ、また前記第１半導体チッ
プ及び第２半導体チップの他の入出力パッドと回路パタ
ーンとを電気的に接続する導電性ワイヤと;前記第１半
導体チップ、第２半導体チップ及び導電性ワイヤ等を外
部環境から保護するように封止材で封止して形成された
封止部と;前記回路基板のボールランドに融着された多
数の導電性ボールを包含してなることを特徴とする。
【００１６】ここで、前記伝達パターンは、前記チップ
搭載領域と回路パターンとの間に少なくとも一つ以上に
形成することができる。また、前記伝達パターンは前記
回路パターンの長方向に対して垂直の方向に形成ができ
る。また、前記伝達パターンには、銀（Ａｇ）または金
（Ａｕ）で鍍金することができる。
【００１７】また、前記伝達パターンは多数の回路パタ
ーン中、特定のいくつかの回路パターンを利用すること
もできる。上述したように、本発明によるワイヤボンデ
ィング方法及びこれを用いた半導体パッケージによれ
ば、第１半導体チップと第２半導体チップの入出力パッ
ドとを連結するために伝達パターンを別途にさらに形成
することによって、ボンディングの収率を向上させるこ
とができる。また、ワイヤボンディングの工程中、ワイ
ヤボンダーのキャピラリーの汚染を減少させることによ
って、その寿命を延長させることができる。また、ワイ
ヤボンディングの工程で入出力パッドに予め導電性ボー
ルを形成する必要がないので、製造工程が簡単で、生産
費の節減ができる。
【００１８】
【発明の実施の形態】以下、本発明を添付図面を参照し
て詳細に説明する。まず、樹脂層２２を基本層に、中央
には半導体チップが搭載される領域２２ａを備え、前記
チップ搭載領域２２ａの外周縁には、ポンドフィンガー
２４ａを有する多数の回路パターン２４が形成されてお
り、前記チップ搭載領域２２ａと回路パターン２４との
間には導電性伝達パターン６０が形成された回路基板を
提供する。また、前記回路基板のチップ搭載領域２２ａ
に多数の半導体チップをスタックして接着させるか、ま
たは平面上に多数の半導体チップを配列して接着させ
る。ここでは、多数の半導体チップがスタックされた状
態のものを一例として示している。また、ここでは、前
記回路基板の構造をある程度具体的に例示しているが、
前記のような回路基板の他にリードフレームもまた使用
が可能である。
【００１９】継続して、本発明の核心部分であるワイヤ
ボンディング方法の一例を、図７乃至図９を参照して説
明する。図示したように、回路基板上に多数の半導体チ
ップがスタックされており、前記半導体チップの外周縁
には、少なくとも一つ以上の伝達パターン６０を備えて
いる。ここで前記半導体チップは、便宜上、第１半導体
チップ２及び第２半導体チップ４に区分される。
【００２０】次いで、ワイヤボンダー（図示せず）のキ
ャピラリー５０を用いて第１半導体チップ２の入出力パ
ッド２ａに導電性ワイヤ８ａの一端をボンディングした
後、他の端を伝達パターン６０にボンディングする（図
７参照）。継続して、さらに他の導電性ワイヤ８ｂの一
端を第２半導体チップ４の入出力パッド４ａにボンディ
ングした後、他の端を前記伝達パターン６０にボンディ
ングする（図８参照）。よって、第１半導体チップ２
（または第２半導体チップ４）の電気信号は、導電性ワ
イヤ８ａ、伝達パターン６０、再び導電性ワイヤ８ｂを
通じて第２半導体チップ４（または第２半導体チップ
１）に伝達される。
【００２１】ここで、前記回路基板は、伝達パターン６
０が前記回路パターン２４の長方向に対して垂直の方向
に形成ができるし、また、前記伝達パターン２４に銀
（Ａｇ）または金（Ａｕ）で鍍金された回路基板を提供
することもできる。また、前記伝達パターン６０は多数
の回路パターン２４中、特定のいくつかの回路パターン
を利用することもできる。前記のようにして、ボンディ
ングの作業時、二番目にボンディングされる領域が、従
来のように半導体チップの入出力パッドではない絶縁性
の伝達パターンであるので、前記半導体チップの入出力
パッドには、従来のように、キャピラリーの強い振動エ
ネルギ一等が伝達されないことかから、その入出力パッ
ドが容易に破損されることがなくなる。
【００２２】次いで、前記第１半導体チップ２（または
第２半導体チップ４）の他の入出力パッド２ａ，４ａに
導電性ワイヤ８ｃの一端をボンディングした後、他の端
を回路パターン２４中、ポンドフィンガー２４ａに接続
する（図９）。もちろん、前記第２半導体チップ４また
は第１半導体チップ２とポンドフィンガー２４ａとを導
電性ワイヤ８ｃでまずボンディングした後、前記第１半
導体チップ２または第２半導体チップ４の入出力パッド
２ａ，４ａと伝達パターン６０とを導電性ワイヤでボン
ディングすることもできるが、本発明はこれに限定する
ものではない。
【００２３】図１０は本発明による半導体パッケージ１
００の断面図であり、図１１は本発明による半導体パッ
ケージ１００が封止材３０で封止される前の状態を図示
した平面図である。まず、上面に多数列に入出力パッド
２ａが形成された第１半導体チップ２が具備されてい
る。前記第１半導体チップ２の上面には、また、上部に
入出力パッド４ａが形成された第２半導体チップ４が接
着手段６で接着されている。
【００２４】前記第１半導体チップ２の底面には、接着
手段６で回路基板２０が接着されている。この回路基板
２０は、周知のように樹脂層２２を中心に前記第１半導
体チップ２の外周縁にポンドフィンガー２４ａを包含す
る多数の導電性回路パターン２４が放射状に形成されて
いる。また、前記樹脂層２２の底面には、ボールランド
２４ｂを包含する多数の導電性回路パターン２４が形成
されている。前記ポンドフィンガー２４ａには、以後、
導電性ワイヤとのボンディング力を向上させるために、
銀（Ａｇ）または金（Ａｕ）で鍍金されており、前記ボ
ールランド２４ｂには、以後、導電性ボール４０との融
着力を向上させるために銀（Ａｇ），ニッケル（Ｎｉ）
及びパラジウム（Ｐｄ）等で鍍金されている。
【００２５】また、前記ポンドフィンガー２４ａ及びボ
ールランド２４ｂを包含する回路パターン２４は、銅
（Ｃｕ）または合金（Alloy）４２等で形成されてい
る。また、前記ポンドフィンガー２４ａ及びボールラン
ド２４ｂを除外した回路パターン２４は、絶縁性のカバ
ーコート２６等でコーティングされて外部環境から保護
するようになっている。
【００２６】ここで、前記ポンドフィンガー２４ａを包
含する回路パターン２４とボールランド２４ｂを包含す
る回路パターン２４は、樹脂層２２を貫通する導電性ビ
アホール２５により相互に連結されている。一方、前記
第１半導体チップ２と前記ポンドフィンガー２４ａとの
間には一定の距離に離隔された伝達パターン６０が形成
されている。前記伝達パターン６０は、略前記ポンドフ
ィンガー２４ａを包含する回路パターン２４の長方向に
対して垂直の方向に形成されており、少なくとも一つ以
上が形成されている。前記伝達パターン６０は、カバー
コート２６によりコーティングされることなく、また、
表面には、以後、導電性ワイヤ８ａ，８ｂとのボンディ
ングを容易にするために、銀（Ａｇ）または金（Ａｕ）
等で鍍金することができる。
【００２７】ここで、前記伝達パターンは、多数の回路
パターン中、特定のいくつかの回路パターンを伝達パタ
ーンとして専用して使用することもできる。継続して、
前記第１半導体チップ２の入出力パッド２ａと前記伝達
パターン６０とは導電性ワイヤ８ａにより相互に電気的
に接続されている。また、前記第２半導体チップ４の入
出力パッド４ａもまた、前記伝達パターン６０と導電性
ワイヤ８ｂにより電気的に接続されている。また、前記
第１半導体チップ２または第２半導体チップ４の入出力
パッド２ａ、４ａは導電性ワイヤ８ｃによりポンドフィ
ンガー２４ａに接続されている。
【００２８】したがって、第１半導体チップ２の電気的
な信号（例えば、グラウンドまたは電源）は、導電性ワ
イヤ８ａにより伝達パターン６０へ伝達された後、再び
導電性ワイヤ８ｂにより第２半導体チップ４に伝達され
る。また、第２半導体チップ４の電気的な信号は、導電
性ワイヤ８ｂにより伝達パターン６０へ伝達された後、
再び導電性ワイヤ８ａにより第１半導体チップ２に伝達
される。一方、第１半導体チップ２または第２半導体チ
ップ４で通常の電気的な信号は導電性ワイヤ８ｃを通じ
てポンドフィンガー２４ａを包含する回路パターン２４
へ伝達される。また、前記ポンドフィンガー２４ａ及び
回路パターン２４に伝達された信号は導電性ビアホール
２５により下部のボールランド２４ｂを包含する回路パ
ターン２４へ伝達される。
【００２９】継続して、前記第１半導体チップ２、第２
半導体チップ４、及び多数の導電性ワイヤ８ａ，８ｂ，
８ｃと伝達パターン６０、ポンドフィンガー２４ａ等を
包含する回路基板２０の一面は、エポキシモルディング
コンパウンド（Epoxy Molding Compound）または液相
封止材等の封止材３０で封止されている。
【００３０】また、前記回路基板２０の底面に具備され
た回路パターン２４中、ボールランド２４ｂにソルダボ
ールのような多数の導電性ボール４０が融着された後、
マザーボードに実装されるようになっている。ここで、
前記半導体パッケージは、上述したように一般的な印刷
回路基板が包含されたことに対してだけ説明したが、本
発明は、これに限定されない。即ち、前記回路基板は、
樹脂層と回路パターン等とで構成される回路フイルム
（circuit fillm）を利用することもできるし、はなは
だしくはリードフレームの利用もできる。
【００３１】また、ここで前記第１半導体チップ上に第
２半導体チップがスタックされたことに対してだけ説明
したが、本発明はこれに限定されず、前記回路基板に前
記第１半導体チップ及び第２半導体チップが一定の距離
に離隔され接着されたＭＣＭ型の半導体パッケージも可
能である。また、ここで前記第１半導体チップ及び第２
半導体チップの数は各々一つに対してだけ説明したが、
本発明はこれに限定されず、各々多数個を具備した半導
体パッケージにも適用することも可能である。
【００３２】なお、本発明は前記実施の形態に限定され
ることなく、本発明の範疇と思想を外れない範囲内にお
いて多様に変形して実施することが可能である。
【００３３】
【発明の効果】上述したように、本発明によるワイヤボ
ンディング方法及びこれを用いた半導体パッケージによ
れば、第１半導体チップと第２半導体チップの入出力パ
ッドとを連結するために伝達パターンをさらに別途に形
成することによって、ボンディングの収率を向上させる
効果がある。また、ワイヤボンディングの工程中、ワイ
ヤボンダーのキャピラリーの汚染を減少させることがで
き、したがって、その寿命を延長させることができる効
果を有する。さらに、ワイヤボンディングの工程で、入
出力パッドに予め導電性ボールを形成する必要がないの
で、製造工程が簡単で、生産費を節減する効果が奏す
る。
【図面の簡単な説明】
【図１】従来の半導体チップと半導体チップとを導電性
ワイヤでボンディングし、これを封止した一例としての
半導体パッケージの断面図である。
【図２】図１に示す半導体パッケージの封止前の状態を
示す平面図である。
【図３】従来の半導体チップと半導体チップとを導電性
ワイヤでボンディングするための工程の一例を説明する
図である。
【図４】従来の半導体チップと半導体チップとを導電性
ワイヤでボンディングするための工程の一例を説明する
図である。
【図５】従来の半導体チップと半導体チップとを導電性
ワイヤでボンディングするための工程の一例を説明する
図である。
【図６】従来の半導体チップと半導体チップとを導電性
ワイヤでボンディングするための工程の一例を説明する
図である。
【図７】本発明のワイヤボンディング方法を説明する図
である。
【図８】本発明のワイヤボンディング方法を説明する図
である。
【図９】本発明のワイヤボンディング方法を説明する図
である。
【図１０】本発明によるワイヤボンディング方法を適用
した一例としての半導体パッケージの断面図である。
【図１１】図１０に示す半導体パッケージの、封止前の
状態を示す平面図である。
【符号の説明】
２ 第１半導体チップ ２ａ 第１半導体チップの入出力パッド ４ 第２半導体チップ ４ａ 第２半導体チップの入出力パッド ６ 接着手段 ８ａ，８ｂ，８ｃ 導電性ワイヤ ２０ 印刷回路基板 ２２ 樹脂層 ２４ 回路パターン ２４ａ ポンドフィンガー ２４ｂ ボールランド ２５ ビアホール ２６ カバーコート ３０ 封止部 ４０ 導電性ボール ５０ キャピラリー ６０ 伝達パターン １００ 本発明による半導体パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 在 東 大韓民国 ソウル特別市 廣津區 九宜３ 洞 現代アパート ２團地 209−402 Ｆターム(参考） 5F044 AA03 AA05 AA10 AA12

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 樹脂層を基本層にして、中央には半導体
    チップが搭載されるチップ搭載領域を備え、前記チップ
    搭載領域の外周縁に多数の回路パターンが形成されると
    共に、前記チップ搭載領域の外周縁には伝達パターンが
    形成される回路基板を提供する段階と;前記回路基板の
    チップ搭載領域に多数の半導体チップをスタックして接
    着するか、または平面上に多数の半導体チップを配列し
    て接着する段階と;前記半導体チップ中、いずれか一つ
    の半導体チップの入出力パッドと前記回路基板の伝達パ
    ターンとを導電性ワイヤでボンディングする段階と;前
    記半導体チップ中、他の半導体チップの入出力パッドと
    前記回路基板の伝達パターンとを導電性ワイヤでボンデ
    ィングして前記半導体チップ等が前記伝達パターンを経
    由して互いに電気的に導通されるようにする段階とを包
    含してなることを特徴とするワイヤボンディング方法。
  2. 【請求項２】 前記回路基板提供段階は、前記伝達パタ
    ーンが前記チップ搭載領域と回路パターンとの間に少な
    くとも一つ以上形成された回路基板が提供されることを
    特徴とする請求項１記載のワイヤボンディング方法。
  3. 【請求項３】 前記回路基板提供段階は、伝達パターン
    が前記回路パターンの長方向に対して垂直の方向に形成
    された回路基板が提供されることを特徴とする請求項１
    又は２記載のワイヤボンディング方法。
  4. 【請求項４】 前記回路基板提供段階は、伝達パターン
    に銀（Ａｇ）または金（Ａｕ）が鍍金された回路基板が
    提供されることを特徴とする請求項１又は２記載のワイ
    ヤボンディング方法。
  5. 【請求項５】 前記伝達パターンは多数の回路パターン
    中、特定のいくつかの回路パターンが利用されたことを
    特徴とする請求項１記載のワイヤボンディング方法。
  6. 【請求項６】 多数の入出力パッドを備えた少なくとも
    一つ以上の第１半導体チップと;前記第１半導体チップ
    の上面または外周縁にさらに多数の入出力パッドを具備
    して位置される少なくとも一つ以上の第２半導体チップ
    と;前記第１半導体チップまたは第２半導体チップの底
    面に接着手段で接着され、樹脂層を中心にして、前記第
    １半導体チップ及び第２半導体チップの外周縁に多数の
    回路パターンが形成されると共に、前記第１半導体チッ
    プ及び第２半導体チップの外周縁に多数の伝達パターン
    が形成されており、前記樹脂層の上面または底面には、
    前記回路パターンと連結された多数のボールランドを包
    含してなる回路基板と;前記第１半導体チップ及び第２
    半導体チップの入出力パッドと前記伝達パターンとを電
    気的に接続し、また前記第１半導体チップ及び第２半導
    体チップの他の入出力パッドと回路パターンとを電気的
    に接続する導電性ワイヤと;前記第１半導体チップ、第
    ２半導体チップ及び導電性ワイヤ等を外部環境から保護
    するように封止材で封止して形成された封止部と;前記
    回路基板のボールランドに融着された多数の導電性ボー
    ルを包含してなることを特徴とする半導体パッケージ。
  7. 【請求項７】 前記伝達パターンは、前記チップ搭載領
    域と回路パターンとの間に少なくとも一つ以上形成され
    たことを特徴とする請求項６記載の半導体パッケージ。
  8. 【請求項８】 前記伝達パターンは、前記回路パターン
    の長方向に対して垂直の方向に形成されたことを特徴と
    する請求項６又は請求項７記載の半導体パッケージ。
  9. 【請求項９】 前記伝達パターンには、銀（Ａｇ）また
    は金（Ａｕ）が鍍金されたことを特徴とする請求項６又
    は請求項７記載の半導体パッケージ。
  10. 【請求項１０】 前記伝達パターンは、多数の回路パタ
    ーン中、特定のいくつかの回路パターンが利用されたこ
    とを特徴とする請求項６記載の半導体パッケージ。
JP2000309733A 1999-12-20 2000-10-10 ワイヤボンディング方法及びこれを用いた半導体パッケージ Pending JP2001189415A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999/P59329 1999-12-20
KR1019990059329A KR20010064907A (ko) 1999-12-20 1999-12-20 와이어본딩 방법 및 이를 이용한 반도체패키지

Publications (1)

Publication Number Publication Date
JP2001189415A true JP2001189415A (ja) 2001-07-10

Family

ID=19627227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000309733A Pending JP2001189415A (ja) 1999-12-20 2000-10-10 ワイヤボンディング方法及びこれを用いた半導体パッケージ

Country Status (3)

Country Link
US (2) US6642610B2 (ja)
JP (1) JP2001189415A (ja)
KR (1) KR20010064907A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017327A3 (en) * 2001-08-17 2003-11-20 Qualcomm Inc A method and apparatus for die stacking
CN100407423C (zh) * 2002-06-27 2008-07-30 富士通株式会社 半导体器件以及半导体封装
KR20230155344A (ko) 2021-03-11 2023-11-10 닛토덴코 가부시키가이샤 전극 부가 경화 수지 시트의 제조 방법, 전극 부가 경화 수지 시트, 및 열경화성 수지 시트

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
ATE360896T1 (de) * 2001-04-19 2007-05-15 Imec Inter Uni Micro Electr Herstellung von integrierten abstimmbaren/umschaltbaren passiven mikro- und millimeterwellenmodulen
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US7021520B2 (en) * 2001-12-05 2006-04-04 Micron Technology, Inc. Stacked chip connection using stand off stitch bonding
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
TWI225292B (en) * 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
US7185821B1 (en) * 2003-07-07 2007-03-06 Cisco Technology, Inc. Method and apparatus for delivering high-current power and ground voltages using top side of chip package substrate
TW200522293A (en) * 2003-10-01 2005-07-01 Koninkl Philips Electronics Nv Electrical shielding in stacked dies by using conductive die attach adhesive
US7173340B2 (en) * 2004-02-25 2007-02-06 Texas Instruments Incorporated Daisy chaining of serial I/O interface on stacking devices
US7306971B2 (en) * 2004-03-02 2007-12-11 Chippac Inc. Semiconductor chip packaging method with individually placed film adhesive pieces
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
JP2006078249A (ja) * 2004-09-08 2006-03-23 Denso Corp 容量型半導体センサ
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP4808979B2 (ja) * 2005-03-18 2011-11-02 株式会社リコー マルチチップ型半導体装置及びその製造方法
TWM283319U (en) * 2005-04-01 2005-12-11 Lingsen Precision Ind Ltd Package carrier of IC
DE102005035393B4 (de) * 2005-07-28 2007-05-24 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
KR100725517B1 (ko) * 2005-08-08 2007-06-07 삼성전자주식회사 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
JP2007048915A (ja) * 2005-08-09 2007-02-22 Fujitsu Media Device Kk 半導体装置
JP2007064841A (ja) * 2005-08-31 2007-03-15 Advantest Corp 電子部品試験装置用のキャリブレーションボード
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US8861214B1 (en) * 2006-11-22 2014-10-14 Marvell International Ltd. High resistivity substrate for integrated passive device (IPD) applications
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
KR100825797B1 (ko) * 2006-12-20 2008-04-28 삼성전자주식회사 반도체 패키지 및 그 제조방법
EP2130222B1 (en) * 2007-02-14 2018-09-05 III Holdings 6, LLC A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
US20080251908A1 (en) * 2007-04-11 2008-10-16 Advanced Chip Engineering Technology Inc. Semiconductor device package having multi-chips with side-by-side configuration and method of the same
JP4489094B2 (ja) * 2007-04-27 2010-06-23 株式会社東芝 半導体パッケージ
US8836115B1 (en) 2008-07-31 2014-09-16 Amkor Technology, Inc. Stacked inverted flip chip package and fabrication method
US8896126B2 (en) 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
US8253231B2 (en) * 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
US9009393B1 (en) 2008-09-23 2015-04-14 Marvell International Ltd. Hybrid solid-state disk (SSD)/hard disk drive (HDD) architectures
US8387238B2 (en) * 2009-06-14 2013-03-05 Jayna Sheats Processes and structures for IC fabrication
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014027145A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US20150014832A1 (en) * 2013-07-11 2015-01-15 Texas Instruments Incorporated Semiconductor Device Having Three Terminal Miniature Package
TWI522012B (zh) * 2013-11-19 2016-02-11 碩頡科技股份有限公司 整合式光源驅動電路及應用其之光源模組
KR102499954B1 (ko) 2016-10-24 2023-02-15 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US10600756B1 (en) 2017-02-15 2020-03-24 United States Of America, As Represented By The Secretary Of The Navy Wire bonding technique for integrated circuit board connections
CN108878408A (zh) * 2017-05-10 2018-11-23 叶秀慧 薄型化双芯片的叠接封装结构
KR102582066B1 (ko) * 2018-04-17 2023-09-25 삼성디스플레이 주식회사 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
JPS54128274A (en) 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS5662351A (en) 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device for memory
WO1985002060A1 (fr) 1983-10-24 1985-05-09 Sintra-Alcatel, S.A. Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
JPS60182731A (ja) 1984-02-29 1985-09-18 Toshiba Corp 半導体装置
JPS6159862A (ja) 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置
JPS61117858A (ja) 1984-11-14 1986-06-05 Hitachi Micro Comput Eng Ltd 半導体装置
JPS62119952A (ja) 1985-11-19 1987-06-01 Nec Corp 集積回路装置
JPS62126661A (ja) 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置
JPS62142341A (ja) 1985-12-17 1987-06-25 Matsushita Electronics Corp 半導体装置およびその製造方法
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPS63128736A (ja) 1986-11-19 1988-06-01 Olympus Optical Co Ltd 半導体素子
JPS63211663A (ja) 1987-02-26 1988-09-02 Mitsubishi Electric Corp 回路基板
JPS63244654A (ja) 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置
JP2603636B2 (ja) 1987-06-24 1997-04-23 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
JPS6428856A (en) 1987-07-23 1989-01-31 Mitsubishi Electric Corp Multilayered integrated circuit
JPH0199248A (ja) 1987-10-13 1989-04-18 Mitsubishi Electric Corp 半導体装置
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JPH01235363A (ja) * 1988-03-16 1989-09-20 Hitachi Ltd 半導体装置
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JPH02201948A (ja) 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH03169062A (ja) 1989-11-28 1991-07-22 Nec Kyushu Ltd 半導体装置
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
KR920702024A (ko) 1990-03-15 1992-08-12 세끼사와 요시 다수의 칩을 갖는 반도체 장치
JPH0428260A (ja) 1990-05-23 1992-01-30 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH0456262A (ja) 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体集積回路装置
JPH0496358A (ja) 1990-08-13 1992-03-27 Casio Comput Co Ltd 印刷配線装置
JP2871041B2 (ja) 1990-09-06 1999-03-17 三菱電機株式会社 半導体装置
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5168368A (en) 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JPH04368167A (ja) 1991-06-14 1992-12-21 Yamaha Corp 電子装置
JPH04368154A (ja) 1991-06-15 1992-12-21 Sony Corp 半導体装置
JPH0513665A (ja) 1991-06-28 1993-01-22 Nec Corp Ｔａｂチツプ実装方法
JPH0513663A (ja) * 1991-07-09 1993-01-22 Fujitsu Ltd 半導体装置と半導体チツプの実装方法
JPH0575015A (ja) 1991-09-13 1993-03-26 Sharp Corp 半導体デバイス
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH05109975A (ja) 1991-10-14 1993-04-30 Hitachi Ltd 樹脂封止型半導体装置
JPH05136323A (ja) 1991-11-13 1993-06-01 Nec Corp 集積回路装置
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5462624A (en) 1992-12-22 1995-10-31 Vlsi Technology, Inc. Embedded inter-connect frame
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
EP0695494B1 (en) 1993-04-23 2001-02-14 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
EP0713609B1 (en) 1993-08-13 2003-05-07 Irvine Sensors Corporation Stack of ic chips as substitute for single ic chip
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
US5498901A (en) 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3169062B2 (ja) 1996-07-11 2001-05-21 日産化学工業株式会社 液晶セル用配向処理剤
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
WO1998033217A1 (en) 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
DE19703639A1 (de) * 1997-01-31 1998-08-06 Bosch Gmbh Robert Verfahren zur Herstellung von Bonddrahtverbindungen
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
JPH10256470A (ja) 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
JPH11135537A (ja) * 1997-10-29 1999-05-21 Rohm Co Ltd 半導体チップの実装構造および半導体装置
JPH11121496A (ja) * 1997-10-14 1999-04-30 Rohm Co Ltd 半導体チップの実装構造および半導体装置
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
JPH11310150A (ja) * 1998-04-28 1999-11-09 Daihatsu Motor Co Ltd サブフレームの取付構造
KR20000061035A (ko) * 1999-03-23 2000-10-16 최완균 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6161753A (en) * 1999-11-01 2000-12-19 Advanced Semiconductor Engineering, Inc. Method of making a low-profile wire connection for stacked dies

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017327A3 (en) * 2001-08-17 2003-11-20 Qualcomm Inc A method and apparatus for die stacking
US6787901B2 (en) * 2001-08-17 2004-09-07 Qualcomm Incorporated Stacked dies utilizing cross connection bonding wire
CN100407423C (zh) * 2002-06-27 2008-07-30 富士通株式会社 半导体器件以及半导体封装
KR20230155344A (ko) 2021-03-11 2023-11-10 닛토덴코 가부시키가이샤 전극 부가 경화 수지 시트의 제조 방법, 전극 부가 경화 수지 시트, 및 열경화성 수지 시트

Also Published As

Publication number Publication date
US20030199118A1 (en) 2003-10-23
KR20010064907A (ko) 2001-07-11
US6803254B2 (en) 2004-10-12
US6642610B2 (en) 2003-11-04
US20020064905A1 (en) 2002-05-30

Similar Documents

Publication Publication Date Title
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP3526788B2 (ja) 半導体装置の製造方法
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
JP6125332B2 (ja) 半導体装置
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
KR20050103234A (ko) 멀티-다이 반도체 패키지
US6483187B1 (en) Heat-spread substrate
US6300685B1 (en) Semiconductor package
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
JP2003124434A (ja) チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法
JP2003273280A (ja) チップパッケージ及びその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US20070164404A1 (en) Semiconductor package
JP2007141947A (ja) 半導体装置およびその製造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100533761B1 (ko) 반도체패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR20000028366A (ko) 반도체패키지의 제조 방법
JPH08255813A (ja) 半導体装置
JPH08255808A (ja) 半導体装置