JPH10256470A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10256470A
JPH10256470A JP9055176A JP5517697A JPH10256470A JP H10256470 A JPH10256470 A JP H10256470A JP 9055176 A JP9055176 A JP 9055176A JP 5517697 A JP5517697 A JP 5517697A JP H10256470 A JPH10256470 A JP H10256470A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
adhesive
chips
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9055176A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9055176A priority Critical patent/JPH10256470A/ja
Publication of JPH10256470A publication Critical patent/JPH10256470A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体チップを積層固着する絶縁性の
接着剤に粒径が一定なフィラーを混入することによりチ
ップ間の接触事故を防止する。 【解決手段】 アイランド１２上に第１の半導体チップ
１０を固着し、第１の半導体チップの上に第２の半導体
チップ１１を固着する。各半導体チップ１０、１１のボ
ンディングパッド１２とリード端子１７とをワイヤボン
ドし。各半導体チップ１０、１１を含む主要部を樹脂１
７でモールドする。第２の半導体チップ１１を固着する
第２の接着剤１５に粒径が２０〜４０μの絶縁性のフィ
ラー２０を混入する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを重ね合わせることで実装密度を向上した半導体装置
に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、半導体チップの周囲を熱硬化性のエポキシ
樹脂で封止するトランスファーモールド技術である。半
導体チップの支持素材としてリードフレームを用いてお
り、リードフレームのアイランドに半導体チップをダイ
ボンドし、半導体チップのボンディングパッドとリード
をワイヤでワイヤボンドし、所望の外形形状を具備する
金型内にリードフレームをセットし、金型内にエポキシ
樹脂を注入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた（例えば、特開昭５５ー１１１１５１７号）、
１つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図６
（Ａ）に示すように、アイランド３上に第１の半導体チ
ップ１ａを固着し、第１の半導体チップ１ａの上に第２
の半導体チップ１ｂを固着し、対応するボンディングパ
ッドとリード４とをボンディングワイヤ５ａ、５ｂで接
続し、樹脂２で封止したものである。
【０００４】また、図６（Ｂ）に示すように、アイラン
ド３の表面側に第１の半導体チップ１ａを、アイランド
の裏面側に第２の半導体チップ１ｂを固着し、全体を封
止するような考え方もあった。
【０００５】
【発明が解決しようとする課題】しかしながら、図６
（Ａ）の様にチップを積層する場合、ダイボンド時の不
具合により、図７（Ａ）に示すように第２の半導体チッ
プ１ｂが傾斜して固着されるような場合がある。このよ
うに傾斜すると、接着剤６が無くなって図面符号７の箇
所で第２の半導体チップ１ｂの基板下部と第１の半導体
チップ１ａの表面とが接触し、第２の半導体チップ１ｂ
の基板に印加した電位と第１の半導体チップ１ａ表面に
形成した回路素子、電極配線等とが短絡する危惧がある
欠点があった。
【０００６】また、図６（Ｂ）の様にチップを表裏面に
接着する場合、第１と第２の半導体チップ１ａ、１ｂと
して同種のチップ（例えばＤＲＡＭとＤＲＡＭ等の組み
合わせ）を用いた場合は基板電位も同じになるのでアイ
ランド３を介して両者の基板を電気的に短絡しても良い
が、異種のチップ、たとえば一方がＰ型基板を使用し他
方がＮ型基板を用いたチップを組み合わせる場合は、基
板電位が異なるので、どちらか一方のチップを絶縁性の
接着剤６で固着しなければならない。ところが上述した
ようにダイボンド時の不具合によりチップが図７（Ｂ）
のように傾斜すると、図示符号８の箇所で半導体チップ
１ａの基板電位とアイランド３の電位とが短絡する危惧
があった。これらの短絡は、即組み立て歩留まりの悪化
につながる。
【０００７】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、第１の半導体チップと第２
の半導体チップとを、粒径が１０〜５０μのフィラーを
混入せしめた絶縁性の接着剤によって固着し、両者の間
隔を前記フィラーによって一定厚み以下には減少しない
ようにしたことを特徴とする。
【０００８】また、チップを表裏面に固着する形態で
は、どちらか一方の半導体チップを同じく粒径が１０〜
５０μのフィラーを混入せしめた絶縁性の接着剤によっ
て固着し、電気的な絶縁を保つべきアイランドとの間隔
を前記フィラーによって一定厚み以下には減少しないよ
うにしたことを特徴とする。
【０００９】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。先ず、図２（Ａ）
（Ｂ）は本発明の半導体装置の第１の実施の形態を示す
断面図、図３は本発明の半導体装置の第１の実施の形態
を示す平面図である。尚、図２（Ａ）は図３のＡＡ線断
面図、同じく図２（Ｂ）は図３のＢＢ線断面図である。
【００１０】図中、１０、１１は各々第１と第２の半導
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成されている。第１と第２の半導
体チップ１０、１１のチップの周辺部分には各々外部接
続用のボンディングパッド１２が形成されている。半導
体チップ１０、１１の表面にはシリコン窒化膜、シリコ
ン酸化膜、ポリイミド系絶縁膜などのパッシベーション
皮膜が形成され、ボンディングパッド１２の上部を電気
接続のために開口している。
【００１１】第１の半導体チップ１０はリードフレーム
のアイランド１３上にＡｇペーストなどのエポキシ系導
電接着剤１４によりダイボンドされ、更に第２の半導体
チップ１１は第１の半導体チップ１０の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤１５により固
着されている。各ボンディングパッド１２と外部導出用
のリード端子１７の先端部１７ａとはボンディングワイ
ヤ１６によりにワイヤボンドされ、両者が電気的に接続
されている。
【００１２】第１と第２の半導体チップ１０、１１、リ
ード端子の先端部１７ａ、およびボンディングワイヤ１
６を含む主要部は、周囲をエポキシ系の熱硬化樹脂１８
でモールドされ、パッケージ化される。リード端子１７
はパッケージ側壁の、樹脂１８の厚みの約半分の位置か
ら外部に導出される。そして、樹脂１８の外部に導出さ
れたリード端子１７は一端下方に曲げられ、再度曲げら
れてＺ字型にフォーミングされている。このフォーミン
グ形状は、リード端子１７の裏面側固着部分１７ｂをプ
リント基板に形成した導電パターンに対向接着する、表
面実装用途の為の形状である。
【００１３】アイランド１３、リード端子１７等の各パ
ーツは、板厚が１５０〜２００μの銅系または鉄系の板
状素材をエッチング加工又はパンチング加工することに
より形成したリードフレームの形態で提供され、モール
ド工程後に切断されるまでは各パーツはリードフレーム
の枠体に保持されている。保持された状態でリード端子
の先端部１７ａと前記枠体とは高さが一致しており、ア
イランド１３だけが段付け加工されて高さが異なる。そ
の為完成後の装置ではアイランド１３を保持するタイバ
ー１９は樹脂１８内部で上方に折り曲げられ、リード１
４の高さと一致する位置で再びほぼ水平に延在し、そし
て樹脂１８表面に切断面が露出して終端する。
【００１４】各半導体チップ１０、１１は、組立工程直
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。アイランド１３とリード
端子１７の板厚（図２（Ａ）の図示ｔ３）は約１３０μ
であり、この値は各パーツの機械的強度を保つほぼ限界
の値である。アイランド１３は、第１の半導体チップ１
０よりは小さいサイズで形成されると共に、その高さを
限界まで下げ、アイランド１３の裏面１３ａを樹脂１８
の表面に露出させるようにモールドする。全体の厚みが
１ｍｍ程度しかないパッケージでもアイランド１３の位
置を下げることで、アイランド１３の板厚と、第１と第
２の半導体チップ１０、１１の厚み、および接着剤１
４、１５の厚み（各々３０〜４０μは必要である）を差
し引いて、なお第２の半導体チップ１１の上方に２４０
〜３００μの樹脂１８の厚みを残すことが可能になっ
た。
【００１５】図１（Ａ）を参照して、第１の半導体チッ
プ１０は、先ずアイランド１３の表面に絶縁性あるいは
導電性のペースト状の第１の接着剤１４を適宜量供給
し、続いて真空コレットに吸着された第１の半導体チッ
プ１０をアイランド１３上に移動して位置決めをし、第
１の接着剤１４が均等に広がるように一定圧力で押圧せ
しめ、そして２００度程度のベーキング熱処理により第
１の接着剤１４を硬化させることにより固定する。同様
に第２の半導体チップ１１は、先ず第１の半導体チップ
１０のパッシベーション皮膜上に、絶縁性のペースト状
の第２の接着剤１５を適宜量供給し、続いて真空コレッ
トに吸着された第２の半導体チップ１１を第１の半導体
チップ１０上に移動して位置決めをし、第２の接着剤１
５が均等に広がるように一定圧力で押圧せしめ、そして
２００度程度のベーキング熱処理により第２の接着剤１
５を硬化させることにより固定する。
【００１６】第２の半導体チップ１１を固定する際、第
２の接着剤１５に粒径が２０〜４０μの球状のシリコン
粒（フィラー）を混入しておく。フィラーとしては絶縁
性の素材で且つ前記吸着コレットが押す圧力に耐え得る
硬度を持つ物であればよく、他にはアルミナ粒、ＳｉＮ
粒等があげられる。かかる構成であれば、たとえばコレ
ットに吸着された第２の半導体チップ１１が斜めになっ
ていたとしても、第２の接着剤１５の膜圧はフィラーの
粒径よりは小さくなることがない。よって第２の半導体
チップ１１の基板下部が第１の第１の半導体チップ１０
の表面に接触する事故を完全に防止することができる。
【００１７】以下に本発明の第２の実施の形態を説明す
る。先ず、図４（Ａ）（Ｂ）は本発明の半導体装置の第
２の実施の形態を示す断面図、図５は本発明の半導体装
置の第２の実施の形態を示す平面図である。尚、図４
（Ａ）は図５のＡＡ線断面図、同じく図４（Ｂ）は図５
のＢＢ線断面図である。図中、先の実施の形態と同じ箇
所には同じ符号を伏してある。
【００１８】第１と第２の半導体チップ１０、１１のシ
リコン表面には、回路素子と外部接続用のボンディング
パッド１２が形成されている。半導体チップ１０、１１
の表面にはシリコン窒化膜、シリコン酸化膜、ポリイミ
ド系絶縁膜などのパッシベーション皮膜が形成され、ボ
ンディングパッド１２の上部を電気接続のために開口し
ている。
【００１９】アイランド１３の第１主面２１つまり裏面
側には、第１の半導体チップ１０がＡｇペーストなどの
エポキシ系導電接着剤１４によりダイボンドされ、アイ
ランド１３の第２主面２２つまり表面側には、第２の半
導体チップ１０が絶縁性のエポキシ系接着剤１５により
固着されている。第１の半導体チップ１０のボンディン
グパッド１２と外部導出用のリード端子の先端部１７ａ
の裏面側とがボンディングワイヤ１６によりにワイヤボ
ンドされ、同じく第２の半導体チップ１１のボンディン
グパッド１２とリード端子の先端部１７ａの表面側とが
ボンディングワイヤによりワイヤボンドされている。第
１と第２の半導体チップ１０、１１、リード端子の先端
部１７ａ、およびボンディングワイヤ１６を含む主要部
は、周囲をエポキシ系の熱硬化樹脂１８でモールドさ
れ、パッケージ化される。リード端子１７はパッケージ
側壁の、樹脂１８の厚みの約半分の位置から外部に導出
され、表面実装用にリードフォーミングされている。ア
イランド１３はリード端子の先端部１７ａに対して段付
けがされておらず、両者は水平面を構成している。
【００２０】図１（Ｂ）を参照して、第１の半導体チッ
プ１０としてＮ型の半導体基板を利用したチップが用い
られ、基板電位としてＶＤＤ電位が印加されている。第
２の半導体チップとしてはＰ型の半導体基板を利用した
チップが用いられ、基板電位としてＶＳＳ電位が印加さ
れている。第１の半導体チップ１０は、先ずアイランド
１３の第１主面２１の表面に絶縁性あるいは導電性のペ
ースト状の第１の接着剤１４を適宜量供給し、続いて真
空コレットに吸着された第１の半導体チップ１０をアイ
ランド１３上に移動して位置決めをし、第１の接着剤１
４が均等に広がるように一定圧力で押圧せしめ、そして
２００度程度のベーキング熱処理により第１の接着剤１
４を硬化させることにより固定する。同様に第２の半導
体チップ１１は、先ずアイランド１３を反転して第２主
面２２を上に向け、その表面に絶縁性のペースト状の第
２の接着剤１５を適宜量供給し、続いて真空コレットに
吸着された第２の半導体チップ１１をアイランド１３上
に移動して位置決めをし、第２の接着剤１５が均等に広
がるように一定圧力で押圧せしめ、そして２００度程度
のベーキング熱処理により第２の接着剤１５を硬化させ
ることにより固定する。
【００２１】第２の半導体チップ１１を固定する際、第
２の接着剤１５に粒径が２０〜４０μの球状のシリコン
粒（フィラー）２０を混入しておく。かかる構成であれ
ば、たとえばコレットに吸着された第２の半導体チップ
１１が斜めになっていたとしても、第２の接着剤１５の
膜圧はフィラー２０の粒径よりは小さくなることがな
い。よって第２の半導体チップ１１の基板下部がアイラ
ンド１３の表面に接触する事故を完全に防止できる。こ
のことは、第２の半導体チップ１１の基板電位とアイラ
ンド１３の電位とを完全に分離できることを意味し、第
１の半導体チップ１０の基板電位とを同電位にするよう
な構成であっても、基板電位ＶＳＳと基板電位ＶＤＤと
の短絡事故を防止できるものである。尚、第１と第２の
接着剤１４、１５のどちらか一方を絶縁性とすれば基板
電位の相互分離が可能であり、絶縁性の接着剤側にフィ
ラー２０を混入すればよい。
【００２２】
【発明の効果】以上に説明した通り、本発明によれば、
絶縁性の接着剤にフィラー２０を混入することによって
第１と第２の半導体チップ１０、１１の接触事故を防止
できるので、１つのパッケージ内に複数の半導体チップ
１０、１１を積層した半導体装置を歩留まり良く製造す
ることができる利点を有する。
【００２３】また、基板電位の異なるチップの組み合わ
せが可能となるので、製品展開が容易である利点を有す
る。さらに、フィラー２０によって基板電位の短絡を意
識せずに接着剤１４、１５の膜厚を限界まで薄くできる
ので、パッケージの薄型化に寄与できる利点をも有す
る。薄型化により樹脂１８の外形寸法を従来のチップ１
ヶを収納した製品群と同一寸法にすることができる。こ
れにより、モールド金型や試験測定装置などの製造装置
を共用化することができ、製品のコストダウンが可能で
ある利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明の第１の実施の形態を説明するための断
面図である。
【図３】本発明の第１の実施の形態を説明するための平
面図である。
【図４】本発明の第２の実施の形態を説明するための断
面図である。
【図５】本発明の第２の実施の形態を説明するための平
面図である。
【図６】従来例を説明するための断面図である。
【図７】従来例を説明するための断面図である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 アイランドの上に第１の半導体チップを
    固着し、 前記第１の半導体チップの上に第２の半導体チップを固
    着し、 前記第１と第２の半導体チップのボンディングパッドと
    外部接続リードとを接続する手段と、 前記第１と第２の半導体チップの周囲を封止する樹脂と
    を具備する半導体装置において、 前記第１の半導体チップの表面に前記第２の半導体チッ
    プを固着する接着剤に粒径が均一な絶縁性のフィラーを
    混入したことを特徴とする半導体装置。
  2. 【請求項２】 第１主面と第２主面とを具備するアイラ
    ンドと、 前記第１主面に固着された第１の半導体チップと、 前記第２主面に固着された第２の半導体チップと前記第
    １と第２の半導体チップのボンディングパッド接続端子
    と外部接続リードとを接続する手段と、 前記第１と第２の半導体チップの周囲を封止する樹脂と
    を具備する半導体装置において、 前記第１主面に前記第１の半導体チップを固着する接着
    剤と、前記第２主面に前記第２の半導体チップを固着す
    る接着剤との少なくともどちらか一方に、粒径が均一な
    絶縁性のフィラーを混入したことを特徴とする半導体装
    置。
  3. 【請求項３】 前記第１の半導体チップがＰ型基板を具
    備し前記第２の半導体チップがＮ型基板を具備すること
    を特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記Ｐ型基板と前記Ｎ型基板に各々異な
    る基板電位が与えられていることを特徴とする請求項３
    記載の半導体装置。
JP9055176A 1997-03-10 1997-03-10 半導体装置 Pending JPH10256470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9055176A JPH10256470A (ja) 1997-03-10 1997-03-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9055176A JPH10256470A (ja) 1997-03-10 1997-03-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH10256470A true JPH10256470A (ja) 1998-09-25

Family

ID=12991424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9055176A Pending JPH10256470A (ja) 1997-03-10 1997-03-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH10256470A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437449B1 (en) 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US6873034B2 (en) 2002-02-20 2005-03-29 Sharp Kabushiki Kaisha Solid-state imaging device, method for producing same, and mask
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
CN100364090C (zh) * 2002-03-19 2008-01-23 恩益禧电子股份有限公司 轻薄叠层封装半导体器件及其制造工艺
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
JP2010277389A (ja) * 2009-05-29 2010-12-09 Toppan Printing Co Ltd 非接触ｉｃ媒体
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6803254B2 (en) 1999-12-20 2004-10-12 Amkor Technology, Inc. Wire bonding method for a semiconductor package
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
US6437449B1 (en) 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6919631B1 (en) 2001-12-07 2005-07-19 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6873034B2 (en) 2002-02-20 2005-03-29 Sharp Kabushiki Kaisha Solid-state imaging device, method for producing same, and mask
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
CN100364090C (zh) * 2002-03-19 2008-01-23 恩益禧电子股份有限公司 轻薄叠层封装半导体器件及其制造工艺
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US20160379933A1 (en) * 2007-02-21 2016-12-29 Amkor Technology, Inc. Semiconductor package in package
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package
JP2010277389A (ja) * 2009-05-29 2010-12-09 Toppan Printing Co Ltd 非接触ｉｃ媒体

Similar Documents

Publication Publication Date Title
US7485490B2 (en) Method of forming a stacked semiconductor package
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US6175157B1 (en) Semiconductor device package for suppressing warping in semiconductor chips
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
KR940007649B1 (ko) 반도체 패키지
JPH10256470A (ja) 半導体装置
JP3643706B2 (ja) 半導体装置
US6337226B1 (en) Semiconductor package with supported overhanging upper die
JPH1084076A (ja) 半導体装置およびその製造方法
JP2000243887A (ja) 半導体装置とその製造方法
US5326932A (en) Semiconductor package
JPH10335366A (ja) 半導体装置
JP3545171B2 (ja) 半導体装置
JPH11238828A (ja) Ｂｇａ型パッケージの半導体装置およびその製造方法、実装装置
JP3495566B2 (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP2000091355A (ja) 半導体装置の製造方法
KR200172710Y1 (ko) 칩 크기의 패키지
JP3275787B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH11135669A (ja) Ｃｓｐ型半導体装置
JP3439890B2 (ja) 半導体装置及びその製造方法
KR950003904B1 (ko) 반도체 패키지
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법