JPH11121496A - 半導体チップの実装構造および半導体装置 - Google Patents

半導体チップの実装構造および半導体装置

Info

Publication number
JPH11121496A
JPH11121496A JP9280017A JP28001797A JPH11121496A JP H11121496 A JPH11121496 A JP H11121496A JP 9280017 A JP9280017 A JP 9280017A JP 28001797 A JP28001797 A JP 28001797A JP H11121496 A JPH11121496 A JP H11121496A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
wire
semiconductor chip
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9280017A
Other languages
English (en)
Inventor
Masaaki Hiromitsu
正明 弘光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9280017A priority Critical patent/JPH11121496A/ja
Publication of JPH11121496A publication Critical patent/JPH11121496A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】いわゆるチップ・オン・チップの構造を用いて
複数の半導体チップを基板などの所望の支持部材に実装
する場合に、ショートなどを生じさせることなくそれら
複数の半導体チップの電気的な接続を適切に行えるよう
にする。 【解決手段】複数の半導体チップ２Ａ〜２Ｃがそれらの
厚み方向に重ねられた状態で支持部材１に搭載されてい
る半導体チップの実装構造であって、導電性を有するワ
イヤ本体３０の表面が絶縁層３１によって被覆された複
数本のワイヤＷを有しており、かつこれら複数本のワイ
ヤＷを介して上記複数の半導体チップ２Ａ〜２Ｃが上記
支持部材１の所望位置に接続されている。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本願発明は、複数の半導体チップをそれら
の厚み方向に積み重ねたいわゆるチップ・オン・チップ
と称される構造を用いて複数の半導体チップを基板など
に対して適切に実装するための技術に関する。
【０００２】
【従来の技術】周知のとおり、複数の半導体チップを用
いて所望の電子回路や半導体装置を製造する場合、半導
体チップの実装密度を高めることによって、電子回路や
半導体装置全体の小型化を図ることが強く要請される場
合が多い。この場合、複数の半導体チップを基板上に平
面的に配列しただけでは、その実装密度を高める上で一
定の限界がある。また、複数の半導体チップをワンチッ
プ化することは、半導体チップの製造作業が煩雑化する
ために、その製造コストは著しく高価となる。
【０００３】そこで、従来では、たとえば特開平２−７
４０４６号公報や特開平５−９０４８６号公報などに記
載されているいわゆるチップ・オン・チップと称される
構造を採用した手段がある。この手段は、たとえば本願
の図９に示すように、複数の半導体チップ９ａ〜９ｃを
上下に積み重ねた状態でたとえば基板９０の表面に実装
する手段である。このような手段によれば、基板９０の
表面における半導体チップ９ａ〜９ｃの占有面積が小さ
くなり、半導体チップの実装密度を高める上で、有利と
なる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来で
は、上述したチップ・オン・チップの構造を採用した場
合には、次のような特有の問題点を生じていた。
【０００５】すなわち、図１０は、チップ・オン・チッ
プの構造を採用することなく、基板９０上に１つの半導
体チップ９１のみを搭載した構成を示している。このよ
うな構成では、上記半導体チップ９１を金線９３ｄを介
して基板９０の端子部９２に接続する場合には、複数本
の金線９３ｄが平面的に配列されるに過ぎない。これに
対し、たとえば上記図９に示したチップ・オン・チップ
の構造において、複数の半導体チップ９ａ〜９ｃのそれ
ぞれを基板９０の端子部９２に結線接続する場合には、
複数の半導体チップ９ａ〜９ｃのそれぞれに一端に繋が
った金線９３ａ〜９３ｃが上下方向に重なるように配置
され、これらの金線９３ａ〜９３ｃは立体的に配列され
る。また、上記金線９３ａ〜９３ｃは、半導体チップの
数が多くなる分だけその本数が多くなり、さらにはそれ
ら多数本の金線９３ａ〜９３ｃの配線ピッチ間隔もかな
り狭くなる。
【０００６】したがって、従来では、チップ・オン・チ
ップの構造を採用した場合には、その構造を採用しない
場合よりも、複数本の金線９３ａ〜９３ｃが互いに接触
し易くなり、これらの間にショート（電気的短絡）を生
じ易くなるという問題点を生じていた。また、上層の２
つの半導体チップ９ｂ，９ｃに繋がった金線９３ｂ，９
３ｃについては、それよりも下層の半導体チップのエッ
ジ部分に接触する虞れもあり、このエッジ部分と金線９
３ｂ，９３ｃとの間においてもショートを生じる場合が
あった。むろん、このようなショートを生じたのでは、
半導体チップに造り込まれている電子回路を適切に動作
させることができず、これを確実に防止する必要があ
る。
【０００７】本願発明は、このような事情のもとで考え
出されたものであって、いわゆるチップ・オン・チップ
の構造を用いて複数の半導体チップを基板などの所望の
支持部材に実装する場合に、ショートなどを生じさせる
ことなくそれら複数の半導体チップの電気的な接続を適
切に行えるようにすることをその課題としている。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００９】本願発明の第１の側面によれば、半導体チ
ップの実装構造が提供される。この半導体チップの実装
構造は、複数の半導体チップがそれらの厚み方向に重ね
られた状態で支持部材に搭載されている、半導体チップ
の実装構造であって、導電性を有するワイヤ本体の表面
が絶縁層によって被覆された複数本のワイヤを有してお
り、かつこれら複数本のワイヤを介して上記複数の半導
体チップが上記支持部材の所望位置に接続されているこ
とに特徴づけられる。
【００１０】上記ワイヤは、金線の表面に合成樹脂から
なる絶縁層を形成したものである構成とすることができ
る。
【００１１】本願発明においては、複数の半導体チップ
を複数本のワイヤを用いて支持部材の所望位置に接続し
ているが、これら複数本のワイヤは、その表面に絶縁層
を形成したものであるために、仮にそれら複数本のワイ
ヤどうしが接触したり、あるいはそのワイヤが半導体チ
ップのエッジ部分に接触するような事態を生じても、そ
れらが電気的に導通するようなことはなく、半導体チッ
プの電気配線がショートするようなことはない。一方、
本願発明では、複数の半導体チップを上下に重ねた状態
で支持部材上に搭載しているために、それら複数の半導
体チップの高密度実装が図れることは勿論のこと、これ
ら複数の半導体チップの電気的な接続は、半導体チップ
の実装作業において一般的に行われているワイヤボンデ
ィング作業によって簡易に行うことができる。このよう
に、本願発明は、いわゆるチップ・オン・チップの構造
において、半導体チップの電気配線にショートを生じさ
せるようなことなく、複数の半導体チップの電気的な接
続を従来と同様なワイヤボンディング作業によって能率
良くかつ適切に行えるようにしたものであり、甚だ有益
である。
【００１２】本願発明の第２の側面によれば、半導体装
置が提供される。この半導体装置は、本願発明の第１の
側面によって提供される半導体チップの実装構造を有し
ていることに特徴づけられる。
【００１３】本願発明の第２の側面では、本願発明の第
１の側面によって得られるのと同様な効果が期待でき、
複数の半導体チップの実装密度が高く、またこれら複数
の半導体チップの電気配線にショートが生じ難い適切な
電気配線接続がなされた構造の半導体装置が得られる。
【００１４】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
【００１５】図１は、本願発明に係る半導体チップの実
装構造を有する半導体装置中間品Ａの一例を示す斜視図
である。図２は、図１のII−II断面図である。図３は、
図１および図２に示す半導体装置中間品Ａの分解斜視図
である。図４（ａ）は、図１および図２に示す半導体装
置中間品Ａに用いられているワイヤＷを示す断面図であ
り、同図（ｂ）は、そのIV−IV断面図である。図５は、
図２のＶ部拡大断面図である。
【００１６】図１および図２に示す半導体装置中間品Ａ
は、３つの半導体チップ２Ａ，２Ｂ，２Ｃのそれぞれ
を、それらの厚み方向である上下方向に重ねた状態で基
板１に接合し、かつそれら３つの半導体チップ２Ａ〜２
Ｃのそれぞれを複数本のワイヤＷを介して上記基板１の
導電配線部１０に接続した構造を有している。本実施形
態では、上記半導体チップ２Ａ〜２Ｃのうち、最下層の
半導体チップ２Ａを第１の半導体チップと称する。ま
た、中間層の半導体チップ２Ｂを第２の半導体チップと
称し、最上層の半導体チップ２Ｃを第３の半導体チップ
と称する。
【００１７】上記基板１は、薄肉の長尺帯状に形成され
たポリイミドなどの合成樹脂製フィルムを基材とするフ
ィルム状の基板であり、その長手方向に延びる両側縁部
には、この基板１を所定の移送経路に沿って移送するの
に利用される小径の孔１１が一定ピッチ間隔で多数設け
られている。この基板１の表面には、銅箔が付着される
などして複数のワイヤボンディング用のパッド状の端子
部を備えた導電配線部１０（図１では便宜上省略）が設
けられている。
【００１８】図３によく表れているように、上記基板１
には、この基板１の厚み方向に貫通した平面視略矩形状
の開口孔１２が複数設けられている。これら複数の開口
孔１２は、一定間隔Ｌａを隔てて隣り合う２つの開口孔
１２，１２どうしが１組とされて、それらの開口孔１
２，１２が上記基板１の長手方向に適当な間隔で複数組
並ぶように設けられている。上記各組の開口孔１２，１
２の間には、それらの各組の開口穴１２，１２を仕切る
帯状の補助片部１３が形成されている。上記各開口孔１
２は、たとえば基板１に打ち抜きプレス加工を施すこと
により形成されている。図２において、符号１４で示す
穴は、後述する半導体装置を製造する工程において所定
のハンダボールを導電配線部１０に導通させるためのス
ルーホールとして利用される穴である。
【００１９】上記３つの半導体チップ２Ａ〜２Ｃのそれ
ぞれは、たとえばＬＳＩチップやその他のＩＣチップと
して構成されたものであり、シリコンチップ上に所望の
電子回路を集積させて一体的に造り込んだものである。
上記第１の半導体チップ２Ａは、その主面２０Ａが上向
きとなる姿勢とされ、その主面２０Ａの一部が接着剤層
３０を介して上記補助片部１３の下面に接着されること
により上記基板１の下面側に実装されている。上記主面
２０Ａには、ワイヤボンディング用の複数の電極２１が
設けられているが、これら複数の電極２１は上記開口孔
１２に対向しており、その上方が基板１によって覆われ
ていない状態となっている。このため、上記複数の電極
２１に対しては、その上方からワイヤＷ（Ｗ１）の一端
部をボンディング可能である。上記複数の電極２１は、
ワイヤボンディングに適するパッド電極として形成され
ており、その具体的な材質はアルミ製とされている。た
だし、好ましくは、ワイヤＷとの導電接続性を良好にす
るための手段として、その表面に金メッキが施されてい
る。これは、他の半導体チップ２Ｂ，２Ｃの後述する電
極２２，２３についても同様である。
【００２０】上記第２の半導体チップ２Ｂは、複数の電
極２２が形成されている主面２０Ｂが上向きとなる姿勢
とされており、その裏面が接着剤層３１を介して上記補
助片部１３の上面に接着されている。この第２の半導体
チップ２Ｂは、上記第１の半導体チップ２Ａよりもその
横幅が小さいものであり、第１の半導体チップ２Ａの複
数の電極２１の上方を覆わない位置に配されている。
【００２１】上記第３の半導体チップ２Ｃは、複数の電
極２３が形成されている主面２０Ｃが上向きとなる姿勢
とされており、その裏面が接着剤層３２を介して上記第
２の半導体チップ２Ｂの主面２０Ｂの略中央部に接着さ
れている。この第３の半導体チップ２Ｃは、上記第２の
半導体チップ２Ｂよりもその横幅が小さいものであり、
第２の半導体チップ２Ｂの複数の電極２２の上方を覆わ
ない位置に配されている。
【００２２】上記３つの半導体チップ２Ａ〜２Ｃを基板
１に接着する作業は、上記基板１を一定経路でその長手
方向に移送させながら、まず、その補助片部１３の上下
両面に接着剤を塗布する。そして、その後チップマウン
ト装置を用いて第１の半導体チップ２Ａを上記補助片部
１３の下面に接触させて接着させる。また、第２の半導
体チップ２Ｂおよび第３の半導体チップ２Ｃについて
は、予めこれら２つの半導体チップ２Ｂ，２Ｃどうしを
接着剤層３２を介して接着させておいてから、これらを
１纏めにして上記補助片部１３の上面にチップマウント
装置を用いて載置すればよい。第２の半導体チップ２Ｂ
と第３の半導体チップ２Ｃとを予め接着させておけば、
基板１へのこれらの半導体チップ２Ｂ，２Ｃの投入作業
が同時に行うことができるので、その投入作業工程数を
少なくできる利点が得られる。また、これら２つの半導
体チップ２Ｂ，２Ｃを接着する作業にミスがあった場合
には、これらを基板１に投入する以前の段階で、そのよ
うな接着作業ミスのある半導体チップ２Ｂ，２Ｃを製造
ラインから予め除外しておくことができ、半導体チップ
のロスを少なくする上で好ましいものとなる。
【００２３】上記複数本のワイヤＷは、上記３つの半導
体チップ２Ａ〜２Ｃの電極２１，２２，２３のそれぞれ
を導電配線部１０の端子部に接続するためのものである
が、これらのワイヤＷとしては、図４（ａ），（ｂ）に
示す構成のものが用いられている。すなわち、このワイ
ヤＷは、ワイヤ本体としての金線３０の外周表面に、た
とえばポリエステルの絶縁層３１を形成し、この絶縁層
３１によって上記金線３０の外周表面の全面を被覆した
ものである。上記金線３０は、従来一般に用いられてい
る金線と同様にたとえばその直径が２０μｍ程度のもの
である。上記絶縁層３１は、たとえばその厚みが５μｍ
程度である。したがって、上記ワイヤＷは、その全体の
直径が３０μｍ程度であり、従来のワイヤボンディング
装置のキャピラリに適切に保持させることが可能であ
る。
【００２４】上記ワイヤＷの両端のボンディング部分
は、実際には、図５に示すような構造となっている。す
なわち、同図は、上記ワイヤＷの両端３２ａ，３２ｂ
が、第１の半導体チップ２Ａの電極２１と基板１の導電
配線部１０の端子部とにボンディングされている構成を
示している。この構造では、上記ワイヤＷの両端３２
ａ，３２ｂが絶縁層３１によって覆われておらず、それ
以外の金線３０の表面部分が絶縁層３１によって覆われ
た構成となっている。
【００２５】上記構成をより詳細に説明すると、同図で
は、ワイヤＷのボンディング法として、熱超音波ボンデ
ィング法が用いられており、電極２１側がファーストボ
ンディングとされ、導電配線部１０側がセカンドボンデ
ィングとされている。上記ファーストボンディングは、
ワイヤボンディング装置のキャピラリ（図示略）に保持
されたワイヤＷの先端部を加熱して金ボールを作製した
後にこの金ボールを電極２１の表面に押し付けることに
よって行われるが、上記金ボールを作製するときにはそ
の周辺の絶縁層３１を形成していたポリエステルが溶融
することなる。このとき、上記金ボールにエアまたは不
活性ガスなどの気体を吹きつけると、その周囲の溶融ポ
リエステルをワイヤＷの先端部から除去することができ
る。上記電極２１とワイヤＷとのボンディングは、この
ような工程を経てなされているため、電極２１の表面に
は金線３０の一端部が直接接合され、その導電性は従来
の金線を用いた場合と同様に優れたものとなっている。
【００２６】一方、上記セカンドボンディングは、導電
配線部１０の端子部を加熱しながらキャピラリに保持さ
れたワイヤＷをその部分に押しつけて超音波をかける
が、やはり上記導電配線部１０の端子部に接触する部分
のポリエステルは溶融し、絶縁層３１によって被覆され
ていた金線３０の表面を導電配線部１０に直接接触させ
ることができる。したがって、導電配線部１０とワイヤ
Ｗとのボンディング位置においても、導電性の良い接続
が行える。上記セカンドボンディングの場合も、必要に
応じてエアなどの気体を吹きつけることによって、溶融
したポリエステルをボンディング部分から除去すること
ができる。
【００２７】上記したようなワイヤＷについての構造
は、電極２１と導電配線部１０とを接続するワイヤＷ
（Ｗ１）のみならず、他の電極２２，２３と導電配線部
１０とを接続する他のワイヤＷ（Ｗ２，Ｗ３）について
も同様であり、それらワイヤＷ（Ｗ２，Ｗ３）の両端の
ボンディング位置を除く箇所は、いずれも絶縁層３１に
よって覆われている。
【００２８】また、本実施形態では、図２によく表れて
いるように、基板１の導電配線部１０に対する複数本の
ワイヤＷのボンディング位置は、これらワイヤＷが延び
る方向に互いに位置ずれしている。より具体的には、電
極２１，２２，２３にそれぞれ一端が接続された三種類
のワイヤＷ（Ｗ１，Ｗ２，Ｗ３）の導電配線部１０に対
するボンディング位置Ｎ１〜Ｎ３は、それらのワイヤＷ
が延びる方向に適当な寸法Ｌずつ互いに位置ずれしてお
り、ボンディング位置Ｎ１よりもボンディング位置Ｎ２
の方が、またボンディング位置Ｎ２よりもボンディング
位置Ｎ３の方が半導体チップ２Ａ〜２Ｃから遠ざかった
位置となっている。
【００２９】上記半導体装置中間品Ａは、３つの半導体
チップ２Ａ〜２Ｃを上下に積み重ねており、これらの半
導体チップ２Ａ〜２Ｃのそれぞれを導電配線部１０に電
気的に接続するワイヤＷの本数が非常に多く、それらの
配線密度は高くなっている。さらには、それらのワイヤ
Ｗは上下高さ方向にも重なるように配列されている。と
ころが、それら多数本のワイヤＷは、いずれもその表面
に絶縁層３１を有するものであるために、仮にそれらの
ワイヤＷどうしが接触しても、それらのワイヤ本体であ
る金線３０，３０どうしが直接接触することはない。し
たがって、それらワイヤＷ間が不当にショートすること
が防止できる。
【００３０】一方、図５において説明したとおり、導電
配線部１０にボンディングされた各ワイヤＷの一端部３
２ｂは、絶縁層３１によって覆われていない。ところ
が、本実施形態では、導電配線部１０におけるボンディ
ング位置Ｎ１〜Ｎ３をワイヤＷが延びる方向に互いに位
置ずれさせていることにより、導電配線部１０において
互いに隣り合うワイヤＷのボンディングピッチ間隔を、
ワイヤＷの相互間ピッチよりも大きくすることができ
る。したがって、上記半導体チップの実装構造では、導
電配線部１０において互いに隣り合うワイヤＷのボンデ
ィング部分どうしが不当に導通することを防止するのに
も好ましい。また、上記構造では、図２に示す側面視方
向から見た構造において、３種類のワイヤＷ（Ｗ１〜Ｗ
３）が互いに重ならないようになっている。このため、
それらワイヤＷどうしが互いに接触することも極力防止
できることとなる。上記各ワイヤＷは、その表面に絶縁
層３１を有しているために、既述したとおりそれらワイ
ヤＷが接触しただけではそれらの部分が電気的にショー
トすることはないが、ワイヤＷどうしの接触を回避でき
れば、ワイヤＷ間がショートすることを一層確実に防止
することができ、また絶縁層３１の保護も図れることと
なる。
【００３１】図６は、上記図１および図２に示した半導
体装置中間品Ａを利用して製造された半導体装置Ｂの一
例を示す断面図である。図７は、その製造工程の一例を
示す断面図である。
【００３２】図６に示す半導体装置Ｂを製造するには、
まず図７に示すように、上記３つの半導体チップ２Ａ〜
２ＣやワイヤＷのボンディング箇所などをモールド樹脂
４によって覆う樹脂パッケージ作業を行う。この樹脂パ
ッケージ作業は、たとえばトランスファ成形法によって
行う。また、上記モールド樹脂４としては、たとえば熱
硬化性のエポキシ樹脂を用いることができる。その後
は、基板１に設けられている穴１４の下面開口部分にハ
ンダボール５’を接着剤などを用いて接着させた後に、
このハンダボール５’を加熱溶融させてから再硬化させ
る。ハンダボール５’を溶融させると、その一部が上記
穴１４内に流入して導電配線部１０と導通することとな
り、その溶融後はそのハンダ自体の表面張力により再度
ボール状となる。このため、図６に示すように、上記基
板１の下面には、ハンダボールから形成され、かつ導電
配線部１０と導通する突起状の端子５が形成されること
となる。この端子５は、第一の半導体チップ２Ａの下面
よりも適当な寸法Ｌ１だけ下方へ突出している。次い
で、このようにして端子５を形成した後には、基板１を
適当な長さに切断する。
【００３３】このような一連の製造工程によれば、図６
に示すように、３つの半導体チップ２Ａ〜２Ｃがいわゆ
るチップ・オン・チップ構造に重ねられた樹脂パッケー
ジ型の半導体装置Ｂが製造される。この半導体装置Ｂ
を、たとえば所望の回路基板に実装して用いる場合に
は、ハンダリフロー法による面実装が簡単に行えること
となる。すなわち、上記半導体装置Ｂの複数の端子５
は、ハンダ製であるため、この半導体装置Ｂを所望の回
路基板上に載置した後に、この回路基板を加熱炉内に搬
入して上記端子５を加熱溶融させると、この端子５が回
路基板上の端子と適切に導通接続することとなり、半導
体装置Ｂの面実装作業が簡単かつ確実に行えることとな
る。
【００３４】なお、上記実施形態では、ワイヤＷのワイ
ヤ本体を酸化しにくい金線としているために、半導体チ
ップ２Ａ〜２Ｃの各電極に対する導電接続を良好にでき
るが、本願発明はこれに限定されず、ワイヤ本体の材質
を金以外の材質にしてもよい。また同様に、絶縁層の具
体的な材質もポリエステルに限定されず、他の絶縁材料
を用いてもよい。ただし、絶縁層の材質としては、ワイ
ヤボンディングを行うときに加熱溶融し、エアの吹きつ
けなどによってそのワイヤボンディング位置から除去す
ることが可能な加熱溶融可能な合成樹脂が好ましい。
【００３５】また、上記実施形態では、第１の半導体チ
ップ２Ａを基板１の下面側に配置しているために、基板
表面からの第２の半導体チップ２Ｂや第３の半導体チッ
プ２Ｃの高さを低くすることができる。このため、上記
実施形態では、半導体チップ２Ａ〜２Ｃの各電極２１〜
２３のそれぞれと導電配線部１０との間の高低差を小さ
くし、これらの部分にワイヤボンディング作業を行うの
に都合の良いものにできるという利点が得られる。すな
わち、たとえば上記電極２３と導電配線部１０との間の
高低差が大きくなると、ワイヤボンディング装置を用い
てワイヤＷの一端部を上記電極２３にボンディングする
ときに、そのワイヤＷを保持するキャピラリが上記電極
２３の上面に対して斜めに大きく傾いてしまい、ワイヤ
Ｗの一端部を適切に熱圧着できない事態を生じる場合が
あるが、上記実施形態では、そのような不具合を適切に
防止することができる。ただし、本願発明は、必ずしも
これに限定されず、複数の半導体チップの全てを基板の
上面または下面に積み重ねた状態に実装してもかまわな
い。むろん、半導体チップの数は３つに限定されず、本
願発明は、２つ以上の半導体チップをチップ・オン・チ
ップ構造に実装した場合の全ての場合に適用することが
可能である。
【００３６】さらに、本願発明は、チップ・オン・チッ
プ構造に実装された複数の半導体チップの全てをワイヤ
を用いて所定の位置に結線接続する必要もない。本願発
明では、たとえば図８に示すように、３つの半導体チッ
プ２Ｄ〜２Ｆを上下に積み重ねた状態で基板１Ａ上に実
装する場合に、最下層と中間層の２つの半導体チップ２
Ｄ，２Ｅどうしをバンプ電極２９，２９ａを介して互い
に接続し、最下層と最上層の２つの半導体チップ２Ｄ，
２Ｆの電極２８，２８ａをワイヤＷを介して基板１Ａの
所定位置に接続するような構造にも適用することが可能
である。
【００３７】さらに、本願発明では、複数の半導体チッ
プが搭載される支持部材としては、合成樹脂製の薄肉の
フィルム状の基板に限らず、金属製のリードフレームを
用いてもかまわない。さらに、本願発明では、リードフ
レームに代えて、たとえば表面に導電配線部を形成した
セラミック製の板状の基板、あるいはエポキシ樹脂など
の合成樹脂製の板状の基板などを支持部材として用いて
もかまわない。本願発明にいう支持部材の具体的な種類
は限定されない。
【００３８】その他、本願発明に係る半導体チップの実
装構造、および半導体装置の各部の具体的な構成は、種
々に設計変更自在である。本願発明でいう半導体チップ
の具体的な種類も勿論問わず、たとえば強誘電体メモリ
（ferroelectrics-RAM）などの各種のメモリ素子をはじ
めとして、その他の種々のＩＣチップやＬＳＩチップな
どの半導体チップを適用することができる。
【図面の簡単な説明】
【図１】本願発明に係る半導体チップの実装構造を有す
る半導体装置中間品の一例を示す斜視図である。
【図２】図１のII−II断面図である。
【図３】図１および図２に示す半導体装置中間品の分解
斜視図である。
【図４】（ａ）は、図１および図２に示す半導体装置中
間品に用いられているワイヤを示す断面図であり、
（ｂ）は、そのIV−IV断面図である。
【図５】図２のＶ部拡大断面図である。
【図６】図１および図２に示した半導体装置中間品を利
用して製造された半導体装置の一例を示す断面図であ
る。
【図７】図６に示す半導体装置の製造工程の一例を示す
断面図である。
【図８】本願発明に係る半導体チップの実装構造の他の
例を示す説明図である。
【図９】従来の半導体チップの実装構造の一例を示す説
明図である。
【図１０】従来の半導体チップの実装構造の他の例を示
す説明図である。
【符号の説明】
１ 基板（支持部材） ２Ａ 第１の半導体チップ ２Ｂ 第２の半導体チップ ２Ｃ 第３の半導体チップ ２Ｄ〜２Ｆ 半導体チップ １０ 導電配線部 ２１ 電極 ２２ 電極 ２３ 電極 ３０ 金線（ワイヤ本体） ３１ 絶縁層 Ｗ ワイヤ Ａ 半導体装置中間品 Ｂ 半導体装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップがそれらの厚み方向
    に重ねられた状態で支持部材に搭載されている、半導体
    チップの実装構造であって、 導電性を有するワイヤ本体の表面が絶縁層によって被覆
    された複数本のワイヤを有しており、かつこれら複数本
    のワイヤを介して上記複数の半導体チップが上記支持部
    材の所望位置に接続されていることを特徴とする、半導
    体チップの実装構造。
  2. 【請求項２】 上記ワイヤは、金線の表面に合成樹脂か
    らなる絶縁層を形成したものである、請求項１に記載の
    半導体チップの実装構造。
  3. 【請求項３】 請求項１または２に記載の半導体チップ
    の実装構造を有していることを特徴とする、半導体装
    置。
JP9280017A 1997-10-14 1997-10-14 半導体チップの実装構造および半導体装置 Pending JPH11121496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9280017A JPH11121496A (ja) 1997-10-14 1997-10-14 半導体チップの実装構造および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9280017A JPH11121496A (ja) 1997-10-14 1997-10-14 半導体チップの実装構造および半導体装置

Publications (1)

Publication Number Publication Date
JPH11121496A true JPH11121496A (ja) 1999-04-30

Family

ID=17619149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9280017A Pending JPH11121496A (ja) 1997-10-14 1997-10-14 半導体チップの実装構造および半導体装置

Country Status (1)

Country Link
JP (1) JPH11121496A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
KR100381838B1 (ko) * 2000-09-07 2003-05-01 앰코 테크놀로지 코리아 주식회사 반도체패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
KR100381838B1 (ko) * 2000-09-07 2003-05-01 앰코 테크놀로지 코리아 주식회사 반도체패키지

Similar Documents

Publication Publication Date Title
JP3176542B2 (ja) 半導体装置及びその製造方法
US6344683B1 (en) Stacked semiconductor package with flexible tape
US6589810B1 (en) BGA package and method of fabrication
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6504104B2 (en) Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
JP2002009236A (ja) 多層半導体装置及びその製造方法
WO2001015231A1 (fr) Panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et dispositif electronique
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3660663B2 (ja) チップパッケージの製造方法
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
US20020135051A1 (en) Semiconductor device and lead frame therefor
JPS59222947A (ja) 半導体装置およびその製造方法
JPH11121496A (ja) 半導体チップの実装構造および半導体装置
JP2803656B2 (ja) 半導体装置
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2000243875A (ja) 半導体装置
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH04368167A (ja) 電子装置
JPS60138948A (ja) 半導体装置用パツケ−ジ