JPH08255813A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08255813A
JPH08255813A JP8002875A JP287596A JPH08255813A JP H08255813 A JPH08255813 A JP H08255813A JP 8002875 A JP8002875 A JP 8002875A JP 287596 A JP287596 A JP 287596A JP H08255813 A JPH08255813 A JP H08255813A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
carrier film
copper foil
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8002875A
Other languages
English (en)
Inventor
Masao Segawa
雅雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8002875A priority Critical patent/JPH08255813A/ja
Publication of JPH08255813A publication Critical patent/JPH08255813A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】実装密度を向上させる。 【解決手段】半導体素子１３のボンディングパッド１５
形成面をキャリアフィルム１１の銅箔リード１２形成面
の反対側の面に固着する。銅箔リード１２は、キャリア
フィルム１１の銅箔リード１２形成面側において回路基
板３４の接続部３５に接続する。キャリアフィルム１１
は半導体素子１３よりも小さく、銅箔リード１２のフォ
ーミング位置を半導体素子１３のアクティブ面内にする
ことができる。これにより、実装密度が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボンディングパッ
ドを有する半導体素子を固定する半導体装置に関する。
【０００２】
【従来の技術】近年メモリーカードの大容量化に対応
し、多数個の半導体素子の薄形かつ高密度の実装が要求
されてきている。このようなメモリーカードへ半導体素
子を実装する場合には、例えば予め銅箔をエッチング形
成したテープ状フィルムに半導体素子をインナーリード
接続してなる半導体装置（キャリアフィルム）によっ
て、半導体素子を回路基板に実装する方法がある。
【０００３】上記半導体装置（キャリアフィルム）の従
来の構成を図６を用いて説明する。
【０００４】図６において、６１はキャリアフィルムで
ある。このキャリアフィルム６１には、予め銅箔リード
６２が半導体素子６３搭載部を除いて形成されている。
半導体素子６３は、これら複数の銅箔リード６２の端部
６４近傍にボンディングパッド６５が位置するように、
上記キャリアフィルム６１上に接着等の手段によって固
定される。そして、銅箔リード６２の端部６４とボンデ
ィングパッド６５は、ワイヤ６６によって接続される
（インナーリード接続）。なお、銅箔リード６２の端部
６４から所定長だけ離れて、キャリアフィルム６１を穿
ってアウターリードカット用孔６７が形成されている。
【０００５】図７は図６の半導体装置の製造工程を説明
する説明図である。
【０００６】図７において、（ａ）は銅箔リード形成済
みキャリアフィルム、（ｂ）は半導体素子ボンディング
済みキャリアフィルム、（ｃ）は完成品としてのキャリ
アフィルムをそれぞれ示す。
【０００７】このように半導体素子６３を供給するキャ
リアフィルム６１は、図７（ｂ）に示すように銅箔リー
ド６２の端部（インナーリード接続部）６４が半導体素
子６３の外側に位置するので、ワイヤ６６は半導体素子
６３の内側にあるボンディングパッド６５から外側に引
出し、銅箔リード６２のインナーリード接続部６４に接
続される。次に、半導体素子６３のボンディングパッド
６５を形成した面及びその周辺部（インナーリード接続
部６４、ワイヤ（金線）６６を含む）は、図７（ｃ）に
示すように、防湿用樹脂６８が塗布される。
【０００８】図８は上記ワイヤを接続した状態の図７の
部分Ａの拡大図である。
【０００９】ワイヤ６６には、例えば、金線を用いる場
合がある。金線によるボールボンディングしたボンディ
ングパッド６５のパッド面６５ａには、図８に示すよう
に、金ボール７１が形成され、銅箔リード６２のインナ
ーリード接続部６４には、金リード部７２の一端が圧着
によって接続される。しかしながら図８のワイヤボンデ
ィング方法は、パッド面６５ａが上方を向き、且つ、ボ
ンディングパッド６５と金ボール７１の接続部より金リ
ード部７２とインナーリード接続部６４が低い位置にな
るため、一度上方に延出したワイヤ６６を下方に延出す
る必要があり、この際に、金ボール７１と金リード部７
２の間のネック部７３には応力がかかり、断線を起こす
恐れがある。このため、ボンディングループ（パッド面
から回ってパッド面と同じ高さにもどるまでの円形部）
の高さｈ１が０．２ｍｍ程度にしか低くできず、キャリ
アフィルム切断後の半導体素子の高さを大きくしてしま
う。
【００１０】また、図６のような半導体素子をアウター
リード接続すると図９のようになる。
【００１１】図９は、図６において一点鎖線の部分で銅
箔リード６２を切断し、切断した端部６９を所定形状に
フォーミングしさらに回路基板に実装したものである。
このようなアウターリード接続においては、上述した銅
箔リードのインナーリード接続部６４が半導体素子６３
の外側にあるためキャリアフィルム６１を半導体素子６
３の外周縁６１′に残さなければならない。
【００１２】このような外周縁６１′が残っていること
は、半導体素子６３を近接して配設することが拒まれ実
装密度の低下を招く。図９で外周縁６１′の幅Ｄ2 が小
さいことが要求される。しかしながら、フォーミングの
ための幅Ｄ1 とキャリアフィルムの半導体素子外周縁６
１′の幅Ｄ2 を含めた幅Ｄ3 を狭めることは製造上困難
である。
【００１３】
【発明が解決しようとする課題】このように、上述した
従来の半導体装置においては、半導体素子の周辺にキャ
リアフィルムを残す形となり、回路基板に実装する際
に、実装密度を小さくすることができないという問題点
があった。
【００１４】本発明は、回路基板に実装する際に実装密
度を小さくすることができる半導体装置を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明に係る半導体装置
は、内部回路と電気的に接続された接続用パッドを表面
に配置してなる半導体素子と、少なくとも１方向には前
記半導体素子よりも小さい第１の絶縁基板を有し前記第
１の絶縁基板の一面に第１の配線パターンを形成し、他
面に前記半導体素子を前記接続用パッド形成面側におい
て固着した第１の配線基板と、前記第１の配線パターン
と前記接続用パッドとを電気的に接続する結合手段と、
前記第１の配線パターンを、第２の絶縁基板上に形成さ
れた第２の配線パターンに電気的に接続した第２の配線
基板とを具備したものである。
【００１６】本発明において、半導体素子の内側にベー
ス部材が残り、そのベース部材上に銅箔リードのインナ
ーリード部を形成することで、半導体素子の周囲にベー
ス部材が残らない。これにより、半導体素子同士の間隔
を従来より狭小にして取り付けられるので、より高密度
の実装が可能となる。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
半導体装置の一実施の形態を示す平面図である。
【００１８】図１において、１１は厚さ約０．１ｍｍの
ベース部材（キャリアフィルム）、１２は銅箔リード、
１３は半導体素子、１４は上記銅箔リードの端部（イン
ナーリード接続部）、１５は上記半導体素子１３のボン
ディングパッドである。
【００１９】上記キャリアフィルム１１には、上記ボン
ディングパッド１５に対応した部分に開孔部１６が形成
されている。そして、キャリアフィルム１１の銅箔リー
ド１２形成面とは反対側の面に、上記半導体素子１３の
ボンディングパッド１５形成面を接着固定している。
【００２０】キャリアフィルム１１の上面に形成した所
定の１組の金メッキ済の銅箔リード１２，１２の端部
（インナーリード接続部）１４，１４は、半導体素子１
３のボンディングパッド列１５，１５より内側（半導体
素子１３の中心側）に設けてあり、銅箔リード１２のイ
ンナーリード接続部１４から隣り合うボンディングパッ
ド１５の間を通って半導体素子１３の外側のアウターリ
ード部１７に延出している。これら各組のボンディング
パッド１５は、インナーリード接続部１４にワイヤ１８
を介して接続（インナーリード接続）されている。そし
て上記アウターリード部１７には、キャリアフィルム１
１を切り抜いたアウターリードカット用孔１９が穿設さ
れている。さらに、このアウターリードカット用孔１９
と前記開孔部１６は連通している。
【００２１】図２は図１の半導体装置の製造工程を説明
する説明図である。
【００２２】図２において、（ａ）は銅箔リード形成済
みキャリアフィルム、（ｂ）は半導体素子ボンディング
済みキャリアフィルム、（ｃ）は完成品としてのキャリ
アフィルムをそれぞれ示す。
【００２３】半導体装置の製造工程において、まず、キ
ャリアフィルム１１にレジスト塗布、感光、現像を行っ
た後、エッチング法によって銅箔リード（パターン）１
２を形成し、その後レジスト剥離して、図２（ａ）に示
す、銅箔リード形成済みキャリアフィルム３１を作成す
る。
【００２４】次に、図２（ｂ）に示すように、キャリア
フィルム１１の銅箔リード１２形成面の反対面の半導体
素子１３取り付け部１１ａに、半導体素子１３のボンデ
ィングパッド１５形成面を銀系の導電性接着剤３２を介
して接着する。さらに、銅箔リード１２のインナーリー
ド部１４はボンディングパッド１５にワイヤ１８を介し
て接続（インナーリード接続）する。
【００２５】続いて、図２（ｃ）に示すように、半導体
素子１３のボンディングパッド１５形成面（ワイヤ１
８、インナーリード接続部１４を含む）にエポキシ系熱
硬化樹脂３３を塗布している。これによって、半導体素
子１３の機械的保護及び防湿処理をしている。
【００２６】図３は図２の部分Ｂの拡大図である。この
図において、４１は金ボール、４２は金線リード部であ
る。半導体素子１３のボンディングパッド１５上には金
ボール４１を形成し、この金ボール４１より金線リード
部４２を延出して銅箔リードのインナーリード接続部１
４にインナーリード接続している。この場合、ボンディ
ングパッド１５と金ボール４１の接合部よりも金線リー
ド部４２とインナーリード接続部１４の接合部の方が高
い位置にあるので、一度上方に向かった金線リード部４
２を下方に延出する際に形成されるボンディングループ
４３の曲率をあまり大きくしなくてもよく、そのため、
金線リード部４２を下方に延出する際に金ボール４１と
金線リード部４２の間のネック部４４にあまり応力がか
からない。さらに、キャリアフィルム１１上に突出する
ボンディングループの高さｈ11をｈ11＝０．１ｍｍ程度
にすることができ、基板圧ｈ12＝０．１ｍｍとチップ圧
ｈ13＝０．４５ｍｍを含めた総合圧ｈ14はｈ14＝０．６
５ｍｍとなる。これによって、図８の従来の総合圧より
０．１ｍｍ小さくなり、半導体装置の薄形化が可能とな
る。
【００２７】上記半導体装置は、銅箔リード１２を図１
及び図２（ｃ）の一点鎖線で示す位置で切断し、キャリ
アフィルム１１も図１の一点鎖線で示す位置で切断す
る。切断された際の残ったキャリアフィルム１１′はほ
とんど半導体素子の外周にはみだしていない。その後、
銅箔リード１２のリードフォーミングを行い、キャリア
フィルム１１′を反転して、回路基板に実装している。
【００２８】図４は図２の半導体装置を回路基板に実装
した状態を示す側面図である。
【００２９】この図に示すように、リードフォーミング
された銅箔リード１２は、回路基板３４の接続部３５に
半田３６を用いて半田付け接続（アウターリード接続）
している。ここで、アウターリード部１７の寸法Ｄ11＝
１．５ｍｍ、インナーリード接続部１４の先端から半導
体素子１３の側面までの寸法Ｄ12＝２．０ｍｍとなって
いる。このうち、半導体素子１３の外側に突出するのは
アウターリード部１７だけである。これによって、半導
体素子の高密度実装の実装が可能となる。
【００３０】このように、本実施の形態においては、半
導体素子１３よりも狭いキャリアフィルム１１′の銅箔
リード１２形成面の反対側の面に半導体素子１３を固着
し、銅箔リード１２形成面側を回路基板３４に対向さ
せ、銅箔リード１２をフォーミングして接続部３５に接
続している。従って、インナーリード接続部１４を半導
体素子１３の回路部品が搭載されているアクティブ面上
に位置させることができる。
【００３１】更に、キャリアフィルム１１′の銅箔リー
ド１２と回路基板３５との間の空間には半導体素子１３
が設けられていないので、この空間において銅箔リード
１２をフォーミングすることも可能である。即ち、この
場合には、インナーリード接続部１４だけでなく、アウ
ターリード部１７も半導体素子１３のアクティブ面内に
形成することができ、さらに高密度実装が可能となる。
【００３２】なお、上記実施の形態は、２辺にボンディ
ングパッドが形成された半導体素子について説明したが
４つの辺にボンディングパッドが形成された半導体素子
について適用しても同様の効果があることは明らかであ
る。
【００３３】図５は本発明に係る他の実施の形態を示す
半導体装置の平面図である。
【００３４】図５において、５１はキャリアフィルムで
ある。５２は銅箔リード、５３は半導体素子、５４は銅
箔リード５２先端のインナーリード接続部、５５は半導
体素子５３に設けられたボンディングパッドである。
【００３５】キャリアフィルム５１のボンディングパッ
ド５５に相当する部分には、開孔部５６が設けられてい
る。キャリアフィルム５１の上面に形成した所定の１組
の金メッキ済みの銅箔リード５２，５２のインナーリー
ド接続部５４，５４は、半導体素子５３のボンディング
パッド５５，５５より内側に設けてあり、銅箔リード５
２，５２は、このインナーリード接続部５４，５４から
ボンディングパッド５５の形成されていない辺を通っ
て、半導体素子５３外側のアウターリード部５７に延出
している。これら各組のボンディングパッド５５にワイ
ヤ５８を介して接続（インナーリード接続）されてい
る。そして、上のアウターリード部５７には、キャリア
フィルムを切り抜いたアウターリードカット用孔５９が
穿設されている。
【００３６】このような構成においても、インナーリー
ド接続部５４を半導体素子５３の内側にとることがで
き、インナーリード接続する場合、ボンディングパッド
５５と金ボールの接合部よりも金リード部とインナーリ
ード接続部５４の接合部の方が高い位置にあるので、図
１の実施の形態と同様の効果が得られる。また、図５の
実施の形態はボンディングパッドのピッチ間隔が狭い半
導体素子のものにも適用することができる。
【００３７】また、図１の実施の形態において、ベース
部材１１には、キャリアフィルム以外にも、別の部材
（例えば通常の回路基板）を用いて、回路基板に直接実
装するような構成にしてもよい。
【００３８】
【発明の効果】以上説明したように本発明によれば、ワ
イヤボンディング法の行程を複雑にすることなく、従来
よりも高密度の実装が可能である。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態を示す
平面図。
【図２】図１の半導体装置の製造工程を説明する説明
図。
【図３】図２の部分Ｂの拡大図。
【図４】図２の半導体装置を回路基板に実装した状態を
示す側面図。
【図５】本発明に係る他の実施の形態を示す半導体装置
の平面図。
【図６】従来の半導体装置を説明する平面図。
【図７】図６の半導体装置の製造工程を説明する説明
図。
【図８】図７の部分Ａの拡大図。
【図９】図６の半導体装置を回路基板に実装した状態を
示す側面図。
【符号の説明】
１１…キャリアフィルム、１２…銅箔リード、１３…半
導体素子、１４…インナーリード接続部、１５…ボンデ
ィングパッド、１６…開孔部、１７…アウターリード
部、１９…ワイヤ、３４…回路基板、３５…接続部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 内部回路と電気的に接続された接続用パ
    ッドを表面に配置してなる半導体素子と、 少なくとも１方向には前記半導体素子よりも小さい第１
    の絶縁基板を有し前記第１の絶縁基板の一面に第１の配
    線パターンを形成し、他面に前記半導体素子を前記接続
    用パッド形成面側において固着した第１の配線基板と、 前記第１の配線パターンと前記接続用パッドとを電気的
    に接続する結合手段と、 第２の絶縁基板上に形成した第２の配線パターンを有
    し、前記第１の配線基板の一面側において、前記第１の
    配線パターンを前記第２の配線パターンに電気的に接続
    した第２の配線基板とを具備したことを特徴とする半導
    体装置。
  2. 【請求項２】 前記配線パターンと前記接続用パッドと
    は、前記半導体素子の前記内部回路が形成されているア
    クティブ面上で接続することを特徴とする請求項１に記
    載の半導体装置。
JP8002875A 1996-01-11 1996-01-11 半導体装置 Pending JPH08255813A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8002875A JPH08255813A (ja) 1996-01-11 1996-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8002875A JPH08255813A (ja) 1996-01-11 1996-01-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1160797A Division JPH0329332A (ja) 1989-06-26 1989-06-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH08255813A true JPH08255813A (ja) 1996-10-01

Family

ID=11541536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8002875A Pending JPH08255813A (ja) 1996-01-11 1996-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH08255813A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137250A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137250A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US5999413A (en) Resin sealing type semiconductor device
US6403398B2 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US4974057A (en) Semiconductor device package with circuit board and resin
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
JP2003017518A (ja) 混成集積回路装置の製造方法
US6163069A (en) Semiconductor device having pads for connecting a semiconducting element to a mother board
US20040094833A1 (en) Semiconductor package
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPS61274333A (ja) 半導体装置
US5406119A (en) Lead frame
JP3269025B2 (ja) 半導体装置とその製造方法
JPH04233244A (ja) 集積回路アセンブリ
JP2000243875A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
US6787389B1 (en) Semiconductor device having pads for connecting a semiconducting element to a mother board
JP4737995B2 (ja) 半導体装置
JP2726648B2 (ja) 半導体装置
JPH08255813A (ja) 半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
KR100533761B1 (ko) 반도체패키지
US6977443B2 (en) Substrate for carrying a semiconductor chip and semiconductor device using same
JPH11176849A (ja) 半導体装置の製造方法
JP3251810B2 (ja) 集積回路装置の実装方法