JP2001185648A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001185648A
JP2001185648A JP36824599A JP36824599A JP2001185648A JP 2001185648 A JP2001185648 A JP 2001185648A JP 36824599 A JP36824599 A JP 36824599A JP 36824599 A JP36824599 A JP 36824599A JP 2001185648 A JP2001185648 A JP 2001185648A
Authority
JP
Japan
Prior art keywords
connection
connection terminals
package
packages
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP36824599A
Other languages
English (en)
Inventor
Atsushi Hori
淳志 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP36824599A priority Critical patent/JP2001185648A/ja
Publication of JP2001185648A publication Critical patent/JP2001185648A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 配線工程を容易にすると共に、配線設計の自
由度を向上させる半導体装置を得る。 【解決手段】 上面の接続端子12a〜12dと底面の
接続端子3とは異なる用途の接続端子からなる複数のI
Cパッケージ11と、複数のICパッケージ11を実装
する実装基板2と、2つのICパッケージ11の上面の
接続端子12a,12bと上面の接続端子12c,12
dとを接続する接続基板13とを備え、底面の接続端子
3に接続される実装基板2の配線を少なくすることがで
き、実装基板2の配線工程を容易にすると共に、実装基
板2の配線設計の自由度を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ICパッケージ
同士を接続した半導体装置に関するものである。
【0002】
【従来の技術】図11および図12は従来のICパッケ
ージを示す斜視図および正面図であり、図において、1
は一般にBGA(Ball Grid Array)パ
ッケージと呼ばれるICパッケージ、2はICパッケー
ジ1を実装する実装基板である。3はICパッケージ1
の底面に設けられた接続端子、4はそれら底面の接続端
子3と実装基板2の所定の配線とを接続する半田であ
る。
【0003】 次に動作について説明する。ICパッケ
ージ1を実装基板2に実装する場合には、ICパッケー
ジ1を実装基板2の所定の個所に載せ、ICパッケージ
1の底面に設けられた接続端子3と実装基板2の所定の
配線とを半田4によって接続することによって行われ
る。
【0004】
【発明が解決しようとする課題】従来のICパッケージ
は以上のように構成されているので、複数のICパッケ
ージ1を実装基板2に実装する場合に、それら複数のI
Cパッケージ1の底面に設けられた接続端子3に応じて
実装基板2の配線をしなくてはならないので、実装基板
2の配線が混み合ってしまい、配線工程が難しくなった
り、実装基板2を設計する上での自由度が少なくなって
しまう課題があった。また、実装基板2に実装されるI
Cパッケージ1の数が多い場合には、実装基板2の表面
と共に、裏面および内部に配線を多層形成することによ
り、多数の配線形成を可能にすることができるが、この
場合においても実装基板2の配線工程が難しくなった
り、実装基板2を設計する上で負担が大きくなってしま
う課題があった。
【0005】この発明は上記のような課題を解決するた
めになされたもので、配線工程を容易にすると共に、配
線設計の自由度を向上させる半導体装置を得ることを目
的とする。
【0006】
【課題を解決するための手段】この発明に係る半導体装
置は、上面および底面に接続端子がそれぞれ設けられ、
それら上面の接続端子と底面の接続端子とは異なる用途
の接続端子からなる複数のICパッケージと、複数のI
Cパッケージを実装する実装基板と、2つのICパッケ
ージの上面の接続端子同士を接続する接続線とを備えた
ものである。
【0007】この発明に係る半導体装置は、側面および
底面に接続端子がそれぞれ設けられ、それら側面の接続
端子と底面の接続端子とは異なる用途の接続端子からな
る複数のICパッケージと、複数のICパッケージを実
装する実装基板と、2つのICパッケージの側面の接続
端子同士を接続する接続線とを備えたものである。
【0008】この発明に係る半導体装置は、上面、側面
および底面に接続端子がそれぞれ設けられ、それら上面
の接続端子および側面の接続端子と底面の接続端子とは
異なる用途の接続端子からなる複数のICパッケージ
と、複数のICパッケージを実装する実装基板と、2つ
のICパッケージの上面の接続端子同士および側面の接
続端子同士を接続する接続線とを備えたものである。
【0009】この発明に係る半導体装置は、ICパッケ
ージの上面の接続端子または側面の接続端子は、そのI
Cパッケージの対向する2つの辺に沿ってそれぞれ設け
られると共に、それら対向する2つの辺同士の接続端子
は用途毎に同一順序に配列され、実装基板は、その接続
端子を有する辺が用途毎に同一順序で対向するように複
数のICパッケージを縦列実装し、接続線は、隣り合う
2つのICパッケージの接続端子同士を接続するもので
ある。
【0010】この発明に係る半導体装置は、ICパッケ
ージの上面の接続端子または側面の接続端子は、そのI
Cパッケージの4つの辺に沿ってそれぞれ設けられると
共に、互いに対向する2つの辺同士の接続端子は用途毎
に同一順序に配列され、実装基板は、その同一用途の接
続端子を有する辺が同一順序で対向するように複数のI
Cパッケージを縦横列実装し、接続線は、隣り合う2つ
のICパッケージの接続端子同士を接続するものであ
る。
【0011】この発明に係る半導体装置は、ICパッケ
ージの上面の接続端子および側面の接続端子は、そのI
Cパッケージの対向する2つの辺に沿ってそれぞれ設け
られると共に、それら対向する2つの辺同士の上面の接
続端子は用途毎に同一順序に配列され、かつそれら対向
する2つの辺同士の側面の接続端子は用途毎に同一順序
に配列され、実装基板は、その接続端子を有する辺が用
途毎に同一順序で対向するように複数のICパッケージ
を縦列実装し、接続線は、隣り合う2つのICパッケー
ジの上面の接続端子同士および側面の接続端子同士を接
続するものである。
【0012】この発明に係る半導体装置は、ICパッケ
ージの上面の接続端子および側面の接続端子は、そのI
Cパッケージの4つの辺に沿ってそれぞれ設けられると
共に、互いに対向する2つの辺同士の上面の接続端子は
用途毎に同一順序に配列され、かつ互いに対向する2つ
の辺同士の側面の接続端子は用途毎に同一順序に配列さ
れ、実装基板は、その接続端子を有する辺が用途毎に同
一順序で対向するように複数のICパッケージを縦横列
実装し、接続線は、隣り合う2つのICパッケージの上
面の接続端子同士および側面の接続端子同士を接続する
ものである。
【0013】この発明に係る半導体装置は、上面の接続
端子をアドレス信号の用途とし、側面の接続端子をデー
タ信号の用途とするか、または上面の接続端子をデータ
信号の用途とし、側面の接続端子をアドレス信号の用途
とするものである。
【0014】この発明に係る半導体装置は、ICパッケ
ージの4つの辺に沿ってそれぞれ設けられた接続端子の
うち、一方の対向する2つの辺同士の接続端子は、アド
レス信号の用途とし、他方の対向する2つの辺同士の接
続端子は、データ信号の用途とするものである。
【0015】この発明に係る半導体装置は、接続線を、
接続基板としたものである。
【0016】この発明に係る半導体装置は、接続線を、
接続配線としたものである。
【0017】この発明に係る半導体装置は、側面の接続
端子同士を接続基板によって接続し、上面の接続端子同
士を接続配線によって接続するものである。
【0018】この発明に係る半導体装置は、接続配線に
よって、上面の接続端子同士、上面と側面の接続端子、
上面と底面の接続端子、側面の接続端子同士、および側
面と底面の接続端子のうちの少なくともいずれか1つを
接続するものである。
【0019】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1および図2はこの発明の実施の形態
1による半導体装置のICパッケージを示す斜視図およ
び正面図であり、図において、11はICパッケージ、
2はICパッケージ11を実装する実装基板である。3
はICパッケージ11の底面に設けられた接続端子、4
はそれら底面の接続端子3と実装基板2の所定の配線と
を接続する半田である。12a〜12dは、ICパッケ
ージ11の上面に4つの辺に沿ってそれぞれ設けられた
接続端子であり、これら接続端子12a〜12dは、底
面の接続端子3とは異なる用途で用いられるようにIC
パッケージ11の内部のチップと接続されており、ま
た、互いに対向する2つの辺同士の接続端子、例えば、
接続端子12aと接続端子12b、および接続端子12
cと接続端子12dは、用途毎に同一順序に配列される
ようにICパッケージ11の内部のチップと接続されて
いるものである。
【0020】図3および図4はこの発明の実施の形態1
によるICパッケージを実装した半導体装置を示す斜視
図および正面図であり、図において、実装基板2には、
同一用途の接続端子を有する辺が同一順序で対向するよ
うに、すなわち、接続端子12aと接続端子12b同
士、および接続端子12cと接続端子12d同士が対向
するように複数のICパッケージ11が縦横列に実装さ
れている。13は隣り合う2つのICパッケージ11の
接続端子12aと接続端子12b同士、および接続端子
12cと接続端子12d同士を接続する接続基板(接続
線)である。
【0021】次に動作について説明する。図1および図
2に示したように、ICパッケージ11の上面には、4
つの辺に沿ってそれぞれ接続端子12a〜12dが設け
られており、これら接続端子12a〜12dは、底面の
接続端子3とは異なる用途で用いられるようにICパッ
ケージ11の内部のチップと接続されている。例えば、
内部のチップがメモリである場合に、そのメモリには、
電源、アドレス信号、データ信号、および制御信号等の
接続端子が必要となるが、上面の接続端子12aと接続
端子12bをアドレス信号の用途とし、上面の接続端子
12cと接続端子12dをデータ信号の用途とする。そ
して、底面の接続端子3を残りの電源、および制御信号
の用途とする。このように構成することによって、底面
の接続端子3では、電源および制御信号用の接続端子と
してしか利用されないので、それら底面の接続端子3に
接続される実装基板2の配線も少なくて済み、実装基板
2の配線工程を容易にすると共に、実装基板2の配線設
計の自由度を向上させることができる。
【0022】また、ICパッケージ11の接続端子12
aと接続端子12b、および接続端子12cと接続端子
12dは、用途毎に同一順序に配列されるようにICパ
ッケージ11の内部のチップと接続されている。例え
ば、上記のように上面の接続端子12aと接続端子12
bをアドレス信号の用途とし、上面の接続端子12cと
接続端子12dをデータ信号の用途とした場合に、図3
のように複数のICパッケージ11を縦横列に実装すれ
ば、隣り合う2つのICパッケージ11の接続端子12
aと接続端子12bとが共にアドレス信号の用途であ
り、かつ同一順序であり、一方、隣り合う2つのICパ
ッケージ11の接続端子12cと接続端子12dとが共
にデータ信号の用途であり、かつ同一順序であることか
ら、それら隣り合う2つのICパッケージ11の接続端
子12aと接続端子12b同士、および接続端子12c
と接続端子12d同士を接続する接続基板13を、最短
経路で接続することができ、配線効率を良くすることが
できる。このように構成することによって、接続基板1
3内の配線が交叉したり、分岐したりすることなく、配
線が平行で同じ長さの簡易なものを用いることができる
と共に、各接続基板13は、アドレス信号用として共通
のものを用い、また、データ信号用としても共通のもの
を用いることができ、接続基板13の製造、および配線
工程を容易にすることができる。
【0023】なお、上記実施の形態1では、ICパッケ
ージ11の上面の4つの辺に沿って接続端子12a〜1
2dをそれぞれ設けたが、ICパッケージ11の対向す
る2つの辺に沿って接続端子をそれぞれ設けるようにし
ても良い。例えば、図1において、接続端子12cと接
続端子12dだけでアドレス信号とデータ信号の両方の
信号を賄うことができる場合には、それら接続端子12
cと接続端子12dをアドレス信号とデータ信号の用途
とし、そして、底面の接続端子3を残りの電源、および
制御信号の用途とする。この場合は、接続端子12aと
接続端子12bを削減することができると共に、それら
接続端子12aと接続端子12bとを接続する接続基板
13を削減することができ、ICパッケージ11および
接続基板13の製造、および配線工程をさらに容易にす
ることができる。
【0024】また、上記実施の形態1では、ICパッケ
ージ11の上面の4つの接続端子12a〜12dと、底
面の接続端子3とでは、異なる用途の接続端子とした
が、部分的に共通に設けても良く、例えば、制御信号用
の接続端子をICパッケージ11の上面と底面の両方に
設けても良い。この場合は、実装基板2および接続基板
13の配線設計の自由度をさらに向上させることができ
る。
【0025】さらに、上記実施の形態1では、ICパッ
ケージ11をメモリとした場合に、上面の接続端子12
aと接続端子12bをアドレス信号の用途とし、上面の
接続端子12cと接続端子12dをデータ信号の用途と
した例を示したが、この限りではなく、ICパッケージ
11をメモリ以外のICに用いる場合でも、上面の接続
端子12a〜12dと底面の接続端子3との用途が異な
るようにすれば、適宜設計に応じて、実装基板2の配線
工程を容易にすると共に、実装基板2の配線設計の自由
度を向上させ、接続基板13の製造、および配線工程を
容易にすると共に、接続基板13の配線設計の自由度を
向上させることができる。
【0026】以上のように、この実施の形態1によれ
ば、ICパッケージ11の上面に4つの接続端子12a
〜12dを設けたことにより、底面の接続端子3に接続
される実装基板2の配線を少なくすることができ、実装
基板2の配線工程を容易にすると共に、実装基板2の配
線設計の自由度を向上させることができる。また、IC
パッケージ11の上面の4つの接続端子12a〜12d
と、底面の接続端子3とでは、異なる用途の接続端子と
したことにより、上面の4つの接続端子12a〜12d
と、底面の接続端子3とを同一の用途の接続端子とした
場合に比べて、上面と底面の合計の接続端子の数を少な
くすることができ、ICパッケージ11の構成を簡易に
することができる。また、適宜設計に応じて、実装基板
2の配線工程を容易にすると共に、実装基板2の配線設
計の自由度を向上させ、接続基板13の製造、および配
線工程を容易にすると共に、接続基板13の配線設計の
自由度を向上させることができる。さらに、ICパッケ
ージ11の接続端子12aと接続端子12b、および接
続端子12cと接続端子12dは、用途毎に同一順序に
配列されるようにICパッケージ11の内部のチップと
接続されるようにしたので、接続基板13内の配線が交
叉したり、分岐したりすることなく、配線が平行で同じ
長さの簡易なものを用いることができると共に、各接続
基板13は、アドレス信号用として共通のものを用い、
データ信号用としても共通のものを用いることができ、
接続基板13の製造、および配線工程を容易にすること
ができる。さらに、ICパッケージ11の上面の接続端
子12a〜12dを接続基板13によって接続するよう
にしたので、接続されるICパッケージ11間のインピ
ーダンス整合を容易に取ることができる。
【0027】実施の形態2.図5および図6はこの発明
の実施の形態2によるICパッケージを実装した半導体
装置を示す斜視図および正面図であり、図において、1
4は隣り合う2つのICパッケージ11の接続端子12
aと接続端子12b同士、および接続端子12cと接続
端子12d同士を接続する接続配線(接続線)である。
その他の構成については、上記実施の形態1と同一であ
る。
【0028】次に動作について説明する。上記実施の形
態1では、ICパッケージ11の上面の接続端子12a
〜12dを接続基板13によって接続したが、この実施
の形態2では、図5および図6に示したように、ICパ
ッケージ11の上面の接続端子12a〜12dを接続配
線14によって接続するものである。接続配線14は、
自在に曲がるようにフレキシブルに構成されているの
で、配線の工程を容易にすることができると共に、IC
パッケージ11の上面の接続端子12a〜12dと底面
の接続端子3とを接続することもできるので、設計およ
び配線工程をさらに容易にすることができる。
【0029】実施の形態3.図7および図8はこの発明
の実施の形態3による半導体装置のICパッケージを示
す斜視図および正面図であり、図において、15a〜1
5dは、ICパッケージ11の側面に4つの辺に沿って
それぞれ設けられた接続端子であり、これら接続端子1
5a〜15dは、底面の接続端子3とは異なる用途で用
いられるようにICパッケージ11の内部のチップと接
続されており、また、互いに対向する2つの辺同士の接
続端子、例えば、接続端子15aと接続端子15b、お
よび接続端子15cと接続端子15dは、用途毎に同一
順序に配列されるようにICパッケージ11の内部のチ
ップと接続されているものである。その他の構成は、実
施の形態1と同一である。
【0030】図9はこの発明の実施の形態3によるIC
パッケージを実装した半導体装置を示す正面図であり、
図において、実装基板2には、接続端子が用途毎に同一
順序で対向するように、すなわち、接続端子12aと接
続端子12b、接続端子15aと接続端子15b、およ
び接続端子12cと接続端子12d、接続端子15cと
接続端子15dが対向するように複数のICパッケージ
11が縦横列に実装されている。13は隣り合う2つの
ICパッケージ11の接続端子12aと接続端子12b
同士、および接続端子12cと接続端子12d同士を接
続する接続基板、16は隣り合う2つのICパッケージ
11の接続端子15aと接続端子15b同士、および接
続端子15cと接続端子15d同士を接続する接続基板
(接続線)である。
【0031】次に動作について説明する。図7および図
8に示したように、ICパッケージ11の上面には、4
つの辺に沿ってそれぞれ接続端子12a〜12dが設け
られており、これら接続端子12a〜12dは、底面の
接続端子3とは異なる用途で用いられるようにICパッ
ケージ11の内部のチップと接続されている。また、I
Cパッケージ11の側面には、4つの辺に沿ってそれぞ
れ接続端子15a〜15dが設けられており、これら接
続端子15a〜15dは、底面の接続端子3とは異なる
用途で用いられるようにICパッケージ11の内部のチ
ップと接続されている。例えば、内部のチップがメモリ
である場合に、そのメモリには、電源、アドレス信号、
データ信号、および制御信号等の接続端子が必要となる
が、上面の接続端子12a〜12dをアドレス信号の用
途とし、側面の接続端子15a〜15dをデータ信号の
用途とする。そして、底面の接続端子3を残りの電源、
および制御信号の用途とする。このように構成すること
によって、底面の接続端子3では、電源および制御信号
用の接続端子としてしか利用されないので、それら底面
の接続端子3に接続される実装基板2の配線も少なくて
済み、実装基板2の配線工程を容易にすると共に、実装
基板2の配線設計の自由度を向上させることができる。
【0032】また、ICパッケージ11の接続端子12
aと接続端子12b、接続端子15aと接続端子15
b、および接続端子12cと接続端子12d、接続端子
15cと接続端子15dは、同一順序に配列されるよう
にICパッケージ11の内部のチップと接続されてい
る。例えば、上記のように上面の接続端子12a〜12
dをアドレス信号の用途とし、図3に示したように、複
数のICパッケージ11が縦横列に実装されている場合
に、図9に示したように、それら隣り合う2つのICパ
ッケージ11の接続端子12aと接続端子12b、およ
び接続端子12cと接続端子12d同士を接続する接続
基板13を、最短経路で接続することができ、配線効率
を良くすることができる。また、上記のように上面の接
続端子15a〜15dをデータ信号の用途とし、図3に
示したように、複数のICパッケージ11が縦横列に実
装されている場合に、図9に示したように、それら隣り
合う2つのICパッケージ11の接続端子15aと接続
端子15b、および接続端子15cと接続端子15d同
士を接続する接続基板16を、最短経路で接続すること
ができ、配線効率を良くすることができる。このように
構成することによって、接続基板13および接続基板1
6内の配線が交叉したり、分岐したりすることなく、配
線が平行で同じ長さの簡易なものを用いることができる
と共に、各接続基板13は、接続端子12aと接続端子
12b同士を接続するものとして共通のものを用い、接
続端子12cと接続端子12d同士を接続するものとし
て共通のものを用いることができ、また、各接続基板1
6は、接続端子15aと接続端子15b同士を接続する
ものとして共通のものを用い、接続端子15cと接続端
子15d同士を接続するものとして共通のものを用いる
ことができ、接続基板13および接続基板16の製造、
および配線工程を容易にすることができる。
【0033】なお、上記実施の形態3では、ICパッケ
ージ11の上面の4つの辺に沿って接続端子12a〜1
2dをそれぞれ設け、側面の4つの辺に沿って接続端子
15a〜15dをそれぞれ設けたが、上面の接続端子1
2a〜12dを削除して、側面の接続端子15a〜15
dだけを設けるようにしても良い。この場合、実施の形
態1において説明した上面の接続端子12a〜12dの
機能をそのまま側面の接続端子15a〜15dで代用す
るようにすれば、実施の形態1と同様な効果が得られ
る。
【0034】また、上記実施の形態3では、ICパッケ
ージ11の上面の4つの辺に沿って接続端子12a〜1
2dをそれぞれ設け、側面の4つの辺に沿って接続端子
15a〜15dをそれぞれ設けたが、ICパッケージ1
1の対向する2つの辺に沿って接続端子をそれぞれ設け
るようにしても良い。例えば、図7において、接続端子
12cと接続端子12dだけでアドレス信号を賄うこと
ができ、接続端子15cと接続端子15dだけでデータ
信号を賄うことができる場合には、それら接続端子12
cと接続端子12dをアドレス信号の用途とし、接続端
子15cと接続端子15dをデータ信号の用途とし、そ
して、底面の接続端子3を残りの電源、および制御信号
の用途とする。この場合は、接続端子12aおよび接続
端子12bと、接続端子15aおよび接続端子15bを
削減することができると共に、それら接続端子12aと
接続端子12bとを接続する接続基板13と、接続端子
15aと接続端子15bとを接続する接続基板16を削
減することができ、ICパッケージ11および接続基板
13および接続基板16の製造、および配線工程をさら
に容易にすることができる。
【0035】さらに、上記実施の形態3では、ICパッ
ケージ11の上面の4つの接続端子12a〜12dをア
ドレス信号の用途として用い、側面の4つの接続端子1
5a〜15dをデータ信号の用途として用いたが、逆
に、ICパッケージ11の上面の4つの接続端子12a
〜12dをデータ信号の用途として用い、側面の4つの
接続端子15a〜15dをアドレス信号の用途として用
いても良い。
【0036】さらに、上記実施の形態3では、ICパッ
ケージ11の上面の4つの接続端子12a〜12dをア
ドレス信号の用途として用い、側面の4つの接続端子1
5a〜15dをデータ信号の用途として用いたが、実施
の形態1のように、上面の接続端子12aと接続端子1
2b、側面の接続端子15aと接続端子15bをアドレ
ス信号の用途とし、上面の接続端子12cと接続端子1
2d、側面の接続端子15cと接続端子15dをデータ
信号の用途としても良く、同様な効果が得られる。
【0037】さらに、上記実施の形態3では、ICパッ
ケージ11の上面の4つの接続端子12a〜12dおよ
び側面の4つの接続端子15a〜15dと、底面の接続
端子3とでは、異なる用途の接続端子としたが、部分的
に共通に設けても良く、例えば、制御信号用の接続端子
をICパッケージ11の上面と側面と底面のそれぞれに
設けても良い。この場合は、実装基板2、接続基板1
3、および接続基板16の配線の設計の自由度をさらに
高めることができる。
【0038】以上のように、この実施の形態3によれ
ば、ICパッケージ11の上面に4つの接続端子12a
〜12dを設け、側面に4つの接続端子15a〜15d
を設けたことにより、従来の技術および実施の形態1に
比較して、底面の接続端子3に接続される実装基板2の
配線を少なくすることができ、実装基板2の配線工程を
容易にすると共に、実装基板2の配線設計の自由度を向
上させることができる。また、ICパッケージ11の上
面の4つの接続端子12a〜12dおよび側面の4つの
接続端子15a〜15dと、底面の接続端子3とでは、
異なる用途の接続端子としたことにより、上面の4つの
接続端子12a〜12dおよび側面の4つの接続端子1
5a〜15dと、底面の接続端子3とで同一の用途の接
続端子としたものに比べて、上面と側面と底面の合計の
接続端子の数を少なくすることができ、ICパッケージ
11の構成を簡易にすることができる。また、適宜設計
に応じて、実装基板2の配線工程を容易にすると共に、
実装基板2の配線設計の自由度を向上させ、接続基板1
3および接続基板16の製造、および配線工程を容易に
すると共に、接続基板13および接続基板16の配線設
計の自由度を向上させることができる。さらに、ICパ
ッケージ11の接続端子12aと接続端子12b、接続
端子15aと接続端子15b、および接続端子12cと
接続端子12d、接続端子15cと接続端子15dは、
用途毎に同一順序に配列されるようにICパッケージ1
1の内部のチップと接続されるようにしたので、接続基
板13および接続基板16内の配線が交叉したり、分岐
したりすることなく、配線が平行で同じ長さの簡易なも
のを用いることができると共に、各接続基板13および
各接続基板16として共通のものを用いることができ、
接続基板13および接続基板16の製造、および配線工
程を容易にすることができる。さらに、ICパッケージ
11の上面の接続端子12a〜12dを接続基板13に
よって接続し、側面の接続端子15a〜15dを接続基
板16によって接続するようにしたので、接続されるI
Cパッケージ11間のインピーダンス整合を容易に取る
ことができる。
【0039】実施の形態4.図10はこの発明の実施の
形態4によるICパッケージを実装した半導体装置を示
す正面図であり、図において、14は隣り合う2つのI
Cパッケージ11の接続端子12aと接続端子12b同
士、および接続端子12cと接続端子12d同士を接続
する接続配線、17は隣り合う2つのICパッケージ1
1の接続端子15aと接続端子15b同士、および接続
端子15cと接続端子15d同士を接続する接続配線
(接続線)である。その他の構成は実施の形態3と同一
である。
【0040】次に動作について説明する。上記実施の形
態3では、ICパッケージ11の上面の接続端子12a
と接続端子12b同士、および接続端子12cと接続端
子12d同士を接続基板13によって接続し、側面の接
続端子15aと接続端子15b同士、および接続端子1
5cと接続端子15d同士を接続基板16によって接続
したが、この実施の形態4では、図10に示したよう
に、ICパッケージ11の上面の接続端子12aと接続
端子12b同士、および接続端子12cと接続端子12
d同士を接続配線14によって接続し、側面の接続端子
15aと接続端子15b同士、および接続端子15cと
接続端子15d同士を接続配線17によって接続したも
のである。接続配線14および接続配線17は、自在に
曲がるようにフレキシブルに構成されているので、配線
の工程を容易にすることができると共に、ICパッケー
ジ11の上面の接続端子12a〜12dと側面の接続端
子15a〜15dとの接続、上面の接続端子12a〜1
2dと底面の接続端子3との接続、側面の接続端子15
a〜15dと底面の接続端子3との接続もできるので、
設計および配線工程を容易にすることができる。
【0041】なお、上記実施の形態4では、上面の接続
端子12a〜12dと側面の接続端子15a〜15dと
を共に接続配線14および接続配線16によって接続し
たが、側面の接続端子15a〜15dを接続基板17に
よって接続し、上面の接続端子12a〜12dを接続配
線14によって接続するようにしても良い。この場合
は、側面の接続端子15a〜15dを接続基板16によ
って接続することにより、接続されるICパッケージ1
1間のインピーダンス整合を容易に取ることができると
共に、上面の接続端子12a〜12dを接続配線14に
よって接続することにより、接続配線14は、自在に曲
がるようにフレキシブルに構成されているので、配線の
工程を容易にすることができ、接続基板16と接続配線
14との両方の有効性を利用することができると共に、
配線工程を容易にすることができる。
【0042】
【発明の効果】以上のように、この発明によれば、上面
および底面に接続端子がそれぞれ設けられ、それら上面
の接続端子と底面の接続端子とは異なる用途の接続端子
からなる複数のICパッケージと、複数のICパッケー
ジを実装する実装基板と、2つのICパッケージの上面
の接続端子同士を接続する接続線とを備えるように構成
したので、底面の接続端子に接続される実装基板の配線
を少なくすることができ、実装基板の配線工程を容易に
すると共に、実装基板の配線設計の自由度を向上させる
ことができる。また、ICパッケージの上面の接続端子
と、底面の接続端子とでは、異なる用途の接続端子とし
たことにより、上面の接続端子と、底面の接続端子とで
同一の用途の接続端子としたものに比べて、上面と底面
の合計の接続端子の数を少なくすることができ、ICパ
ッケージの構成を簡易にすることができる。また、適宜
設計に応じて、実装基板の配線工程を容易にすると共
に、実装基板の配線設計の自由度を向上させ、接続線の
製造、および配線工程を容易にすると共に、接続基板の
配線設計の自由度を向上させることができる効果が得ら
れる。
【0043】この発明によれば、側面および底面に接続
端子がそれぞれ設けられ、それら側面の接続端子と底面
の接続端子とは異なる用途の接続端子からなる複数のI
Cパッケージと、複数のICパッケージを実装する実装
基板と、2つのICパッケージの側面の接続端子同士を
接続する接続線とを備えるように構成したので、底面の
接続端子に接続される実装基板の配線を少なくすること
ができ、実装基板の配線工程を容易にすると共に、実装
基板の配線設計の自由度を向上させることができる。ま
た、ICパッケージの側面の接続端子と、底面の接続端
子とでは、異なる用途の接続端子としたことにより、側
面の接続端子と、底面の接続端子とで同一の用途の接続
端子としたものに比べて、側面と底面の合計の接続端子
の数を少なくすることができ、ICパッケージの構成を
簡易にすることができる。また、適宜設計に応じて、実
装基板の配線工程を容易にすると共に、実装基板の配線
設計の自由度を向上させ、接続線の製造、および配線工
程を容易にすると共に、接続基板の配線設計の自由度を
向上させることができる効果が得られる。
【0044】この発明によれば、上面、側面および底面
に接続端子がそれぞれ設けられ、それら上面の接続端子
および側面の接続端子と底面の接続端子とは異なる用途
の接続端子からなる複数のICパッケージと、複数のI
Cパッケージを実装する実装基板と、2つのICパッケ
ージの上面の接続端子同士および側面の接続端子同士を
接続する接続線とを備えるように構成したので、底面の
接続端子に接続される実装基板の配線を少なくすること
ができ、実装基板の配線工程を容易にすると共に、実装
基板の配線設計の自由度を向上させることができる。ま
た、ICパッケージの上面および側面の接続端子と、底
面の接続端子とでは、異なる用途の接続端子としたこと
により、上面および側面の接続端子と、底面の接続端子
とで同一の用途の接続端子としたものに比べて、上面と
側面と底面の合計の接続端子の数を少なくすることがで
き、ICパッケージの構成を簡易にすることができる。
また、適宜設計に応じて、実装基板の配線工程を容易に
すると共に、実装基板の配線設計の自由度を向上させ、
接続線の製造、および配線工程を容易にすると共に、接
続基板の配線設計の自由度を向上させることができる効
果が得られる。
【0045】この発明によれば、ICパッケージの上面
の接続端子または側面の接続端子は、そのICパッケー
ジの対向する2つの辺に沿ってそれぞれ設けられると共
に、それら対向する2つの辺同士の接続端子は用途毎に
同一順序に配列され、実装基板は、その接続端子を有す
る辺が用途毎に同一順序で対向するように複数のICパ
ッケージを縦列実装し、接続線は、隣り合う2つのIC
パッケージの接続端子同士を接続するように構成したの
で、接続線が交叉したり、分岐したりすることなく、接
続線が平行で同じ長さの簡易なものを用いることができ
ると共に、接続線として共通のものを用いることがで
き、接続線の製造、および配線工程を容易にすることが
できる。
【0046】この発明によれば、ICパッケージの上面
の接続端子または側面の接続端子は、そのICパッケー
ジの4つの辺に沿ってそれぞれ設けられると共に、互い
に対向する2つの辺同士の接続端子は用途毎に同一順序
に配列され、実装基板は、その同一用途の接続端子を有
する辺が同一順序で対向するように複数のICパッケー
ジを縦横列実装し、接続線は、隣り合う2つのICパッ
ケージの接続端子同士を接続するように構成したので、
接続線が交叉したり、分岐したりすることなく、接続線
が平行で同じ長さの簡易なものを用いることができると
共に、接続線として共通のものを用いることができ、接
続線の製造、および配線工程を容易にすることができ
る。
【0047】この発明によれば、ICパッケージの上面
の接続端子および側面の接続端子は、そのICパッケー
ジの対向する2つの辺に沿ってそれぞれ設けられると共
に、それら対向する2つの辺同士の上面の接続端子は用
途毎に同一順序に配列され、かつそれら対向する2つの
辺同士の側面の接続端子は用途毎に同一順序に配列さ
れ、実装基板は、その接続端子を有する辺が用途毎に同
一順序で対向するように複数のICパッケージを縦列実
装し、接続線は、隣り合う2つのICパッケージの上面
の接続端子同士および側面の接続端子同士を接続するよ
うに構成したので、接続線が交叉したり、分岐したりす
ることなく、接続線が平行で同じ長さの簡易なものを用
いることができると共に、接続線として共通のものを用
いることができ、接続線の製造、および配線工程を容易
にすることができる。
【0048】この発明によれば、ICパッケージの上面
の接続端子および側面の接続端子は、そのICパッケー
ジの4つの辺に沿ってそれぞれ設けられると共に、互い
に対向する2つの辺同士の上面の接続端子は用途毎に同
一順序に配列され、かつ互いに対向する2つの辺同士の
側面の接続端子は用途毎に同一順序に配列され、実装基
板は、その接続端子を有する辺が用途毎に同一順序で対
向するように複数のICパッケージを縦横列実装し、接
続線は、隣り合う2つのICパッケージの上面の接続端
子同士および側面の接続端子同士を接続するように構成
したので、接続線が交叉したり、分岐したりすることな
く、接続線が平行で同じ長さの簡易なものを用いること
ができると共に、接続線として共通のものを用いること
ができ、接続線の製造、および配線工程を容易にするこ
とができる。
【0049】この発明によれば、上面の接続端子をアド
レス信号の用途とし、側面の接続端子をデータ信号の用
途とするか、または上面の接続端子をデータ信号の用途
とし、側面の接続端子をアドレス信号の用途とするよう
に構成したので、ICパッケージをメモリとして用いた
場合に、実装基板の配線工程を極めて容易にすると共
に、実装基板の配線設計の自由度を極めて向上させ、接
続線の製造、および配線工程を極めて容易にすると共
に、接続基板の配線設計の自由度を極めて向上させるこ
とができる効果が得られる。
【0050】この発明によれば、ICパッケージの4つ
の辺に沿ってそれぞれ設けられた接続端子のうち、一方
の対向する2つの辺同士の接続端子は、アドレス信号の
用途とし、他方の対向する2つの辺同士の接続端子は、
データ信号の用途とするように構成したので、ICパッ
ケージをメモリとして用いた場合に、実装基板の配線工
程を極めて容易にすると共に、実装基板の配線設計の自
由度を極めて向上させ、接続線の製造、および配線工程
を極めて容易にすると共に、接続基板の配線設計の自由
度を極めて向上させることができる効果が得られる。
【0051】この発明によれば、接続線は、接続基板で
あるように構成したので、接続されるICパッケージ間
のインピーダンス整合を容易に取ることができる効果が
得られる。
【0052】この発明によれば、接続線は、接続配線で
あるように構成したので、接続配線は、自在に曲がるよ
うにフレキシブルに構成されているので、配線の工程を
容易にすることができる効果が得られる。
【0053】この発明によれば、接続線は、側面の接続
端子同士を接続基板によって接続し、上面の接続端子同
士を接続配線によって接続するように構成したので、側
面の接続端子を接続基板によって接続することにより、
接続されるICパッケージ間のインピーダンス整合を容
易に取ることができると共に、上面の接続端子を接続配
線によって接続することにより、接続配線は、自在に曲
がるようにフレキシブルに構成されているので、配線の
工程を容易にすることができ、接続基板と接続配線との
両方の有効性を利用することができると共に、配線工程
を容易にすることができる効果が得られる。
【0054】この発明によれば、接続配線は、上面の接
続端子同士、上面と側面の接続端子、上面と底面の接続
端子、側面の接続端子同士、および側面と底面の接続端
子のうちの少なくともいずれか1つを接続するように構
成したので、設計および配線工程を容易にすることがで
きる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
ICパッケージを示す斜視図である。
【図2】 この発明の実施の形態1による半導体装置の
ICパッケージを示す正面図である。
【図3】 この発明の実施の形態1によるICパッケー
ジを実装した半導体装置を示す斜視図である。
【図4】 この発明の実施の形態1によるICパッケー
ジを実装した半導体装置を示す正面図である。
【図5】 この発明の実施の形態2によるICパッケー
ジを実装した半導体装置を示す斜視図である。
【図6】 この発明の実施の形態2によるICパッケー
ジを実装した半導体装置を示す正面図である。
【図7】 この発明の実施の形態3による半導体装置の
ICパッケージを示す斜視図である。
【図8】 この発明の実施の形態3による半導体装置の
ICパッケージを示す正面図である。
【図9】 この発明の実施の形態3によるICパッケー
ジを実装した半導体装置を示す正面図である。
【図10】 この発明の実施の形態4によるICパッケ
ージを実装した半導体装置を示す正面図である。
【図11】 従来のICパッケージを示す斜視図であ
る。
【図12】 従来のICパッケージを示す正面図であ
る。
【符号の説明】
2 実装基板、3 接続端子、4 半田、11 ICパ
ッケージ、12a〜12d,15a〜15d、接続端
子、13,16 接続基板(接続線)、14,17 接
続配線(接続線)。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 上面および底面に接続端子がそれぞれ設
    けられ、それら上面の接続端子と底面の接続端子とは異
    なる用途の接続端子からなる複数のICパッケージと、
    上記複数のICパッケージを実装する実装基板と、上記
    2つのICパッケージの上面の接続端子同士を接続する
    接続線とを備えた半導体装置。
  2. 【請求項2】 側面および底面に接続端子がそれぞれ設
    けられ、それら側面の接続端子と底面の接続端子とは異
    なる用途の接続端子からなる複数のICパッケージと、
    上記複数のICパッケージを実装する実装基板と、上記
    2つのICパッケージの側面の接続端子同士を接続する
    接続線とを備えた半導体装置。
  3. 【請求項3】 上面、側面および底面に接続端子がそれ
    ぞれ設けられ、それら上面の接続端子および側面の接続
    端子と底面の接続端子とは異なる用途の接続端子からな
    る複数のICパッケージと、上記複数のICパッケージ
    を実装する実装基板と、上記2つのICパッケージの上
    面の接続端子同士および側面の接続端子同士を接続する
    接続線とを備えた半導体装置。
  4. 【請求項4】 ICパッケージの上面の接続端子または
    側面の接続端子は、そのICパッケージの対向する2つ
    の辺に沿ってそれぞれ設けられると共に、それら対向す
    る2つの辺同士の接続端子は用途毎に同一順序に配列さ
    れ、実装基板は、その接続端子を有する辺が用途毎に同
    一順序で対向するように複数のICパッケージを縦列実
    装し、接続線は、隣り合う2つのICパッケージの接続
    端子同士を接続することを特徴とする請求項1または請
    求項2記載の半導体装置。
  5. 【請求項5】 ICパッケージの上面の接続端子または
    側面の接続端子は、そのICパッケージの4つの辺に沿
    ってそれぞれ設けられると共に、互いに対向する2つの
    辺同士の接続端子は用途毎に同一順序に配列され、実装
    基板は、その同一用途の接続端子を有する辺が同一順序
    で対向するように複数のICパッケージを縦横列実装
    し、接続線は、隣り合う2つのICパッケージの接続端
    子同士を接続することを特徴とする請求項1または請求
    項2記載の半導体装置。
  6. 【請求項6】 ICパッケージの上面の接続端子および
    側面の接続端子は、そのICパッケージの対向する2つ
    の辺に沿ってそれぞれ設けられると共に、それら対向す
    る2つの辺同士の上面の接続端子は用途毎に同一順序に
    配列され、かつそれら対向する2つの辺同士の側面の接
    続端子は用途毎に同一順序に配列され、実装基板は、そ
    の接続端子を有する辺が用途毎に同一順序で対向するよ
    うに複数のICパッケージを縦列実装し、接続線は、隣
    り合う2つのICパッケージの上面の接続端子同士およ
    び側面の接続端子同士を接続することを特徴とする請求
    項3記載の半導体装置。
  7. 【請求項7】 ICパッケージの上面の接続端子および
    側面の接続端子は、そのICパッケージの4つの辺に沿
    ってそれぞれ設けられると共に、互いに対向する2つの
    辺同士の上面の接続端子は用途毎に同一順序に配列さ
    れ、かつ互いに対向する2つの辺同士の側面の接続端子
    は用途毎に同一順序に配列され、実装基板は、その接続
    端子を有する辺が用途毎に同一順序で対向するように複
    数のICパッケージを縦横列実装し、接続線は、隣り合
    う2つのICパッケージの上面の接続端子同士および側
    面の接続端子同士を接続することを特徴とする請求項3
    記載の半導体装置。
  8. 【請求項8】 上面の接続端子をアドレス信号の用途と
    し、側面の接続端子をデータ信号の用途とするか、また
    は上面の接続端子をデータ信号の用途とし、側面の接続
    端子をアドレス信号の用途とすることを特徴とする請求
    項7記載の半導体装置。
  9. 【請求項9】 ICパッケージの4つの辺に沿ってそれ
    ぞれ設けられた接続端子のうち、一方の対向する2つの
    辺同士の接続端子は、アドレス信号の用途とし、他方の
    対向する2つの辺同士の接続端子は、データ信号の用途
    とすることを特徴とする請求項5または請求項7記載の
    半導体装置。
  10. 【請求項10】 接続線は、接続基板であることを特徴
    とする請求項1から請求項9のうちのいずれか1項記載
    の半導体装置。
  11. 【請求項11】 接続線は、接続配線であることを特徴
    とする請求項1から請求項9のうちのいずれか1項記載
    の半導体装置。
  12. 【請求項12】 接続線は、側面の接続端子同士を接続
    基板によって接続し、上面の接続端子同士を接続配線に
    よって接続することを特徴とする請求項3、請求項7か
    ら請求項9のうちのいずれか1項記載の半導体装置。
  13. 【請求項13】 接続配線は、上面の接続端子同士、上
    面と側面の接続端子、上面と底面の接続端子、側面の接
    続端子同士、および側面と底面の接続端子のうちの少な
    くともいずれか1つを接続することを特徴とする請求項
    11記載の半導体装置。
JP36824599A 1999-12-24 1999-12-24 半導体装置 Abandoned JP2001185648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36824599A JP2001185648A (ja) 1999-12-24 1999-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36824599A JP2001185648A (ja) 1999-12-24 1999-12-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2001185648A true JP2001185648A (ja) 2001-07-06

Family

ID=18491327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36824599A Abandoned JP2001185648A (ja) 1999-12-24 1999-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2001185648A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295763A (ja) * 2008-06-05 2009-12-17 Fujitsu Ltd 半導体実装装置及び電子機器
JP2010192918A (ja) * 2002-04-29 2010-09-02 Interconnect Portfolio Llc ダイレクト・コネクト形信号システム
WO2011111300A1 (ja) * 2010-03-09 2011-09-15 パナソニック株式会社 側面に電極を有する半導体パッケージおよび半導体装置
JP2020068296A (ja) * 2018-10-24 2020-04-30 日本電気株式会社 マルチチップパッケージ
JP2022511581A (ja) * 2019-11-15 2022-02-01 バイドゥ ドットコム タイムス テクノロジー (ベイジン) カンパニー リミテッド フレキシブルケーブル接続に基づく分散型aiトレーニングトポロジー

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192918A (ja) * 2002-04-29 2010-09-02 Interconnect Portfolio Llc ダイレクト・コネクト形信号システム
JP2009295763A (ja) * 2008-06-05 2009-12-17 Fujitsu Ltd 半導体実装装置及び電子機器
WO2011111300A1 (ja) * 2010-03-09 2011-09-15 パナソニック株式会社 側面に電極を有する半導体パッケージおよび半導体装置
US8659138B2 (en) 2010-03-09 2014-02-25 Panasonic Corporation Semiconductor package having electrode on side surface, and semiconductor device
JP2020068296A (ja) * 2018-10-24 2020-04-30 日本電気株式会社 マルチチップパッケージ
JP7183693B2 (ja) 2018-10-24 2022-12-06 日本電気株式会社 マルチチップパッケージ
JP2022511581A (ja) * 2019-11-15 2022-02-01 バイドゥ ドットコム タイムス テクノロジー (ベイジン) カンパニー リミテッド フレキシブルケーブル接続に基づく分散型aiトレーニングトポロジー
US11615295B2 (en) 2019-11-15 2023-03-28 Baidu Usa Llc Distributed AI training topology based on flexible cable connection

Similar Documents

Publication Publication Date Title
US5444296A (en) Ball grid array packages for high speed applications
US6999332B2 (en) Semiconductor package with a controlled impedance bus and method of forming same
JPH08504060A (ja) Icマイクロプロセッサ用で、構造的にicマイクロプロセッサに組み合わされたicメモリー積層を含むモジュール
JPH05121643A (ja) 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス
US5869895A (en) Embedded memory assembly
JPH0357257A (ja) 高密度半導体メモリモジユール及びその形成方法
JP2001185640A (ja) 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
JP2000031617A (ja) メモリモジュールおよびその製造方法
JPH01235264A (ja) 半導体集積回路装置
JP2001185648A (ja) 半導体装置
JPH11135555A (ja) 半導体装置
JP2008159815A (ja) 半導体装置の製造方法
JP2002237567A (ja) 半導体装置
JPH0348449A (ja) icパツケージ
JP2694880B2 (ja) Icカード
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JPH10116958A (ja) メモリシステム
JPH0778938A (ja) 複合半導体装置及びその製造方法
JPS6276753A (ja) 半導体装置およびその製造方法
JPS58184735A (ja) 集積回路チツプ
JPH09321218A (ja) 半導体装置およびその製造方法
JP2535878Y2 (ja) Ic素子
JP2868630B2 (ja) 半導体パッケージの実装構造
JP2001319988A (ja) 半導体装置
JPH02250389A (ja) 基板における電子部品の搭載構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060105