JPH05121643A - 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス - Google Patents

固体メモリモジユール及びこのようなモジユールを含むメモリデバイス

Info

Publication number
JPH05121643A
JPH05121643A JP3347650A JP34765091A JPH05121643A JP H05121643 A JPH05121643 A JP H05121643A JP 3347650 A JP3347650 A JP 3347650A JP 34765091 A JP34765091 A JP 34765091A JP H05121643 A JPH05121643 A JP H05121643A
Authority
JP
Japan
Prior art keywords
chip
chips
module
memory
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3347650A
Other languages
English (en)
Inventor
De Givry Jacques
ドウ・ジブリ・ジヤツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MATORA MARUKOONI SUPEESU FR
Matra Marconi Space France SA
Original Assignee
MATORA MARUKOONI SUPEESU FR
Matra Marconi Space France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MATORA MARUKOONI SUPEESU FR, Matra Marconi Space France SA filed Critical MATORA MARUKOONI SUPEESU FR
Publication of JPH05121643A publication Critical patent/JPH05121643A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Combinations Of Printed Boards (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【構成】 各々細長い形状を有し各々その端部に出力端
部が位置づけされた複数の半導体メモリチップを相互接
続基板上に含むメモリモジュールにおいて、１つのチッ
プの出力接続部がスタック内のそのすぐ下にあるチップ
を超えたところにくるように交差された互いに積層され
た２つ以上のチップを含む３次元に分布された高密度実
装メモリモジュール。 【効果】 チップを３次元に分布する際生じる相互接続
の問題点を避けながら、メモリモジュールの高密度実装
を可能とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
内で用いられるメモリデバイス、特に大容量メモリの分
野に関する。
【０００２】
【従来の技術】コンピュータシステムのメモリ容量の必
要条件はつねに増大しつつある。数多くの場合におい
て、利用可能なスペースはできるかぎり小さくなくては
ならない。これらの必要条件のため、増々高度に集積化
した単体型コンポーネントが開発されるに至った。１９
９０年、読みとり／書き込みランダムアクセスメモリ
（ＲＡＭ）コンポーネントの容量は、スタティックＲＡ
Ｍについて１Ｍビット、ＤＲＡＭＳについて４Ｍビット
に達した。これらの容量は又、チップが高密度でとりつ
けられうるようにする相互接続方法をも導き出した。一
定の体積内の容量をさらに増大させるため、相互接続基
板上の複数の重畳チップから成るスタックを含むメモリ
モジュールが提案された。かくして、チップは１つの平
面のみの中に分布させられる代りに３次元に分布させら
れる。残念なことに、チップの相互接続とりわけ、費用
と時間のかかる反復的工程を生じさせる基板とチップの
間の接続についての問題が発生した。チップは精確に重
畳されているため、最下位のチップに対する接続を行な
い、次にスペーサを設置し、次のチップを上に固定し
て、この新しいチップを配線するといった作業が必要で
ある。
【０００３】複数のチップすなわち大容量メモリ、プロ
セッサ及びプログラムメモリを含むスタックを作る提案
もなされてきた（日本特許要約書第１１巻、１４８号、
Ｅ５０６、１９８７年５月１４日、及び特開昭６１−２
８７１３３号公報）。これらのチップは、基板からプロ
グラムメモリである最後のチップまでサイズが減少して
いくものである。その他のものよりも小さいプログラム
メモリは、同じ方向に細長くなったその他の２つのチッ
プに対し横方向に置かれている。３つのチップは異なる
サイズのものであるため、相互接続が可能である。これ
は、メモリモジュールのさまざまな同一サイズのメモリ
と基板の相互接続を容易にすることを追求している本発
明の目的ではない。
【０００４】
【発明が解決しようとする課題】本発明は、これまでに
提案されてきた解決法を妨げていた相互接続問題を避け
ながらも、一つの平面内ではなく３次元でチップを分布
させることにより現在一般に用いられている実装密度を
増大しようとするものである。
【０００５】
【課題を解決するための手段】この目的のため、本発明
は、既存の大容量メモリチップのほとんどがきわめて細
長い矩形をしており、このようなチップの出口接続部は
往々にしてその２つの端部に集中しているという考察事
項を活用する。例えば、１ＭビットのメモリチップＨＣ
６２８−１２８はそれぞれ１４．４mm及び５．７mmであ
る長さＬと幅ｌを有し、各端部に１６の接続タブをも
つ。従って、本発明は、請求項１に記載のメモリモジュ
ールを提案する。
【０００６】２つの連続するチップはつねに互いに交差
されている。これは、底部２つのチップが同じ要領で方
向づけされている上述の日本特許文書内に記述されてい
るものと同じ配置ではない。
【０００７】チップが交差する方法のため、下位チップ
が上位チップへの接続を妨げないことから、接続は各チ
ップの両端に対し難無く行なうことができる。一見して
２つのチップの交差構成は全くスペースを節約しない。
しかしながら、コンデンサ及び／又は集積論理回路とい
ったより小さなサイズの補助コンポーネントをメモリと
結びつけることがつねに必要である。これらの小さなサ
イズのコンポーネントは、交差の分岐の間に置くことが
できる。
【０００８】チップが充分に細長くされると、３つのチ
ップを互いに対し６０度の角度を成して交差させること
ができる。
【０００９】２つの交差チップが用いられるにせよ３つ
の交差チップが用いられるにせよ、チップの端部タブに
アルミニウム又は金のワイヤを接続するためのはんだづ
け機がチップの張り出し部分を押し下げることがないよ
うにするため、チップの端部の下にサポートを置くこと
が望ましい。
【００１０】張り出しを避けるための毎度サポートを介
在させた状態で、２つの交差チップのスタック上にその
他の２チップセットを重畳させることができる。
【００１１】各チップが幅の２倍以上の長さをもつ場合
に適用可能である本発明の有利な一実施態様は、請求項
３に記されている。この配置によりコンパクト性を著し
く増大することができる。
【００１２】本発明は、制限的な意味のない例として与
えられている本発明の特定の実施態様についての以下の
記述を読んだ時点で、より良く理解できることだろう。
この記述は添付図面を参考にしている。
【００１３】
【実施例】図１に概略的に示されているマイクロモジュ
ールは、形状が細長くされた２つのメモリチップ１４及
び１６と支持基板１２を含む。チップ１４は、例えば混
成回路を支持するセラミック基板であってよい基板１２
上に直接ボンディングされた形で付着されている。チッ
プ１４の出力タブ１８は、ワイヤ１９（一般にアルミニ
ウム又は金で作られている）により支持基板１２上に形
成されたトラックに接続され、熱圧着又は熱音波ボンデ
ィングにより固定される。チップ１６はチップ１４と交
差されこれに接着され、その出力タブは同様に、タブ１
８に対する接続のために用いられるワイヤよりも長いワ
イヤ１９により支持基板１２上のトラックに接続されて
いる。チップは、腐食の危険性無しに絶縁性エポキシ又
はシリコン樹脂を用いて接着され、チップの表面は、接
着剤と接触する領域において、パッシベーションされて
いる。ボンディングプローブを係合させるときの望まし
くない張り出しを避けるため、チップ１４と同じ厚みを
もつブロック２０すなわち非常に薄い（一般に０．３mm
未満）サポートが、チップ１６の端部の真下に介在させ
られる。一般にシリコン製のブロックを用いることがで
き、このブロックは拒絶されたチップのフラグメントで
あってよい。
【００１４】現在、チップ１４及びブロック２０それか
らチップ１６を設置することのできる自動機械が利用可
能である。
【００１５】チップ１４と１６により形成された交差の
分岐の間に残っている無駄なゾーンは、コンデンサ２２
ならびにバッファレジスタ、結合回路などの付随する論
理回路といったような小さなサイズのコンポーネントを
収容することができる。
【００１６】図２に示されているように、図１に示され
ている種類の２セットのチップを積み上げてかくしてさ
らにスペースを節約することが可能である。チップ１４
の上に置かれたチップ１４ａは、チップ１６及びサポー
ト３４によりチップ１４から離隔され、このときサポー
ト３４はワイヤ１９に対するボンドと干渉しないよう、
また、ワイヤの圧壊を避けるための少量の張り出しを残
さなくてはならない。このことは、チップ１６ａと１６
の間に置かれたサポート３６についても言えることであ
る。
【００１７】このような方法で積層することができるチ
ップ対の数は、特に従来の自動組立て技法により制限さ
れる：すなわち、熱音波ボンディング機は、同じワイヤ
の２つの端部で形成されたボンドの間に限られた量のオ
フセットしか受入れることができない。図２は、ワイヤ
１９ａの端部ボンドの間のオフセットが、ワイヤ１９の
端部におけるボンド間のオフセットよりもすでに著しく
大きいことを示している。
【００１８】チップの対の数に対するもう１つの制限
は、組立てプロセスが反復性をもつことによるものであ
る：図１においては、単一のボンディングシーケンスで
充分であるのに対し、図２に示されているケースについ
ては、第１の対を設置しそれにワイヤをボンディングし
なければならず、次に第２段階のチップをその上に接着
することが必要で最終的にもう１回のワイヤボンディン
グ作業が行なわれることから、２つのシーケンスが必要
である。
【００１９】メモリチップの長さ（Ｌ）対幅（ｌ）の比
が充分大きい場合、単一の作業で星構成に配置されたよ
り多くのチップの配線を可能にするため２つ以上のチッ
プを交差させることが可能となる。特に、互いに６０度
の間隔をおいて３つのチップを用いることができる。図
３に示されているように、星状に４つのチップ１４、１
６、２６及び２８を置くことも可能である。この場合、
異なる厚み及びサイズのサポート２０、３０及び３２を
具備する必要がある。チップ及びサポートは当初接着に
より組立てられ、その後、図１に示されているケースと
同様に配線が行なわれる。
【００２０】図４は、節減できるスペースの量を張り出
しの欠如のため、特に有利である本発明の一実施態様を
示している。図４に示されているマイクロモジュール
は、下部対のチップ３８と上部対のチップ４０を含む。
各対の中の２つのチップは互いに対し平行に配置され、
他方の対の２つのチップとの関係において交差されてい
る。チップ３８は、基板の上に直接接着され、これらの
チップは、上に置かれたチップ４０の端部部分が張り出
さないような形で離隔されている。チップが比較的精確
に設置されることを保証するため、チップ３８の間にブ
ロック４２を置いてもよい。チップ１４間の間隔どり
は、チップ３８の終端部分、特にワイヤ１９のためのそ
の上のタブを覆いのない状態に残すようなものである。
この組立ては、その中央領域内に出力タブ４４を有する
チップについても用いることができる。
【００２１】図４に示されているデバイスにおいて、集
積密度は実際、通常の実装に比べて２倍である。
【００２２】個別にテストでき又、プリント回路トラッ
クを用いてマイクロモジュールの全てのインターフェイ
ス接続を出力タブ４６のモジュール上で単一縁部に沿っ
て持ち出された状態で小さなサイズの基板１２を用いて
もう１つのマイクロモジュールと互換することのできる
個別のマイクロモジュールを作り上げることが可能であ
る。
【００２３】図４に示されている種類の複数のマイクロ
モジュールを厚膜回路を支持するか又は同時ベーキング
されたタイプのより大きなサイズのサポートの片面又は
両面上にとりつけることができる。図５は、例えば厚膜
技術で相互接続回路を支持するサポート４５上に固定さ
れた基板１２を各々１つ有する４つのマイクロモジュー
ルを示す。このサポート４５は同様に補助コンポーネン
トをも支持していてよい。
【００２４】図５Ａに示されている種類のモジュールに
おいて、基板１２の真下を通るサポート４５上の母線を
具備することにより、接続はきわめて単純なものとなる
ことができる。このとき基板接続タブは、基板内のメッ
キスルーホールを介して母線のワイヤに接続される。代
替的には、図５Ｂ内に概略的に示されているように、ボ
ンディングされた一定長のワイヤ５２を用いて母線５０
の導線に対し接続を行なうことも可能である。
【００２５】図６に示されているように、サポート４５
には両面にマイクロモジュールが具備されていてよい。
かくして、バイト状に組織されたメモリに相応する各面
上の４つのマイクロモジュールを有するモジュールを作
成することが可能である。このようなモジュールは、図
７に示されているように、フレーム５４及び密封された
カバー５６をもつ金属製パッケージの中に置くことがで
きる。このサポートは、サポート内側のリンクを介して
両面を接続することができる現在市販されている「マル
チチップモジュール」と呼ばれる両面基板の１つであっ
てもよい。
【００２６】図８に示されているもう１つの可能な配置
においては、図５Ａに示されている構成を各々有する２
つのマイクロモジュールが１つのサポート５８上に重畳
されている。このとき２つのマイクロモジュールは同一
であるが、下位のマイクロモジュールの接続ワイヤの平
坦化を避けるため、間に間隔どりブロック６０を具備し
なくてはならない。図９に概略的に示されているもう１
つの解決法は、下位マイクロモジュールの支持基板１２
より大きい面積の支持基板１２ａをもち、かくして上位
モジュールがフレーム形状のブロック６０上に載ること
ができるようになっている上位モジュールを用いること
から成る。このときブロック６０は、下位マイクロモジ
ュールから基板１２ａまでワイヤを通すための間隙を残
す厚みを有する。
【００２７】図９に示されているケースにおいて、支持
基板は、もう１つの基板から１８０度の角度を成してい
てよく又、外部接続タブ４６の各列がサポート５８上の
真直ぐな母線の場所に相応するように設計されていてよ
い。
【００２８】図６に示されている種類の複数のモジュー
ルを、メモリデバイスを構成するため親カードを支持す
る金属製のハウジング又はフレームの内部に平行に並置
させることが可能である。図６は、このようなフレーム
の壁６２が、サポート４５が中に係合するスロットを伴
って形成されることを示している。回路により生成され
た熱は、バネ６４によりスロットの壁に押しつけられた
サポート４５の縁部により散逸される。親カード（図示
せず）は、フレームの底部に具備されている。
【００２９】図１０は、図６に示されているデバイスの
一変形態様を構成するデバイスを示す。フレームの底部
６６は、その後部面に、メモリ又はバッファフリップフ
ロップのセット、コンデンサなどのコンポーネント７０
をオプションとして支持することのできる親カード６８
を支持している。各々各面上に４つのチップのセットを
１つずつ支持しているサポート４５はここでもスロット
（図示せず）により誘導されている。フレーム内のハウ
ジングに収容されたヘヤピンバネ７２がスロットの壁に
対してサポートの縁部を押しやり、かくして優れた熱接
触を保証している。サポート４５には、高温ボンディン
グ又は加圧下の電気溶接などによりサポートに固定され
た等しい長さの出力ピン７４の列が具備されている。出
力ピン７４は、一般に、「マルチチップモジュール」と
一般に呼ばれるタイプのセラミックス製の同時ベーキン
グされた回路によって或いは又厚層回路によって構成さ
れている親カード６８と接触している。このカードは、
出力ピン７４を収容する場所で予め局所的にすずめっき
されている。次に出力ピン７４は、例えば蒸気相での単
一の再溶融作業によりすずメッキされた部域内に固定さ
れうる。
【００３０】このような形で構成されたアセンブリは、
親カードを延ばす平行な出力端のついたパッケージの中
に密閉されうる。
【００３１】図１０に示された構造は、マイクロモジュ
ールを３mmの間隔どりで置き、かくして４Ｍビットのチ
ップを含む１６のマイクロモジュールが設置されうるよ
うにし、かくして３５mm×６５mm×３４mmを超えない体
積内に０．５Ｇビットの容量をもつメモリモジュールを
構成することを可能にする。
【図面の簡単な説明】
【図１】基板上の２つのメモリチップから成るマイクロ
モジュールを示す概略的立面図である。
【図２】２対のチップがいかに並置されているかを示す
立面図であり、ここで各対の中の２つのチップは図１に
示されている配置をもつ。
【図３】６０度で交差させられた３つのチップを含むモ
ジュールの図である。
【図４】図１に類似する図であり、本発明の特に有利な
実施態様を示す。
【図５】Ａは、図４に示されている種類の４つのマイク
ロモジュールを含むメモリデバイスを示し、Ｂは、図５
に示されている種類のマイクロモジュール内のチップの
タブを、サポート上に具備されている母線にいかに接続
しうるかを示す斜視図である。
【図６】２つの面をもつサポートを含むデバイスを示
す。
【図７】図６に類似し、基準化されたパッケージ内への
考えられる１つのマウント方法を示す。
【図８】図６に類似し、変形実施態様を示す。
【図９】図６に類似し、変形実施態様を示す。
【図１０】親カードとの接続のためにマイクロモジュー
ルをマウントする１つの考えられる方法を示す概略図で
ある。
【符号の説明】
１２ 支持基板 １４，１６；３８，４０ チップ １９，５２ ワイヤ ２０，３０，３２ 支持ブロック ３４，３６，４５，５８ サポート ２６，２８ チップ ４６ 出力タブ ５０ 母線 ５４ フレーム ５６ 密封カバー ６０ ブロック ６２ 壁 ６４ バネ ６６ 底部 ６８ 親カード ７０ コンポーネント ７２ ヘアピンバネ ７４ 出力ピン

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 各々同じ細長い形状を有し各々その端部
    に出力接続部が位置づけされた複数の半導体メモリチッ
    プを相互接続基板上に含むメモリモジュールにおいて、 １つのチップの出力接続部がスタック内のそのすぐ下に
    あるチップを超えたところにくるように交差された互い
    に積層された２つ以上のチップ（１４、１６；３８、４
    ０）を含むこと、を特徴とするメモリモジュール。
  2. 【請求項２】 支持ブロック（２０、３０、３２）がチ
    ップの片持ち式端部の下にあることを特徴とする、請求
    項１に記載のモジュール。
  3. 【請求項３】 細長い形状を有しその端部に出力接続部
    が位置づけされた複数の半導体メモリチップを相互接続
    基板上に含み、各チップはその幅の２倍以上の長さをも
    つモジュールにおいて、 ２つの互いに平行な同一チップ（３８）のセットが積層
    され第１のセットのチップと同一である２つの互いに平
    行なチップのもう１つのセットと直角に交差しているこ
    と、を特徴とするモジュール。
JP3347650A 1990-12-05 1991-12-04 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス Pending JPH05121643A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9015210A FR2670322B1 (fr) 1990-12-05 1990-12-05 Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
FR9015210 1990-12-05

Publications (1)

Publication Number Publication Date
JPH05121643A true JPH05121643A (ja) 1993-05-18

Family

ID=9402909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3347650A Pending JPH05121643A (ja) 1990-12-05 1991-12-04 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス

Country Status (6)

Country Link
US (1) US5229960A (ja)
EP (1) EP0489643B1 (ja)
JP (1) JPH05121643A (ja)
DE (1) DE69107808T2 (ja)
ES (1) ES2069858T3 (ja)
FR (1) FR2670322B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958532B1 (en) 1999-06-18 2005-10-25 Nec Electronics Corporation Semiconductor storage device
JP2008507134A (ja) * 2004-07-13 2008-03-06 チップパック，インク． ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール
US7355272B2 (en) 2004-03-30 2008-04-08 Renesas Technology Corp. Semiconductor device with stacked semiconductor chips of the same type
JP2009518825A (ja) * 2005-12-01 2009-05-07 テッセラ，インコーポレイテッド 積層型マイクロエレクトロニクスパッケージ
JP2009129967A (ja) * 2007-11-20 2009-06-11 Spansion Llc 半導体装置及びその製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6884657B1 (en) 1995-08-16 2005-04-26 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
JP3455040B2 (ja) * 1996-12-16 2003-10-06 株式会社日立製作所 ソースクロック同期式メモリシステムおよびメモリユニット
DE19724053A1 (de) * 1997-06-07 1998-12-10 Biotronik Mess & Therapieg Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
US6109929A (en) * 1998-07-29 2000-08-29 Agilent Technologies, Inc. High speed stackable memory system and device
US6617671B1 (en) 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
KR100338774B1 (ko) * 1999-07-08 2002-05-31 윤종용 인쇄회로기판에 사용되는 메모리 모듈 보오드 장착용 소켓
US6376914B2 (en) 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US6545891B1 (en) * 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
TW523890B (en) * 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
JP2004087936A (ja) * 2002-08-28 2004-03-18 Seiko Epson Corp 半導体装置及び半導体装置の製造方法並びに電子機器
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
JP3776427B2 (ja) * 2003-11-17 2006-05-17 沖電気工業株式会社 半導体装置及びその製造方法
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
US7863720B2 (en) * 2004-05-24 2011-01-04 Honeywell International Inc. Method and system for stacking integrated circuits
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
SG119234A1 (en) 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
US7492039B2 (en) 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
KR101213661B1 (ko) * 2005-03-31 2012-12-17 스태츠 칩팩, 엘티디. 칩 스케일 패키지 및 제 2 기판을 포함하고 있으며 상부면및 하부면에서 노출된 기판 표면들을 갖는 반도체 어셈블리
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20070279079A1 (en) * 2006-05-31 2007-12-06 Jianxiang Chang Multiple chip package test program and programming architecture
TWI429054B (zh) * 2006-06-12 2014-03-01 Stats Chippac Ltd 具有偏置堆疊之積體電路封裝系統
TWI335055B (en) * 2007-06-29 2010-12-21 Chipmos Technologies Inc Chip-stacked package structure
US20090127694A1 (en) * 2007-11-14 2009-05-21 Satoshi Noro Semiconductor module and image pickup apparatus
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
US8331094B2 (en) * 2011-01-24 2012-12-11 Oracle International Corporation Thermal and power bus stacked package architecture
US9912448B2 (en) * 2012-02-13 2018-03-06 Sentinel Connector Systems, Inc. Testing apparatus for a high speed communications jack and methods of operating the same
US20130256883A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Rotated semiconductor device fan-out wafer level packages and methods of manufacturing rotated semiconductor device fan-out wafer level packages
KR102062738B1 (ko) * 2013-02-25 2020-01-06 삼성전자주식회사 반도체 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639309A1 (de) * 1968-02-29 1971-04-15 Licentia Gmbh Anordnung von Selengleichrichterplatten
US4045105A (en) * 1974-09-23 1977-08-30 Advanced Memory Systems, Inc. Interconnected leadless package receptacle
US4080026A (en) * 1976-10-28 1978-03-21 Richard Gianni Multi-level socket for an integrated circuit
US4192565A (en) * 1976-10-28 1980-03-11 Richard Gianni Multi-level socket for an integrated circuit
SU855731A1 (ru) * 1979-07-10 1981-08-15 Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции Запоминающа матрица
US4558397A (en) * 1983-12-19 1985-12-10 Amp Incorporated Interposer connector for surface mounting a ceramic chip carrier to a printed circuit board
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
JPS61287133A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CH668667A5 (de) * 1985-11-15 1989-01-13 Bbc Brown Boveri & Cie Leistungshalbleitermodul.
US4696525A (en) * 1985-12-13 1987-09-29 Amp Incorporated Socket for stacking integrated circuit packages

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958532B1 (en) 1999-06-18 2005-10-25 Nec Electronics Corporation Semiconductor storage device
US7355272B2 (en) 2004-03-30 2008-04-08 Renesas Technology Corp. Semiconductor device with stacked semiconductor chips of the same type
JP2008507134A (ja) * 2004-07-13 2008-03-06 チップパック，インク． ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール
JP2009518825A (ja) * 2005-12-01 2009-05-07 テッセラ，インコーポレイテッド 積層型マイクロエレクトロニクスパッケージ
US8890327B2 (en) 2005-12-01 2014-11-18 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US9627366B2 (en) 2005-12-01 2017-04-18 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
JP2009129967A (ja) * 2007-11-20 2009-06-11 Spansion Llc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0489643B1 (fr) 1995-03-01
FR2670322A1 (fr) 1992-06-12
US5229960A (en) 1993-07-20
ES2069858T3 (es) 1995-05-16
FR2670322B1 (fr) 1997-07-04
DE69107808D1 (de) 1995-04-06
EP0489643A1 (fr) 1992-06-10
DE69107808T2 (de) 1995-06-29

Similar Documents

Publication Publication Date Title
JPH05121643A (ja) 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス
US6576987B2 (en) Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6458625B2 (en) Multi chip semiconductor package and method of construction
JP2537014B2 (ja) 電子素子用リ―ドフレ―ム・パッケ―ジ
US6344976B1 (en) Interdigitated leads-over-chip lead frame device and method for supporting an integrated circuit die
US6300997B1 (en) Liquid crystal display device having an IC chip mounted on a narrow film wiring board
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
JPH08213546A (ja) 積層形パッケージ
JPH0550134B2 (ja)
US5227995A (en) High density semiconductor memory module using split finger lead frame
JPH08274128A (ja) 集積回路チップ上の出力パッドを接続する方法と、その方法によって作られたマルチチップモジュール
KR19990072819A (ko) 반도체장치및그제조방법
JPH01235264A (ja) 半導体集積回路装置
JP2765571B2 (ja) マルチチップモジュール
JP2728432B2 (ja) マルチチツプ半導体装置
JPH10163414A (ja) マルチチップ半導体装置
JPS60200559A (ja) メモリモジュール
JP2003077950A (ja) 半導体装置
JPH0613540A (ja) マルチチップモジュール
JP3036976B2 (ja) マルチチップモジュール
JP3055984U (ja) 複数チップモジュールパッケージ構造
JPH10294435A (ja) メモリモジュールおよび情報処理装置
JPH07147368A (ja) 半導体集積回路装置およびその実装構造
JPH04355192A (ja) Ｉｃカード
JPH01114049A (ja) サイズ可変の集積回路チップ