JP2535878Y2 - Ic素子 - Google Patents
Ic素子Info
- Publication number
- JP2535878Y2 JP2535878Y2 JP1995003421U JP342195U JP2535878Y2 JP 2535878 Y2 JP2535878 Y2 JP 2535878Y2 JP 1995003421 U JP1995003421 U JP 1995003421U JP 342195 U JP342195 U JP 342195U JP 2535878 Y2 JP2535878 Y2 JP 2535878Y2
- Authority
- JP
- Japan
- Prior art keywords
- space
- lines
- terminal
- display device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【考案の詳細な説明】
【0001】
【考案の利用分野】本考案は、例えばチップオングラス
型表示装置に用いられるIC素子において、特にその表
示部に接続される駆動回路に使用されるIC素子の改良
に関するものである。 【0002】 【従来の技術】従来のチップオングラス型表示装置とし
ては、例えば図5に示す如き構造のものがある。このチ
ップオングラス型表示装置1は、互に対向配置されかつ
対向面に電極が配設されている一対の絶縁性基板2と3
との間に例えば液晶又はエレクトロルミネッセンス等の
封入による表示部4を構成し、また上記一方の絶縁性基
板3の表面積は、他方の絶縁性基板2の表面積よりも大
きく設定して、その絶縁性基板3の三方辺縁と、絶縁性
基板2の三方辺縁との間に空間部5を形成して、この空
間部5上に前記表示部4の表示に必要な多数本の出力線
6及びこれらの出力線6に接続される多数個のIC素子
7及びこれらのIC素子7に接続される入力制御線バス
ライン8を配設しているものであった。9はIC素子7
上に取り付けているチップを示す。 【0003】ところが、上記従来例のIC素子7の平面
形状は図示のように、正方形であって、その三辺から略
同数の出力線6が導き出されており、他の一辺に入力制
御線(入力線)8が接続される構造であるために、IC
素子は基板角部又は辺縁部近傍への配置が困難であった
り、またIC素子7の周辺部において他のIC素子7及
び接続線6,8を配設するためのスペース空間部5を広
く確保しなければならなくなり、そのため一方の絶縁性
基板3の外形が大型化され、ひいては、表示装置の直接
表示に関係しない部分の面積が大きくなり、重量の増大
及びコスト高を免れないといった問題点があった。ま
た、この従来例においては、複数のIC素子7を制御す
べく、複数の入力制御線バスライン8が絶縁性基板12
の外周に配線されており、該入力制御線8から枝別れし
た複数の支線が各IC素子7の一辺に接続されている。
このような配線では、複数の支線(図5左下の円で囲っ
た部分でいうと、5本の支線の中で、左の4本の支線)
は、入力制御線8に重なることになり、クロスオーバを
生じ、その障害を防ぐためには絶縁層を介在させねばな
らないという問題があった。 【0004】 【考案が解決しようとする課題】本考案は、かかる従来
の問題点に着目してなされたもので、IC素子の形状及
び端子の出し方を改良して、そのIC素子の長辺のうち
の一辺に出力端子を設け、またそのIC素子の他の対向
する短辺にすべてがIC素子の裏側に形成される入力線
の入力端子を設けて、このIC素子を絶縁基板に搭載し
た場合における接続線を配設するためのスペースが狭め
られて、限られた表示装置の基板面積を有効に活用可能
ならしめたIC素子を提供することを目的とするもので
ある。 【0005】 【課題を解決するための手段】上記目的を達成するため
に、本考案によるIC素子は、IC素子を横長形状に形
成し、該IC素子をこえて延長される入力線(19)
は、すべて該IC素子の裏側に形成され、該IC素子の
相対向する一方の短辺のみに、前記入力線が接続される
第1の端子を有し、該IC素子の長辺の一辺のみに出力
線(18)が接続される第2の端子を有してなることを
特徴とする。 【0006】 【実施例】以下に本考案を、図1乃至図4に示す実施例
に基いて詳細に説明する。 【0007】lは本実施例よりなるチップオングラス型
表示装置であって、この表示装置11は、互に対向配置
されかつその対向面に不図示の透明電極(図示せず)が
パターン形成されている一対の絶縁性基板12と13と
の間に、例えば液晶又はエレクトロルミネッセンス等の
封入により表示部14を構成し、また上記一方の絶縁性
基板13の表面積は、他方の絶縁性基板12の表面積よ
りも大きく設定しその絶縁性基板13の三方辺縁と、絶
縁性基板12の三方辺縁との間に両絶縁性基板が重なり
合い空間部15を形成して、この空間部15上に、前記
表示部14の表示に必要なチップ16を取付けてなる多
数個のIC素子17と、このIC素子17に接続される
多数本の出力線18及び入力制御線19が配設されてい
る。 【0008】この実施例によるIC素子17は長方形に
形成し、そのIC素子17の長辺が絶縁性基板12,1
3の辺縁と平行するようにして空間部15上に配置し、
さらにその長辺の一辺のみの端子から、出力線18を導
き出している。また、IC素子17の裏側の基板13上
にすべての共通制御線19を配設し、該IC素子17の
相対向する一方の短辺のみの端子を介してチップ16に
共通制御線19をそれぞれ接続している。従って各IC
素子17の片側長辺には引出し線が導出されないように
構成されているので、該片側長辺に複数の共通入力線を
接続する場合に惹起されるクロスオーバを生じることが
ない。 【0009】このように構成されたIC素子17を上記
の空間部15に配置すれば、図1に示すように空間部1
5の空間幅aを、従来例のものより狭ばめることができ
るので、表示部14の大きさを従来例と同様に確保しな
がらも、絶縁性基板13の大きさを小型化することがで
き、その結果表示装置をコンパクト化することができる
ものである。 【0010】上記構造におけるIC素子l7における多
数本の引出線18,19の接続用ランド20は、図3に
示す如くそのIC素子辺縁に沿って密間隔で配設されて
いることから、これらのランド(端子)20に引出線1
7,19を半田付けするとき、ランド相互間で半田ブリ
ッジが生じやすいが、この半田ブリッジの発生を抑制す
るために、図4に示す如くランド20を斜め段設するこ
とにより、半田ブリッジの発生を有効に防止することが
できる。 【0011】本実施例では、IC素子の長辺のうちの一
辺に出力端子を設け、またそのIC素子の他の対向する
短辺に入力端子を設けて、このIC素子を絶縁基板に搭
載した場合における接続線を配設するスペースが節約さ
れ、又IC素子の角部への配置が可能となり、結果的に
基板面積を有効に利用することができる。又基板上に障
害物がある場合でも有効である。 【0012】 【考案の効果】以上説明したように、本考案によれば、
IC素子を横長形状に形成し、IC素子の相対向する短
辺に制御線を接続可能とし、IC素子の長辺のうちの一
辺に出力線が接続されているので、ICは基板角部、又
は辺縁部近傍への配置が可能となって回路パターンの設
計を容易にでき、また該IC素子を表示装置に適用した
場合接続線を配設するためのスペースを狭ばめて、表示
に係る面積の非表示に係る面積に対する比率を大きくで
き、表示装置の基板面積を有効に利用することができ
る。
型表示装置に用いられるIC素子において、特にその表
示部に接続される駆動回路に使用されるIC素子の改良
に関するものである。 【0002】 【従来の技術】従来のチップオングラス型表示装置とし
ては、例えば図5に示す如き構造のものがある。このチ
ップオングラス型表示装置1は、互に対向配置されかつ
対向面に電極が配設されている一対の絶縁性基板2と3
との間に例えば液晶又はエレクトロルミネッセンス等の
封入による表示部4を構成し、また上記一方の絶縁性基
板3の表面積は、他方の絶縁性基板2の表面積よりも大
きく設定して、その絶縁性基板3の三方辺縁と、絶縁性
基板2の三方辺縁との間に空間部5を形成して、この空
間部5上に前記表示部4の表示に必要な多数本の出力線
6及びこれらの出力線6に接続される多数個のIC素子
7及びこれらのIC素子7に接続される入力制御線バス
ライン8を配設しているものであった。9はIC素子7
上に取り付けているチップを示す。 【0003】ところが、上記従来例のIC素子7の平面
形状は図示のように、正方形であって、その三辺から略
同数の出力線6が導き出されており、他の一辺に入力制
御線(入力線)8が接続される構造であるために、IC
素子は基板角部又は辺縁部近傍への配置が困難であった
り、またIC素子7の周辺部において他のIC素子7及
び接続線6,8を配設するためのスペース空間部5を広
く確保しなければならなくなり、そのため一方の絶縁性
基板3の外形が大型化され、ひいては、表示装置の直接
表示に関係しない部分の面積が大きくなり、重量の増大
及びコスト高を免れないといった問題点があった。ま
た、この従来例においては、複数のIC素子7を制御す
べく、複数の入力制御線バスライン8が絶縁性基板12
の外周に配線されており、該入力制御線8から枝別れし
た複数の支線が各IC素子7の一辺に接続されている。
このような配線では、複数の支線(図5左下の円で囲っ
た部分でいうと、5本の支線の中で、左の4本の支線)
は、入力制御線8に重なることになり、クロスオーバを
生じ、その障害を防ぐためには絶縁層を介在させねばな
らないという問題があった。 【0004】 【考案が解決しようとする課題】本考案は、かかる従来
の問題点に着目してなされたもので、IC素子の形状及
び端子の出し方を改良して、そのIC素子の長辺のうち
の一辺に出力端子を設け、またそのIC素子の他の対向
する短辺にすべてがIC素子の裏側に形成される入力線
の入力端子を設けて、このIC素子を絶縁基板に搭載し
た場合における接続線を配設するためのスペースが狭め
られて、限られた表示装置の基板面積を有効に活用可能
ならしめたIC素子を提供することを目的とするもので
ある。 【0005】 【課題を解決するための手段】上記目的を達成するため
に、本考案によるIC素子は、IC素子を横長形状に形
成し、該IC素子をこえて延長される入力線(19)
は、すべて該IC素子の裏側に形成され、該IC素子の
相対向する一方の短辺のみに、前記入力線が接続される
第1の端子を有し、該IC素子の長辺の一辺のみに出力
線(18)が接続される第2の端子を有してなることを
特徴とする。 【0006】 【実施例】以下に本考案を、図1乃至図4に示す実施例
に基いて詳細に説明する。 【0007】lは本実施例よりなるチップオングラス型
表示装置であって、この表示装置11は、互に対向配置
されかつその対向面に不図示の透明電極(図示せず)が
パターン形成されている一対の絶縁性基板12と13と
の間に、例えば液晶又はエレクトロルミネッセンス等の
封入により表示部14を構成し、また上記一方の絶縁性
基板13の表面積は、他方の絶縁性基板12の表面積よ
りも大きく設定しその絶縁性基板13の三方辺縁と、絶
縁性基板12の三方辺縁との間に両絶縁性基板が重なり
合い空間部15を形成して、この空間部15上に、前記
表示部14の表示に必要なチップ16を取付けてなる多
数個のIC素子17と、このIC素子17に接続される
多数本の出力線18及び入力制御線19が配設されてい
る。 【0008】この実施例によるIC素子17は長方形に
形成し、そのIC素子17の長辺が絶縁性基板12,1
3の辺縁と平行するようにして空間部15上に配置し、
さらにその長辺の一辺のみの端子から、出力線18を導
き出している。また、IC素子17の裏側の基板13上
にすべての共通制御線19を配設し、該IC素子17の
相対向する一方の短辺のみの端子を介してチップ16に
共通制御線19をそれぞれ接続している。従って各IC
素子17の片側長辺には引出し線が導出されないように
構成されているので、該片側長辺に複数の共通入力線を
接続する場合に惹起されるクロスオーバを生じることが
ない。 【0009】このように構成されたIC素子17を上記
の空間部15に配置すれば、図1に示すように空間部1
5の空間幅aを、従来例のものより狭ばめることができ
るので、表示部14の大きさを従来例と同様に確保しな
がらも、絶縁性基板13の大きさを小型化することがで
き、その結果表示装置をコンパクト化することができる
ものである。 【0010】上記構造におけるIC素子l7における多
数本の引出線18,19の接続用ランド20は、図3に
示す如くそのIC素子辺縁に沿って密間隔で配設されて
いることから、これらのランド(端子)20に引出線1
7,19を半田付けするとき、ランド相互間で半田ブリ
ッジが生じやすいが、この半田ブリッジの発生を抑制す
るために、図4に示す如くランド20を斜め段設するこ
とにより、半田ブリッジの発生を有効に防止することが
できる。 【0011】本実施例では、IC素子の長辺のうちの一
辺に出力端子を設け、またそのIC素子の他の対向する
短辺に入力端子を設けて、このIC素子を絶縁基板に搭
載した場合における接続線を配設するスペースが節約さ
れ、又IC素子の角部への配置が可能となり、結果的に
基板面積を有効に利用することができる。又基板上に障
害物がある場合でも有効である。 【0012】 【考案の効果】以上説明したように、本考案によれば、
IC素子を横長形状に形成し、IC素子の相対向する短
辺に制御線を接続可能とし、IC素子の長辺のうちの一
辺に出力線が接続されているので、ICは基板角部、又
は辺縁部近傍への配置が可能となって回路パターンの設
計を容易にでき、また該IC素子を表示装置に適用した
場合接続線を配設するためのスペースを狭ばめて、表示
に係る面積の非表示に係る面積に対する比率を大きくで
き、表示装置の基板面積を有効に利用することができ
る。
【図面の簡単な説明】
【図1】本考案によるIC素子を具備する表示装置の1
実施例の説明図 【図2】図1の要部拡大説明図 【図3】図1におけるIC素子部の平面拡大図 【図4】IC素子の変形例を示す平面拡大図 【図5】従来の表示装置の1例の説明図 【図6】従来例の要部拡大説明図 【符号の説明】 11……表示装置 12,13……
絶縁性基板 14……表示部 15……空間部 17……IC素子 18……出力線 19……入力制御線
実施例の説明図 【図2】図1の要部拡大説明図 【図3】図1におけるIC素子部の平面拡大図 【図4】IC素子の変形例を示す平面拡大図 【図5】従来の表示装置の1例の説明図 【図6】従来例の要部拡大説明図 【符号の説明】 11……表示装置 12,13……
絶縁性基板 14……表示部 15……空間部 17……IC素子 18……出力線 19……入力制御線
Claims (1)
- (57)【実用新案登録請求の範囲】 【1】 IC素子を横長形状に形成し、該IC素子をこえて延長される入力線(19)は、すべ
て該IC素子の裏側に形成され、 該IC素子の相対向する一方の短辺のみに、 前記入力線が接続される第1の端子を有し、 該IC素子の長辺の一辺のみに出力線(18)が接続さ
れる第2の端子を有してなることを特徴とするIC素
子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1995003421U JP2535878Y2 (ja) | 1995-04-17 | 1995-04-17 | Ic素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1995003421U JP2535878Y2 (ja) | 1995-04-17 | 1995-04-17 | Ic素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0744848U JPH0744848U (ja) | 1995-11-28 |
JP2535878Y2 true JP2535878Y2 (ja) | 1997-05-14 |
Family
ID=18351858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1995003421U Expired - Lifetime JP2535878Y2 (ja) | 1995-04-17 | 1995-04-17 | Ic素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2535878Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662284A (en) * | 1979-10-26 | 1981-05-28 | Sony Corp | Display unit |
-
1995
- 1995-04-17 JP JP1995003421U patent/JP2535878Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0744848U (ja) | 1995-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
US5889572A (en) | Liquid crystal display device | |
JPH05160290A (ja) | 回路モジュール | |
JPH0954333A (ja) | 表示装置及びこれに使用されるicチップ | |
KR100209863B1 (ko) | 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈 | |
JP3123616B2 (ja) | 液晶表示装置の実装方法 | |
JP3560177B2 (ja) | 液晶表示モジュール | |
JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
JP2535878Y2 (ja) | Ic素子 | |
JP2002124537A (ja) | 半導体チップの接合構造およびその構造を備えた表示装置 | |
JPH10154727A (ja) | 細長型ドライバic及びこれを用いた平面表示装置 | |
JPH0618385Y2 (ja) | 表示装置 | |
JP3747484B2 (ja) | フィルム配線基板およびその接続構造 | |
JPH07254760A (ja) | 基板とicユニットとの接続構造 | |
JP2572134Y2 (ja) | 基板の配線構造 | |
JP3264103B2 (ja) | 液晶表示装置 | |
JP2001056479A (ja) | 半導体装置及びその接合構造 | |
JP2001185648A (ja) | 半導体装置 | |
JPH07263485A (ja) | Icチップおよびそれと基板との接続構造 | |
JP2626389B2 (ja) | チップ部品 | |
JP3175420B2 (ja) | Icチップの実装方法 | |
KR100529567B1 (ko) | 구동집적회로및이를포함하는표시장치 | |
JP2001057375A (ja) | 半導体装置の接合構造 | |
JP2001215893A (ja) | 表示装置 | |
JP3142622B2 (ja) | 表示装置 |