JP2020068296A - マルチチップパッケージ - Google Patents
マルチチップパッケージ Download PDFInfo
- Publication number
- JP2020068296A JP2020068296A JP2018200222A JP2018200222A JP2020068296A JP 2020068296 A JP2020068296 A JP 2020068296A JP 2018200222 A JP2018200222 A JP 2018200222A JP 2018200222 A JP2018200222 A JP 2018200222A JP 2020068296 A JP2020068296 A JP 2020068296A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip package
- signal input
- signal
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
Description
図1及び図2を参照して、本願発明の第1の実施形態に係るマルチチップパッケージ1について説明する。
図4は、本願発明の第2の実施形態に係るマルチチップパッケージ2を側面側から俯瞰した平面図である。
10 ベース基板
11 基板
110 信号入出力部
111 配線
12 基板
120 信号入出力部
121 配線
13 接続部
130 コンデンサ
131 電極
132 電極
133 誘電体
134 ばね構造電極
135 ばね構造電極
14 基板
140 搭載部品
141 送信バッファ
142 受信バッファ
15 基板
150 搭載部品
151 送信バッファ
152 受信バッファ
2 マルチチップパッケージ
20 ベース基板
200 電気信号
21 第一の基板
210 第一の信号入出力部
22 第二の基板
220 第二の信号入出力部
23 接続部
3 マルチチップパッケージ
30 ベース基板
300 配線
31 基板
32 基板
Claims (8)
- 第一の基板と第二の基板とが互いに隣接するように、取り付け面側に取リ付けられたベース基板と、
前記第一の基板の外形を成す複数の面のうち、前記第二の基板に隣接する面に、電気信号を入力あるいは出力可能な第一の信号入出力部が形成された前記第一の基板と、
前記第二の基板の外形を成す複数の面のうち、前記第一の基板に隣接する面に、前記電気信号を入力あるいは出力可能な第二の信号入出力部が形成された前記第二の基板と、
前記第一の信号入出力部と前記第二の信号入出力部とを、前記ベース基板を介することなく前記電気信号を伝送可能に接続する接続部と、
を備えるマルチチップパッケージ。 - 前記接続部は、誘電体材料を用いることによって、前記第一の信号入出力部と前記第二の信号入出力部とを容量結合する、
請求項1に記載のマルチチップパッケージ。 - 前記接続部は、前記誘電体材料を含むコンデンサと、
導電材料により構成され、かつ、収縮可能な構造を備えることによって、前記コンデンサと、前記第一の信号入出力部あるいは前記第二の信号入出力部とを導電可能に接続する電極と、
を備える、請求項2に記載のマルチチップパッケージ。 - 前記電極は、ばね構造を備える金属である、
請求項3に記載のマルチチップパッケージ。 - 前記第一の基板及び前記第二の基板の少なくともいずれかは、第三の基板を介して、前記ベース基板に取り付けられている、
請求項1乃至請求項4のいずれか一項に記載のマルチチップパッケージ。 - 前記第一の基板及び前記第二の基板は、前記第一の基板及び前記第二の基板に取り付けられた部品に供給する電源信号、及び、前記部品を共通に制御する信号を、前記ベース基板から供給される、
請求項1乃至請求項5のいずれか一項に記載のマルチチップパッケージ。 - 前記第一の基板及び前記第二の基板は、集積回路、あるいはコネクタ、あるいはケーブル、あるいは光部品が取り付けられている、
請求項1乃至請求項6のいずれか一項に記載のマルチチップパッケージ。 - 前記電気信号は差動信号である、
請求項1乃至請求項7のいずれか一項に記載のマルチチップパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018200222A JP7183693B2 (ja) | 2018-10-24 | 2018-10-24 | マルチチップパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018200222A JP7183693B2 (ja) | 2018-10-24 | 2018-10-24 | マルチチップパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020068296A true JP2020068296A (ja) | 2020-04-30 |
JP7183693B2 JP7183693B2 (ja) | 2022-12-06 |
Family
ID=70388654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018200222A Active JP7183693B2 (ja) | 2018-10-24 | 2018-10-24 | マルチチップパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7183693B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185648A (ja) * | 1999-12-24 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置 |
WO2017064791A1 (ja) * | 2015-10-15 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2018
- 2018-10-24 JP JP2018200222A patent/JP7183693B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185648A (ja) * | 1999-12-24 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置 |
WO2017064791A1 (ja) * | 2015-10-15 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7183693B2 (ja) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7509615B2 (en) | Circuit layout structure and method | |
US6967398B2 (en) | Module power distribution network | |
US20060180905A1 (en) | IC package with signal land pads | |
TWI537974B (zh) | 封裝內飛越信號傳遞 | |
KR102000779B1 (ko) | 수직 전기 연결부들에 상호 커패시턴스를 제공하는 회로들 및 방법들 | |
US20140078702A1 (en) | Multilayer printed circuit board | |
US20080078571A1 (en) | Device mounting board and semiconductor module | |
JP6159820B2 (ja) | 半導体装置および情報処理装置 | |
EP3644359A1 (en) | Z-axis interconnection with protruding component | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
US20210296241A1 (en) | Microelectronic package with reduced through-substrate routing | |
US11830804B2 (en) | Over and under interconnects | |
JP7183693B2 (ja) | マルチチップパッケージ | |
CN110112113B (zh) | 半导体封装件 | |
WO2023273635A1 (zh) | 一种滤波模组和电子设备 | |
US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
US9343398B2 (en) | BGA ballout partition techniques for simplified layout in motherboard with multiple power supply rail | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 | |
US20230050002A1 (en) | Integrated circuit interconnect techniques | |
WO2022201566A1 (ja) | メモリデバイス | |
US20090032922A1 (en) | Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus | |
US20230223389A1 (en) | Optoelectronic Apparatus and Optoelectronic Integration Method | |
US8389978B2 (en) | Two-shelf interconnect | |
US20230187369A1 (en) | Electronic module and electronic device | |
JP2003068968A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210915 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7183693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |