JPH11135555A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11135555A
JPH11135555A JP9315787A JP31578797A JPH11135555A JP H11135555 A JPH11135555 A JP H11135555A JP 9315787 A JP9315787 A JP 9315787A JP 31578797 A JP31578797 A JP 31578797A JP H11135555 A JPH11135555 A JP H11135555A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
terminal
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9315787A
Other languages
English (en)
Other versions
JP3985016B2 (ja
Inventor
Junji Kashiwada
順治 柏田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31578797A priority Critical patent/JP3985016B2/ja
Priority to US09/115,261 priority patent/US6054763A/en
Priority to EP98114094A priority patent/EP0915514B1/en
Priority to DE69841156T priority patent/DE69841156D1/de
Priority to TW087112610A priority patent/TW400588B/zh
Priority to KR10-1998-0044629A priority patent/KR100368699B1/ko
Publication of JPH11135555A publication Critical patent/JPH11135555A/ja
Application granted granted Critical
Publication of JP3985016B2 publication Critical patent/JP3985016B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 半導体ウエハを有効利用し、生産性の優れた
半導体装置を提供する。 【解決手段】 １つの電気回路機能を複数の半導体チッ
プ部分１２に分割し、この複数の半導体チップ部分１２
を単一の保持部材１１上で一体的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板に集積
回路を組み込んで構成される半導体チップを備える半導
体装置に関する。
【０００２】
【従来の技術】半導体チップの製造では、一般的には、
半導体ウエハ上の領域に同一の集積回路を多数組み込ん
だ後、各領域が分離され、この各領域部分により多数の
半導体チップが、一括的かつ効率的に形成される。一枚
の半導体ウエハから、このような多数の半導体チップを
得るとき、各半導体チップの面積が大きくなるほど、限
られた面積の半導体ウエハから得られる半導体チップの
数が少なくなる。また、欠陥部分が発見された半導体チ
ップは廃棄されるが、廃棄される半導体チップの面積が
大きいほど半導体ウエハの廃棄面積が増加し、生産性は
低下する。そのため、半導体ウエハの有効利用および生
産性の向上のためには、半導体ウエハから分離される半
導体チップの小型化を図ることが望ましい。
【０００３】しかしながら、この半導体チップの小型化
の要望に反し、半導体チップを組み込んだ半導体装置の
コンパクト化のために、半導体チップの大型化の傾向が
見られる。
【０００４】この種の半導体チップを利用した半導体装
置に、例えば、特開平５−２３５０９２号公報に示され
る半導体装置がある。この従来技術によれば、液晶駆動
用の半導体装置として、１つの保持部材に多数の同一機
能を有する液晶駆動用ＩＣチップを連続的に配置し、こ
の保持部材上の同一機能を有する液晶駆動用ＩＣチップ
間で該ＩＣチップの制御用信号を電気的に導通させるこ
とにより、保持部材上に設けられる外部接続端子数の低
減を図ることができ、これにより、半導体装置の実装面
積の低減によるコンパクト化が可能となる。
【０００５】
【発明が解決しようとする課題】しかしながら、この種
の半導体装置で、一層のコンパクト化を図るためには、
各ＩＣチップに設けられる液晶への出力端子数の増大を
図る必要があることから、各ＩＣチップの出力端子が配
列される一辺の寸法が増大し、そのために各ＩＣチップ
が長大化し、よりスリム化する傾向が見られた。また、
コンパクト化の反面、保持部材上のＩＣチップに１つで
も欠陥があれば、保持部材上の他のＩＣチップをも廃棄
しなければならないという問題もあった。
【０００６】各ＩＣチップのスリム化は、前記したよう
な半導体ウエハの有効利用および生産性の向上を疎外す
る。なぜならば、ほぼ円型である半導体ウエハ上に矩形
のＩＣチップを製造するため、半導体ウエハの周辺部に
は利用できない。領域が残るが、正方形のＩＣチップに
比較して、これと同一面積の長方形のＩＣチップは、縦
横比の値が１から離れるほど、すなわちスリム化が進む
ほど、この利用できない領域の面積が増加するためであ
る。
【０００７】そのため、半導体ウエハの有効利用および
生産性の向上を可能とする半導体装置を提供し得る技術
が望まれていた。また、この半導体ウエハの有効利用お
よび生産性の向上に関連して、半導体装置の大型化を招
くことなくＩＣチップの出力端子と保持部材上に設けら
れる端子とを接続するリード回路の信頼性を高め、これ
により歩留まりの向上を図り得る技術が望まれていた。
【０００８】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成１〉本発明は、１つの電気回路機能を複数の半導
体チップ部分に分割し、当該複数の半導体チップ部分を
単一の保持部材上で一体的に接続したことを特徴とす
る。
【０００９】〈作用１〉本発明によれば、所定の１つの
機能を果たす電気回路が複数の半導体チップ部分に分割
されて形成され、この複数の半導体チップ部分は、これ
を保持する単一の保持部材上で、所定の１つの機能を果
たすべく電気的に接続されて構成される。従って、各半
導体チップ部分の面積およびスリム化が従来に比較して
著しく低減されることから、限られた面積の半導体ウエ
ハから得られる半導体チップの数が増加し、これに伴い
半導体チップ部分の生産性向上およびこれを保持部材上
で相互に接続して構成される半導体装置の生産性の向上
が図られる。
【００１０】また、保持部材上のＩＣはもともと所定の
１つの機能を果たす回路であるため、１つの半導体チッ
プに欠陥があり、保持部材上のＩＣをすべて廃棄する場
合でも、廃棄量は従来と変わらない。
【００１１】〈構成２〉また、本発明に係る半導体装置
は、一側に複数の入力端子および他側に複数の出力端子
がそれぞれ設けられた全体に矩形の複数の半導体チップ
と、該半導体チップの入力端子および出力端子をそれぞ
れ整列させるべくそれぞれの半導体チップを整列して保
持し、各半導体チップの前記端子に対応する入力電極お
よび出力電極がそれぞれ設けられる保持部材と、該保持
部材上の出力電極および入力電極と半導体チップ上の出
力端子および入力端子とをそれぞれ接続する第１のリー
ド回路部分および第２のリード回路部分を備えるリード
回路とを含む。
【００１２】半導体チップの出力端子に対応する保持部
材上の出力電極の間隔は、対応する前記出力端子のそれ
よりも大きく、対応する当該出力電極および出力端子間
を接続する前記第１のリード回路部分は、前記出力端子
から前記半導体チップの縁部とほぼ直角に該半導体チッ
プの外方へ向けて互いに間隔をおいて伸長する第１の直
線部、該第１の直線部の外端から角度的に外方へ向けて
伸長する傾斜伸長部および該傾斜伸長部の外端から対応
する前記出力電極へ向けて伸長し該出力電極に接続され
る第２の直線部とを有する。前記した複数の半導体チッ
プは、相互にそれらの整列方向へ所定の間隔をおいて保
持部材に保持されている。
【００１３】〈作用２〉一側に複数の出力端子が設けら
れた複数の半導体チップを一つの保持部材上に配置する
ことにより、コンパクト化が可能となり、また保持部材
上にそれぞれの出力端子に対応した出力電極が設けられ
る。この保持部材上の出力電極と対応する半導体チップ
の出力端子とを接続する第１のリード回路部分について
は、このリード回路部分の信頼性の確保のために、前記
第１の直線部分、傾斜伸長部および第２の直線部におけ
るそれぞれの間隔を均等に保持する必要がある。また、
半導体装置の大型化の防止のために、前記出力電極の整
列方向に沿った保持部材の長さ寸法およびその幅寸法の
増大を防止する必要がある。しかも、出力電極に接続さ
れる例えば液晶パネルのような電気素子との確実な電気
的に接続を得るために、各出力電極間の間隔を大きくす
る必要がある。
【００１４】複数の半導体チップの出力端子数の和と同
一数の出力端子数を有する単一の半導体チップについ
て、半導体装置の大型化を防止すべく半導体チップの各
出力端子列と保持部材の各出力電極列間の間隔を保持し
た状態で、例えば出力電極の間隔を大きく設定しようと
すると、第１のリード回路部分における各傾斜伸長部の
傾斜角が大きくなり、この傾斜角の増大に伴って傾斜伸
長部の相互間隔が小さくなることから、当該リード回路
部分における信頼性の低下を招く結果となる。そのた
め、単一の半導体チップでは、前記した３つの要件の全
てを満足させることはできない。
【００１５】これに対し、必要とする出力端子を複数の
半導体チップに分割し、かつ整列して配置される半導体
チップ間に適正な間隔を保持させることにより、前記し
た３つの要件を満足させることができ、これにより、大
型化を招くことなく、コンパクトでありかつ信頼性に優
れた半導体装置を提供することが可能となる。
【００１６】各半導体チップを例えば液晶駆動用ＩＣチ
ップのような同一の機能を有するＩＣチップで構成する
ことができる。また、各ＩＣチップを長方形として、そ
れぞれの出力端子が直線状に整列するように、各ＩＣチ
ップをその長手方向に整列して配置することができ、こ
れにより、実装効率の向上を図ることができる。
【００１７】各半導体チップに、半導体チップ間で相互
に接続される共通端子が設けられるとき、それらを保持
部材上の第２のリード回路部分で相互に接続することが
でき、これにより、分割する前の１つの電気回路機能を
持つ半導体装置と信号入力端子数、信号出力端子数、電
源入力端子数を同一にすることができる。また、この第
２のリード回路部分で共通端子を相互に接続するための
分岐端子を、各半導体チップに設けることができる。
【００１８】各半導体チップの共通端子とこれに接続さ
れる分岐端子とを多層配線技術により、結線することが
できる。また、各半導体チップの相互に接続される共通
端子および分岐端子を半導体内の仮想分割を対称軸とし
て、相互に対称的に配置することができ、これにより、
第２のリード回路部分に交差部を形成することなく該第
２のリード回路部分の複雑化を防止して、その簡素化を
図ることができる。
【００１９】各分岐端子に関連して、半導体チップ内に
信号の減衰を防止するためのバッファを組み込むことが
できる。
【００２０】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例１〉図１は、本発明に係る半導体装置の具体例
１を示す。本発明に係る半導体装置１０は、保持部材１
１と、該保持部材上に保持される複数のチップ部分１２
とを備える。本具体例では、両チップ部分１２の長手方
向寸法は等しくＬである。半導体装置１０は、図示の例
では、保持部材１１としてＴＡＢ（Tape automated bon
ding）テープが用いられた液晶パネル駆動用ドライバで
ある。ＴＡＢテープ１１は、その両側部に設けられたス
プロケットホール１３間に、ＴＡＢテープ１１の幅方向
に伸長する単一の細長いデバイスホール１４を備える。
デバイスホール１４内には、全体に長方形の平面形状を
有する細長い一対のチップ部分１２が配置されている。
【００２１】両チップ部分１２は、例えば、所定の間隔
Ｄをおいて、その長手方向を一致させて相互に整列する
ように、配置されている。両チップ１２内には、従来よ
く知られた液晶パネル駆動用ドライバ回路を構成する集
積回路が２分割されてなる集積回路部分（図示せず）
が、それぞれに形成されている。
【００２２】各チップ部分１２の一側には、前記集積回
路部分のための出力端子１６が互いに等間隔で整列して
形成されている。また、各チップ部分１２の他側には、
前記集積回路部分のための入力端子１７が互いに等間隔
で整列して形成されている。両チップ部分１２は、相互
に近接する端部に設けられた共通端子１８を備え、両チ
ップ部分１２の互いに対向する共通端子１８は、接続回
路として作用する結線１９により、相互に接続されてい
る。
【００２３】共通端子１８を液晶パネル駆動用ドライバ
の外部で電気接続することにより、両チップ部分１２
は、電気的に一体的となり、１つのドライバ回路として
機能する。また、この１つのドライバ回路として機能す
る集積回路部分が組み込まれた各チップ部分１２は、従
来のドライバ回路が組み込まれた約２Ｌの長さ寸法の半
導体基板をその長手方向へ半分に分離したものに相当す
る。
【００２４】ＴＡＢテープ１１の一側には、各出力端子
１６に対応する出力電極２０が、チップ部分１２から所
定の間隔Ｗをおいて、出力端子１６の列と平行に配列さ
れている。出力電極２０は相互に等間隔をおいて配置さ
れている。また、ＴＡＢテープ１１の他側には、各入力
端子１７に対応する入力電極２１が入力端子１７の列と
平行に配列されている。入力電極２１は相互に等間隔を
おいて配置されており、この入力電極２１の一部が電源
用として利用され、残部が入力信号および入出力信号用
電極として利用される。
【００２５】出力端子１６とこれに対応する出力電極２
０はＴＡＢテープ１１上に形成される第１のリード回路
部分２２により、相互に接続され、入力端子１７とこれ
に対応する第２のリード回路部分２３により、相互に接
続されている。図１に示す例では、第２のリード回路部
分２３は、半導体基板１５の縁部から直角に半導体基板
１５の外方へ伸長するリード部分（２３）からなる。他
方、第１のリード回路部分２２は、それぞれ出力端子１
６から半導体基板１５の縁部と直角に半導体基板１５の
外方へ伸長する第１の直線部２２ａと、該直線部の外端
から角度的に伸長する傾斜伸長部２２ｂと、該傾斜伸長
部の外端から対応する出力電極２０に伸びる第２の直線
部２２ｃとを備える。
【００２６】第１のリード回路部分２２は、各チップ部
分１２ごとで、それぞれの傾斜伸長部２２ｂが各チップ
部分１２の中間部を横切る仮想線ｌ1 を対称軸として対
称的に配置されている。各傾斜伸長部２２ｂは、第１の
直線部２２ａと傾斜角θをなすように、それぞれが外方
へ向けて仮想線ｌ1 から離れるように、伸長する。これ
により、第１のリード回路部分２２は、それぞれの部分
２２ａ、２２ｂおよび２２ｃが相互に等間隔をおいて形
成されている。
【００２７】デバイスホール１４内には、チップ部分１
２を埋め込む従来よく知られた樹脂材料が充填され、こ
れにより両チップ部分１２が確実に保持される。
【００２８】従来の半導体装置では、長手方向寸法が約
２Ｌのチップが用いられており、出力電極とチップとの
間隔（Ｗ）を所定値に保持した状態で出力電極相互の間
隔を増大させるべく傾斜伸長部（２２ｂ）の傾斜角
（θ）を増大させようとすると、この傾斜伸長部（２２
ｂ）相互の間隔が小さくなるため、第１のリード回路部
分（２２）での信頼性の低下を招くおそれが生じる。
【００２９】これに対し、本願発明に係る半導体装置１
０では、両チップ部分１２に分割されしかも両チップ部
分１２が間隔Ｄをおいて配置されていることから、この
間隔Ｄを出力電極２０の間隔分として利用することがで
きる。そのため、出力電極２０とチップ部分１２との間
隔Ｗを所定値に保持した状態で、傾斜伸長部２２ｂの相
互間隔を減少させることなく両部２２ａと２２ｃを接続
することができ、これにより、ＴＡＢテープ１１の大型
化を招くことなくＴＡＢテープ１１上での出力電極２０
の相互間隔の増大を図ることができる。
【００３０】この出力電極２０の相互間隔の増大は、該
電極に接続される液晶パネルの接続端子との接続を確実
かつ容易とし、この接続部の信頼性の向上に大きく寄与
する。また、ＴＡＢテープ１１の大型化を防止して第１
のリード回路部分２２における各部（２２ａ、２２ｂお
よび２２ｃ）での相互間隔を保持することができること
から、半導体装置１０の大型化を招くことなく、しかも
第１のリード回路部分２２での信頼性の低下を招くこと
なく、出力電極２０の相互間隔の増大を図ることができ
る。また、出力電極２０の相互間隔と第１のリード回路
部分２２における各部（２２ａ、２２ｂおよび２２ｃ）
での相互間隔を減少させることなく、ＴＡＢテープ１１
の小型化を図ることも可能である。
【００３１】しかも、従来のほぼ半分の長さ寸法Ｌの半
導体チップ１２を用い、両半導体基板１５に組み込まれ
た集積回路部分の相互結線により、単一のドライバ回路
機能が組み込まれた従来のドライバ回路チップと同等の
機能を達成することができ、したがって、１枚の半導体
ウエハから得られる半導体チップ１４の数を増加させる
ことができるため生産性が向上し、安価な半導体装置１
０を得ることができる。
【００３２】〈具体例２〉図２は、本発明に係る具体例
２を示す。具体例１では、両チップ部分１２の共通端子
１８を接続する結線１９がデバイスホール１４内に配置
された。この例に代えて、図２に示すように、デバイス
ホール１４を各チップ部分１２ごとの小寸のデバイスホ
ール１４ａとし、ＴＡＢテープ１１における両デバイス
ホール１４ａ間のブリッジ部１１ａで、結線１９を確実
に保持することができ、これにより結線１９の耐久性お
よび信頼性を高めることができる。
【００３３】〈具体例３〉また、共通端子１８のための
接続回路である結線１９に関し、図３の具体例３で示す
ように、共通端子１８をチップ部分１２の他側に配置さ
れる入力端子１７の一部として配列し、接続回路である
結線１９を第２のリード回路部分２３の一部としてＴＡ
Ｂテープ１１上の配線により実現することができる。
【００３４】〈具体例４〉さらに、共通端子の接続回路
に関し、図４の具体例４で示すように、共通端子１８ま
たは共通端子として機能する入力端子１７から伸びる第
２のリード回路部分２３（２３ａ）に分岐路１９ａを設
け、該分岐路を経て対応する共通端子（１７および１
８）を接続することができる。
【００３５】〈具体例５〉具体例１〜４では、液晶パネ
ル駆動用の１つのドライバを２つのチップ部分１２に分
割して形成した例について説明した。これに代えて、図
５の具体例に示すように、３つのチップ部分１２（１２
ａ、１２ｂおよび１２ｃ）に分割し、これらチップ部分
１２の各共通端子１８を接続回路である結線１９を経て
相互に接続することができる。
【００３６】この具体例５では、１つのドライバを３つ
のチップ部分１２に分割して形成することができ、各チ
ップ部分１２を結線すなわち接続回路１９により相互に
接続することにより、１つのドライバとして機能させる
ことができる。従って、具体例５の半導体装置１０によ
れば、具体例１〜４に示した例に比較して、より大型の
ドライバに有利であり、あるいは、より小さな寸法の半
導体チップ１４の適用が可能となる。
【００３７】〈具体例６〉また、複数のチップ部分１２
の電気的接続によりドライバのような１つの回路機能を
達成することに代えて、図６の具体例６に示すように、
１つのＴＡＢテープ１１に保持される各チップ１２′ご
とに、それぞれの独立した同一のドライバ回路機能を付
与することができる。それぞれがドライバ回路として機
能するチップ１２′間には、前記したような共通結線を
不要とすることができる。しかしながら、必要に応じ
て、各チップ１２′間に共通の制御信号あるいは電源等
のための結線を保持部材１１または保持部材１１の外部
に施すことができる。
【００３８】各チップ１２′にそれぞれ異なる機能を有
する集積回路を組み込むことができるが、前記したよう
に、１つのＴＡＢテープ１１に保持される各チップ１
２′に同一規格の同一機能および同一サイズチップを採
用することにより、実装設計および生産工程の簡素化を
図ることができ、これにより実装設計の効率を高め生産
性の向上を図ることができる。
【００３９】〈具体例７〉共通端子として機能する入力
端子の第２のリード回路部分２３での相互接続の簡素化
を図るために、チップ部分１２（またはチップ１２′）
内での多層配線技術を利用することが望ましい。図７
は、本発明の具体例７を部分的に拡大して示す平面図で
ある。各チップ部分１２には、カスケードデータ信号用
入出力端子１７と、入力端子の一部として、共通端子１
８およびこの共通端子１８に接続される分岐端子１８′
とが整列して配置されている。各チップ部分１２の各入
出力端子１７、入力端子１８および１８′のうち、両チ
ップ部分１２間で相互に接続される共通端子１８および
分岐端子１８′は、両チップ部分１２内を伸びる分割線
ｌ2 を対称軸として、相互に対称的に配置されており、
共通端子１８から伸びる内部結線２４ａの分岐路２４ｂ
を介して、対応する共通端子１８と分岐端子１８′とが
接続されている。
【００４０】チップ部分１２内の結線（２４ａおよび２
４ｂ）は、集積回路の形成に不可欠な従来よく知られた
多層配線技術を用いて電気的短絡をもたらすことなく容
易に交差配置することができる。このチップ部分１２内
での結線（２４ａおよび２４ｂ）の交差配置により、Ｔ
ＡＢテープ１１上の単層配線で構成される第２のリード
回路部分２３の複雑化を招くことなく、チップ部分１２
間の所望の配線が可能となる。
【００４１】図７に示す具体例７の半導体装置１０で
は、複数のチップ部分１２により１つの液晶パネル駆動
用ドライバとして機能させる例を示したが、図７に示す
各チップ部分１２に代えて、それぞれが単一の液晶パネ
ル駆動用ドライバとして機能するチップ１２′を適用す
ることができる。
【００４２】〈具体例８〉また、図８に示すように、内
部結線２４ａの分岐路２４ｂに、該分岐路を経る電気信
号の減衰防止用として、従来よく知られたバッファ２５
を挿入することができる。このバッファ２５の挿入によ
り、分岐によるファンアウトの影響を無くすことができ
る。
【００４３】前記したところでは、本発明を液晶パネル
駆動用ドライバに適用した例について説明したが、これ
に限らず、本発明を種々の集積回路チップを含む半導体
装置に適用することができる。
【００４４】
【発明の効果】本発明によれば、前記したように、所定
の１つの機能を果たす電気回路が分割されて形成される
各半導体チップ部分の面積およびスリム化は従来に比較
して著しく低減されることから、一枚の半導体ウエハか
ら得られる半導体チップの数が増加し、これに伴い半導
体チップ部分の生産性の向上およびこれを保持部材上で
相互に接続して構成される半導体装置の生産性の向上が
図られる。
【００４５】また、本発明によれば、前記したように、
必要とする出力端子を複数の半導体チップに分割し、か
つ整列して配置される半導体チップ間に適正な間隔を保
持させることにより、歩留まりの向上に加えて、リード
回路部分の信頼性を確保し、半導体装置の全体的な大型
化を防止し、しかも、各出力電極間の間隔を大きくする
ことができ、これにより、大型化を招くことなく、コン
パクトでありかつ信頼性に優れた比較的安価な半導体装
置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の具体例１を示す平面
図である。
【図２】本発明に係る半導体装置の具体例２を示す平面
図である。
【図３】本発明に係る半導体装置の具体例３を示す平面
図である。
【図４】本発明に係る半導体装置の具体例４を示す平面
図である。
【図５】本発明に係る半導体装置の具体例５を示す平面
図である。
【図６】本発明に係る半導体装置の具体例６を示す平面
図である。
【図７】本発明に係る半導体装置の具体例７をその一部
を拡大して示す平面図である。
【図８】本発明に係る半導体装置の具体例８をその一部
を拡大して示す平面図である。
【符号の説明】
１０ 半導体装置 １１ （保持部材）ＴＡＢテープ １２ チップ部分 １２′ チップ １５ 半導体基板 １６ 出力端子 １７ 入力端子 １８ 共通端子 １８′ 分岐端子 １９ （接続回路）結線 ２０ 出力電極 ２１ 入力電極 ２２ 第１のリード回路部分 ２２ａ 第１の直線部 ２２ｂ 傾斜伸長部 ２２ｃ 第２の直線部 ２３ 第２のリード回路部分 ２４ｂ 分岐路

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 所定の１つの機能を果たす電気回路が分
    割されてなる回路部分がそれぞれに形成された複数の半
    導体チップ部分と、該複数の半導体チップ部分を保持す
    る単一の保持部材とを含み、該保持部材上の前記半導体
    チップ部分の前記回路部分で前記電気回路を構成すべく
    前記回路部分を電気的に相互に接続することを特徴とす
    る半導体装置。
  2. 【請求項２】 前記各半導体チップ部分の形状が、長方
    形である請求項１記載の半導体装置。
  3. 【請求項３】 保持部材はＴＡＢテープである請求項１
    記載の半導体装置。
  4. 【請求項４】 一側に複数の出力端子および他側に複数
    の入力端子がそれぞれ設けられた全体に矩形の複数の半
    導体チップと、 前記入力端子および前記出力端子をそれぞれ整列させる
    べく前記複数の半導体チップを整列して保持し、前記端
    子に対応する入力電極および出力電極がそれぞれ設けら
    れる保持部材と、 該保持部材上の前記出力電極および前記出力端子を接続
    する第１のリード回路部分と前記入力電極および前記入
    力端子を接続する第２のリード回路部分を備えるリード
    回路とを含み、 前記半導体チップの前記出力端子に対応する前記出力電
    極の間隔は、対応する前記出力端子のそれよりも大き
    く、 対応する当該出力電極および出力端子間を接続する前記
    第１のリード回路部分は、前記出力端子から前記半導体
    チップの縁部とほぼ直角に該半導体チップの外方へ向け
    て互いに間隔をおいて伸長する第１の直線部、該第１の
    直線部の外端から角度的に外方へ向けて伸長する傾斜伸
    長部および該傾斜伸長部の外端から対応する前記出力電
    極へ向けて伸長し該出力電極に接続される第２の直線部
    とを有し、 前記複数の半導体チップは、相互にそれらの整列方向へ
    所定の間隔をおいて前記保持部材に保持されていること
    を特徴とする半導体装置。
  5. 【請求項５】 前記半導体チップは全体に長方形の平面
    形状を有し、その長手方向を整列させかつほぼその長手
    方向寸法に等しい相互間隔をおいて配置されている請求
    項４記載の半導体装置。
  6. 【請求項６】 前記各半導体チップには、該各半導体チ
    ップ間で相互に接続されるべき共通端子が設けられてお
    り、前記第２のリード回路部分には、対応する前記共通
    端子を接続するための分岐路が設けられている請求項４
    記載の半導体装置。
  7. 【請求項７】 前記各半導体チップには、該各半導体チ
    ップ間で相互に接続されるべき共通端子が設けられてお
    り、さらに前記半導体チップには、前記共通端子にチッ
    プ内配線である分岐路を経て接続される分岐端子が設け
    られている請求項４記載の半導体装置。
  8. 【請求項８】 前記分岐路を経て相互に接続される一方
    の前記半導体チップの前記共通端子または前記分岐端子
    および他方の前記半導体チップの前記共通端子または前
    記分岐端子は、それぞれの半導体チップ内を伸びる分割
    線を対称軸として、相互に対称的に配置されている請求
    項６または７記載の半導体装置。
  9. 【請求項９】 前記分岐端子と前記共通端子とを相互に
    接続する前記チップ内配線は、多層配線技術により形成
    されている請求項７記載の半導体装置。
  10. 【請求項１０】 分岐路には、信号の減衰を防止するた
    めのバッファが挿入されている請求項７記載の半導体装
    置。
JP31578797A 1997-10-31 1997-10-31 半導体装置 Expired - Fee Related JP3985016B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31578797A JP3985016B2 (ja) 1997-10-31 1997-10-31 半導体装置
US09/115,261 US6054763A (en) 1997-10-31 1998-07-14 Semiconductor device
EP98114094A EP0915514B1 (en) 1997-10-31 1998-07-28 Semiconductor device
DE69841156T DE69841156D1 (de) 1997-10-31 1998-07-28 Halbleiter
TW087112610A TW400588B (en) 1997-10-31 1998-07-31 Semiconductor device
KR10-1998-0044629A KR100368699B1 (ko) 1997-10-31 1998-10-23 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31578797A JP3985016B2 (ja) 1997-10-31 1997-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH11135555A true JPH11135555A (ja) 1999-05-21
JP3985016B2 JP3985016B2 (ja) 2007-10-03

Family

ID=18069562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31578797A Expired - Fee Related JP3985016B2 (ja) 1997-10-31 1997-10-31 半導体装置

Country Status (6)

Country Link
US (1) US6054763A (ja)
EP (1) EP0915514B1 (ja)
JP (1) JP3985016B2 (ja)
KR (1) KR100368699B1 (ja)
DE (1) DE69841156D1 (ja)
TW (1) TW400588B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091790A (ja) * 2006-10-04 2008-04-17 Sharp Corp 半導体パッケージ、及びこれを用いた表示装置
JP2009216997A (ja) * 2008-03-11 2009-09-24 Hitachi Displays Ltd 液晶表示装置
JP2014191174A (ja) * 2013-03-27 2014-10-06 Citizen Holdings Co Ltd マトリックス光学装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330041A (ja) * 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
US7679003B2 (en) * 2005-05-24 2010-03-16 Nec Electronics Corporation Carrier tape
US7876014B2 (en) 2006-04-27 2011-01-25 Sun Tech Generator Co., Ltd. Permanent magnet rotor with increased magnetic flux
KR101306839B1 (ko) * 2011-11-24 2013-09-10 이재하 신호 분기 기판을 갖는 프로브 카드
US9508617B2 (en) * 2012-03-02 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Test chip, test board and reliability testing method
CN109906507B (zh) * 2016-10-26 2023-09-05 硅工厂股份有限公司 多芯片结构的半导体器件及使用其的半导体模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2402995A1 (fr) * 1977-09-12 1979-04-06 Thomson Csf Dispositif d'interconnexion de micro-circuits
JPS61284951A (ja) * 1985-06-11 1986-12-15 Matsushita Electronics Corp 半導体装置
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
JPH01205457A (ja) * 1988-02-10 1989-08-17 Nec Corp システム化半導体装置
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
JPH05235092A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体集積回路のｔａｂテープ
JPH05335451A (ja) * 1992-05-28 1993-12-17 Mega Chips:Kk 半導体装置
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3263863B2 (ja) * 1992-08-11 2002-03-11 ソニー株式会社 ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5917236A (en) * 1995-12-08 1999-06-29 Hewlett-Packard Company Packaging system for field effects transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091790A (ja) * 2006-10-04 2008-04-17 Sharp Corp 半導体パッケージ、及びこれを用いた表示装置
JP2009216997A (ja) * 2008-03-11 2009-09-24 Hitachi Displays Ltd 液晶表示装置
JP2014191174A (ja) * 2013-03-27 2014-10-06 Citizen Holdings Co Ltd マトリックス光学装置

Also Published As

Publication number Publication date
KR19990044900A (ko) 1999-06-25
KR100368699B1 (ko) 2003-04-11
EP0915514B1 (en) 2009-09-16
US6054763A (en) 2000-04-25
EP0915514A3 (en) 1999-11-03
JP3985016B2 (ja) 2007-10-03
DE69841156D1 (de) 2009-10-29
TW400588B (en) 2000-08-01
EP0915514A2 (en) 1999-05-12

Similar Documents

Publication Publication Date Title
US6300997B1 (en) Liquid crystal display device having an IC chip mounted on a narrow film wiring board
TWI578388B (zh) Semiconductor device
US8648477B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US8237267B2 (en) Semiconductor device having a microcomputer chip mounted over a memory chip
JPH11305681A (ja) 表示装置
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
KR20020029623A (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
US7288846B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JP2568748B2 (ja) 半導体装置
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
US8310068B2 (en) TCP-type semiconductor device
JPH11135555A (ja) 半導体装置
JP2001351983A (ja) 半導体装置及びその製造方法
JPH1131717A (ja) 半導体チップ及びそれを備えた表示装置
JP3580207B2 (ja) 表示装置
JP2002124537A (ja) 半導体チップの接合構造およびその構造を備えた表示装置
JP2004221260A (ja) 半導体装置
JP2001185648A (ja) 半導体装置
JPH07106523A (ja) 半導体素子及びその製造方法
JP2001215893A (ja) 表示装置
KR20040076361A (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
JP2001057375A (ja) 半導体装置の接合構造
JP4202747B2 (ja) 液晶表示装置およびその検査方法
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JP2002023187A (ja) 液晶表示装置

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20000425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees