JPH0348449A - icパツケージ - Google Patents
icパツケージInfo
- Publication number
- JPH0348449A JPH0348449A JP1182502A JP18250289A JPH0348449A JP H0348449 A JPH0348449 A JP H0348449A JP 1182502 A JP1182502 A JP 1182502A JP 18250289 A JP18250289 A JP 18250289A JP H0348449 A JPH0348449 A JP H0348449A
- Authority
- JP
- Japan
- Prior art keywords
- package
- wiring
- packages
- present
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000287486 Spheniscidae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体集積回路(以下、icという)チップ
を収納する五〇パッケージに係り、特に、[icパッケ
ージを用いて構成された機器に、高速な動作を行なわせ
るために用いて好適な、リード端子の引き出し方向と、
パッケージの形状とを備えたicパッケージに関する。
を収納する五〇パッケージに係り、特に、[icパッケ
ージを用いて構成された機器に、高速な動作を行なわせ
るために用いて好適な、リード端子の引き出し方向と、
パッケージの形状とを備えたicパッケージに関する。
[従来の技術]
icパッケージの形状に関する従来技術として、例えば
、日経エレクトロニクス 1988年11月28日号(
No,4 6 1) ,第155頁〜第158頁等に記
載された技術が知られている.この従来技術に示された
QFPタイプのLSIパッケージは、四角形の外形を有
し、リード端子をその各辺に沿って4方向に引き出すこ
とにより、端子数を多く設けることが可能なものであり
、また、プリント基板等に実装した場合、パッケージを
隙間なく配置可能なため、実装効率が高いという特徴を
備えている。
、日経エレクトロニクス 1988年11月28日号(
No,4 6 1) ,第155頁〜第158頁等に記
載された技術が知られている.この従来技術に示された
QFPタイプのLSIパッケージは、四角形の外形を有
し、リード端子をその各辺に沿って4方向に引き出すこ
とにより、端子数を多く設けることが可能なものであり
、また、プリント基板等に実装した場合、パッケージを
隙間なく配置可能なため、実装効率が高いという特徴を
備えている。
以下、従来技術によるicパッケージを図面により説明
する. 第11図は従来技術によるicパッケージの内部構成図
、第12図、第13図は従来技術にょるicパッケージ
の実装図である.第11図〜第13図において、2はリ
ード端子、3は四角形icチツブ、4はボンデイングワ
イヤ、l5は配線、l6はQFPタイプの四角形icパ
ッケージ、l7はスルーホール、l8は外層配線、19
は内層配線である. 第11図〜第13図に示す従来技術は、QFPタイプの
LSIのjcパッケージの構成と、その配置例であり、
1cパッケージl6は、その外形が四角形に形成され、
その内部には四角形icチツブ3を備え、その周囲には
他のパッケージ等との接続のためのリード端子2が設け
られている.そして、リード端子2と四角形icチツブ
3の各辺に沿って設けられた接続パッドとの間は、ボン
デイングワイヤ4により接続されている。
する. 第11図は従来技術によるicパッケージの内部構成図
、第12図、第13図は従来技術にょるicパッケージ
の実装図である.第11図〜第13図において、2はリ
ード端子、3は四角形icチツブ、4はボンデイングワ
イヤ、l5は配線、l6はQFPタイプの四角形icパ
ッケージ、l7はスルーホール、l8は外層配線、19
は内層配線である. 第11図〜第13図に示す従来技術は、QFPタイプの
LSIのjcパッケージの構成と、その配置例であり、
1cパッケージl6は、その外形が四角形に形成され、
その内部には四角形icチツブ3を備え、その周囲には
他のパッケージ等との接続のためのリード端子2が設け
られている.そして、リード端子2と四角形icチツブ
3の各辺に沿って設けられた接続パッドとの間は、ボン
デイングワイヤ4により接続されている。
前述のように構成されるicパッケージl6は、プリン
ト配線基板等に第12図に示すように、碁盤の目状に配
置される。
ト配線基板等に第12図に示すように、碁盤の目状に配
置される。
いま、icパッケージl6の大きさを、一辺20間、一
周80mm、各辺から引き出されるリード端子の長さを
2mmとし、このicパッケージ16をI+ueのスペ
ースで各辺が平行になるように、プリント配線基板に配
置するものとする。
周80mm、各辺から引き出されるリード端子の長さを
2mmとし、このicパッケージ16をI+ueのスペ
ースで各辺が平行になるように、プリント配線基板に配
置するものとする。
この場合、第12図から分かるように、1cパッケージ
l6の辺が隣接する4方向のパッケージ相互間の中心間
隔が2F+amであるのに対して、前記4方向以外のパ
ッケージ相互間の中心間隔は、約35鵬貢と長くなって
いる. このため、各icパッケージl6は、各10パッケージ
の各辺に対向する4方向にある他のicパッケージとの
間を、リード端子2相互間を外層配線18を用いること
により最短距離で接続することができる。しかし,前記
4方向以外の隣接する位・置にある他のicパッケージ
との間の接続は、外層配線l8を用いる場合にも、ic
パッケージの辺と平行に直接配線することができず、斜
め方向の配線を必要とするので、第12図に示すように
長くなり、また、交叉する部分を生じるので、スルーホ
ール17を介して他の信号層である内層配線19を用い
て配線する必要があった.従って、、この従来技術は、
斜め方向にあるicパッケージ相互間の配線が、他の配
線に比較して長くなるものであった. また、他の従来技術によるICパッケージの配置が第1
3図に示されている. このicパッケージの配置は、第12図に示した1cパ
ッケージの、隔列毎の、あるいは、隔行毎のicパッケ
ージをずらして配置し、1つのICパッケージとその周
辺にある6方向のicパッケージとの中心間隔が、なる
べく近い値となるようにしたものである. この配置の場合、第13図に示すように、icパッケー
ジ間の相互間距離は、各辺が対向して配置される場合に
25mmであるのに対し、ずれて配置される場合に約2
8mmであり、第12図に示す配置の場合に比較して改
善されている.この第13図に示す配置の場合、辺が平
行になっているicパッケージ相互間の接続は、直線の
最短距離で行なうことができる。しかし、辺が平行にな
っていない場合の接続は、配線l5として示すように迂
回を生じて長い配線を必要とする.特に、リード端子2
の数が多い場合には、チャネル本数を多く必要とするの
で、icパッケージ相互の間隔を大きく取るか、あるい
は、プリント配線基板の信号層を多重化して、スルーホ
ールを介した迂回配線を行なう必要があり、配線長がよ
り長くなっていた。
l6の辺が隣接する4方向のパッケージ相互間の中心間
隔が2F+amであるのに対して、前記4方向以外のパ
ッケージ相互間の中心間隔は、約35鵬貢と長くなって
いる. このため、各icパッケージl6は、各10パッケージ
の各辺に対向する4方向にある他のicパッケージとの
間を、リード端子2相互間を外層配線18を用いること
により最短距離で接続することができる。しかし,前記
4方向以外の隣接する位・置にある他のicパッケージ
との間の接続は、外層配線l8を用いる場合にも、ic
パッケージの辺と平行に直接配線することができず、斜
め方向の配線を必要とするので、第12図に示すように
長くなり、また、交叉する部分を生じるので、スルーホ
ール17を介して他の信号層である内層配線19を用い
て配線する必要があった.従って、、この従来技術は、
斜め方向にあるicパッケージ相互間の配線が、他の配
線に比較して長くなるものであった. また、他の従来技術によるICパッケージの配置が第1
3図に示されている. このicパッケージの配置は、第12図に示した1cパ
ッケージの、隔列毎の、あるいは、隔行毎のicパッケ
ージをずらして配置し、1つのICパッケージとその周
辺にある6方向のicパッケージとの中心間隔が、なる
べく近い値となるようにしたものである. この配置の場合、第13図に示すように、icパッケー
ジ間の相互間距離は、各辺が対向して配置される場合に
25mmであるのに対し、ずれて配置される場合に約2
8mmであり、第12図に示す配置の場合に比較して改
善されている.この第13図に示す配置の場合、辺が平
行になっているicパッケージ相互間の接続は、直線の
最短距離で行なうことができる。しかし、辺が平行にな
っていない場合の接続は、配線l5として示すように迂
回を生じて長い配線を必要とする.特に、リード端子2
の数が多い場合には、チャネル本数を多く必要とするの
で、icパッケージ相互の間隔を大きく取るか、あるい
は、プリント配線基板の信号層を多重化して、スルーホ
ールを介した迂回配線を行なう必要があり、配線長がよ
り長くなっていた。
[発明が解決しようとする課題]
前述した従来技術は、icパッケージをプリント配線基
板に実装した場合、隣接する4方向以外の、あるいは、
平行でない辺のリード端子を用いて、icパッケージ相
互間を接続する場合、配線が迂回し、あるいは,スルー
ホールを介した他の配線層を用いた配線が必要となるた
め、配線が長くなり、配線による信号伝播遅延が大きく
なり、特に、高速のicに適用した場合、配線による信
号伝播遅延の割合が増大し、システムとしての性能を向
上させることが困難であるという問題点を有している. また、前述した従来技術は、icパッケージ内のチツプ
3が四角形の場合、第11図に示したように、パッケー
ジのコーナ一部分のリード端子2への配線長が長くなり
、信号の伝播遅延時間の増大、インダクタンス成分によ
るlIt源線、接地線のノイズの誘導、クロストーク、
インピーダンス不整合による信号波形の劣化等、交流ノ
イズを増大させるという問題点を有していた. 本発明の目的は、前記従来技術の問題点を解決し、プリ
ント配線基板上の配線パターンを短くして、信号の伝播
遅延時間を低減することを可能にし、かつ、icパッケ
ージ内の配線による伝播遅延時間を低減し、交流ノイズ
を低減することのできるlcパッケージを提供すること
にある。
板に実装した場合、隣接する4方向以外の、あるいは、
平行でない辺のリード端子を用いて、icパッケージ相
互間を接続する場合、配線が迂回し、あるいは,スルー
ホールを介した他の配線層を用いた配線が必要となるた
め、配線が長くなり、配線による信号伝播遅延が大きく
なり、特に、高速のicに適用した場合、配線による信
号伝播遅延の割合が増大し、システムとしての性能を向
上させることが困難であるという問題点を有している. また、前述した従来技術は、icパッケージ内のチツプ
3が四角形の場合、第11図に示したように、パッケー
ジのコーナ一部分のリード端子2への配線長が長くなり
、信号の伝播遅延時間の増大、インダクタンス成分によ
るlIt源線、接地線のノイズの誘導、クロストーク、
インピーダンス不整合による信号波形の劣化等、交流ノ
イズを増大させるという問題点を有していた. 本発明の目的は、前記従来技術の問題点を解決し、プリ
ント配線基板上の配線パターンを短くして、信号の伝播
遅延時間を低減することを可能にし、かつ、icパッケ
ージ内の配線による伝播遅延時間を低減し、交流ノイズ
を低減することのできるlcパッケージを提供すること
にある。
[課題を解決するための手段]
本発明によれば前記目的は、icを収納するパッケージ
の形状を六角形として、その辺に沿った6方向にリード
端子を出した形状とし、このような形状の複数のICパ
ッケージをプリント基板に実装する場合、信号を接続す
る1Cパッケージを相互に隣接させ、各辺が平行になる
ように配置し、接統すべき信号端子が隣会うようにic
パッケージのリード端子の配置を決定し、これによりi
cパッケージ相互間を最短距離で接続できるようにする
ことにより達成される. さらに、前記目的は、1cパッケージ内に収納するic
チップも六角形として、6方向に引き出し用パッドを設
け、これにより、icパッケージ内のコーナ部の配線長
を短くすることにより達成される。
の形状を六角形として、その辺に沿った6方向にリード
端子を出した形状とし、このような形状の複数のICパ
ッケージをプリント基板に実装する場合、信号を接続す
る1Cパッケージを相互に隣接させ、各辺が平行になる
ように配置し、接統すべき信号端子が隣会うようにic
パッケージのリード端子の配置を決定し、これによりi
cパッケージ相互間を最短距離で接続できるようにする
ことにより達成される. さらに、前記目的は、1cパッケージ内に収納するic
チップも六角形として、6方向に引き出し用パッドを設
け、これにより、icパッケージ内のコーナ部の配線長
を短くすることにより達成される。
[作 用]
六角形の10パッケージは、プリント配線基板に実装し
た場合、隙間ができないので、その実装密度を低減させ
ることがなく、また、6方尚のlCパッケージの辺が平
行に隣接するので、6方向のicへの信号を、最短の配
線長で接続することができ、プリント配線基板の配線パ
ターンによる信号伝播時間を低減させることができる。
た場合、隙間ができないので、その実装密度を低減させ
ることがなく、また、6方尚のlCパッケージの辺が平
行に隣接するので、6方向のicへの信号を、最短の配
線長で接続することができ、プリント配線基板の配線パ
ターンによる信号伝播時間を低減させることができる。
また、icパッケージ内に収納するicチップを六角形
としているので、内部配線も、その長さを均一に、かつ
、短くすることができるので、パツケージ内配線による
、信号遅延、交流ノイズの低減を図ることができる。
としているので、内部配線も、その長さを均一に、かつ
、短くすることができるので、パツケージ内配線による
、信号遅延、交流ノイズの低減を図ることができる。
従って、本発明によるicパッケージを複数接続して構
成されたシステムの性能を向上させることができる。
成されたシステムの性能を向上させることができる。
[実施例コ
以下、本発明によるicパッケージの実施例を図面によ
り詳細に説明する。
り詳細に説明する。
第1図は本発明の第1の実施例の上面図、第2図はその
外観図、第3図はその内部構成を示す図である。第1図
〜第3図において、lは六角形iCパッケージであり、
他の符号は第】1図、第12図の場合と同一である。
外観図、第3図はその内部構成を示す図である。第1図
〜第3図において、lは六角形iCパッケージであり、
他の符号は第】1図、第12図の場合と同一である。
第1図〜第3図に示す本発明の第1の実施例は、24ビ
ンのリード端子を有するフラットタイプのicパッケー
ジに本発明を適用したものであり、icパッケージlは
、六角形の形状を有し、その辺のそれぞれに4本のリー
ド端子2を備えて構成されている.そして、この実施例
は,第3図に示すように、前述の形状のicパッケージ
1内に四角形の外形を有し、その辺に沿って接続パッド
が設けられたicチツプ3が備えられており、該ICチ
ツブ3が、ボンデイングワイヤ4を介して6方尚のリー
ド端子2へ4本づつ最短距離で接続されて構成されてい
る. このような本発明の実施例による六角形】Cパッケージ
lを複数個用いて機器を構成した場合、この六角形ic
パッケージをプリント配線基板上に高密度に実装するこ
とができ、icパッケージ相互間の配線を最短距離とす
ることができるので、機器の信号処理速度を高速にする
ことができる。
ンのリード端子を有するフラットタイプのicパッケー
ジに本発明を適用したものであり、icパッケージlは
、六角形の形状を有し、その辺のそれぞれに4本のリー
ド端子2を備えて構成されている.そして、この実施例
は,第3図に示すように、前述の形状のicパッケージ
1内に四角形の外形を有し、その辺に沿って接続パッド
が設けられたicチツプ3が備えられており、該ICチ
ツブ3が、ボンデイングワイヤ4を介して6方尚のリー
ド端子2へ4本づつ最短距離で接続されて構成されてい
る. このような本発明の実施例による六角形】Cパッケージ
lを複数個用いて機器を構成した場合、この六角形ic
パッケージをプリント配線基板上に高密度に実装するこ
とができ、icパッケージ相互間の配線を最短距離とす
ることができるので、機器の信号処理速度を高速にする
ことができる。
第4図は本発明の第2の実施例の内部構成を示す図であ
る,第4図において55は六角形のicチツプであり、
他の符号は第1図〜第3図の場合と同一である. この本発明の第2の実施例は、icパッケージl内に収
納するicチツプを、六角形<7) i cチツブ5と
し、該icチツブ5の各辺に沿って接続パッドを設け、
かつ、これらの各辺が、前記icパッケージlの各辺と
平行になるように、icバツケージl内に収納したもの
であり、icチツブ5からリード端子2へのボンデイン
グワイヤ4による配線を、均一に短く揃えることが可能
である.このため、本発明の第2の実施例は、前述の本
発明の第lの実施例の効果に加えて、icパッケージ内
部の配線による容量、インダクタンスを小さくすること
ができるので、内部配線による信号の遅延を低減するこ
とができると共に、交流ノイズによる影響を受けること
を少なくすることができる。
る,第4図において55は六角形のicチツプであり、
他の符号は第1図〜第3図の場合と同一である. この本発明の第2の実施例は、icパッケージl内に収
納するicチツプを、六角形<7) i cチツブ5と
し、該icチツブ5の各辺に沿って接続パッドを設け、
かつ、これらの各辺が、前記icパッケージlの各辺と
平行になるように、icバツケージl内に収納したもの
であり、icチツブ5からリード端子2へのボンデイン
グワイヤ4による配線を、均一に短く揃えることが可能
である.このため、本発明の第2の実施例は、前述の本
発明の第lの実施例の効果に加えて、icパッケージ内
部の配線による容量、インダクタンスを小さくすること
ができるので、内部配線による信号の遅延を低減するこ
とができると共に、交流ノイズによる影響を受けること
を少なくすることができる。
前述した本発明の第1及び第2の実施例は、図面の簡単
化のため、出力リード端子の数を24本としたが、リー
ド端子数は、24本に限らず何本あってもよい。
化のため、出力リード端子の数を24本としたが、リー
ド端子数は、24本に限らず何本あってもよい。
第5図は前述した本発明の第1及び1l2の実施例によ
るlcパッケージのプリント配線基板上の実装図であり
、図の符号は既に説明した他の図の場合と同一である. 第5図の配置例は、ICパッケージ1が、一周80+a
u+,一辺約13.3mm、リード端子2の各辺からの
長さ2mI+1であり、このicパッケージ1をリード
端子2相互間にlamのスペースを設けて,各辺が平行
になるように実装したものである.この例の場合、各i
cパッケージlは、6方向に対称的に他のicパッケー
ジ1と隣接し、各iCパッケージl相互間の中心間隔は
、約28mmと全て同一に、しかも短い距離とすること
ができる。
るlcパッケージのプリント配線基板上の実装図であり
、図の符号は既に説明した他の図の場合と同一である. 第5図の配置例は、ICパッケージ1が、一周80+a
u+,一辺約13.3mm、リード端子2の各辺からの
長さ2mI+1であり、このicパッケージ1をリード
端子2相互間にlamのスペースを設けて,各辺が平行
になるように実装したものである.この例の場合、各i
cパッケージlは、6方向に対称的に他のicパッケー
ジ1と隣接し、各iCパッケージl相互間の中心間隔は
、約28mmと全て同一に、しかも短い距離とすること
ができる。
また、隣接するicパッケージl相互間は、1つの辺の
全てが対向しているので、隣接するicパッケージl相
互間を接続する辺の長さを大きく取ることができ、各辺
に隣接するicパッケージ1相互間の接続のためのリー
ド端子2を多数設けることができる. これにより、前述した本発明の実施例によるlCパッケ
ージを用いる実装方法によれば、隣接する6方向のic
パッケージ相互間を、第5図に配線l5てして示すよう
に、その配線を迂回させることなく、直線で配線するこ
とができる、ので、配線長を短くでき、信号の伝播遅延
時間を少なくすることができる。また、プリント配線基
板に設けるスルーホールの数を少なくでき、使用するチ
ャネル数を少なくすることができるので、プリント配線
基板の信号層数を少なくでき、プリント配線基板を安価
に製造することができる. 次に、前述した本発明の第11第2の実施例によるjc
パッケージを用い,これらのicパッケージを第5図の
ように実装して構成された機器の例を図面を参照して説
明する. 第6図は本発明の応用例を示す本発明の第3の実施例の
構成を示すブロック図、第7図はプリント基板上の実装
状態を示す図である.第6図、第7図において、6は共
有メモリ、7はI/Oコントローラ、8はバスコントロ
ーラ、9はキュツシュメモリ、10はプロセッサ、11
はコブロセツサ、l2は32ビットバス、I3はバス及
びパスコントローラ、l4はキャッシュメモリ内臓プロ
セッサ、15は配線パターンであり、他の符号は、第1
図の場合と同一である. 第6図、第7図に示す本発明の第3の実施例は、本発明
による1cパッケージを用いて、4台の32ビットのマ
イクロプロセッサ10と、共有メモリ6と、I/Oコン
トローラ7とをバスl2で接続して構成した密結合型マ
ルチプロセッサ構成のワークステーションの例であり、
4台のマルチプロセッサ構成とすることにより、処理速
度の向上をはかることができるものである. 前述の構威において、各プロセッサlOは、バスl2に
対するアクセス頻度を減少させるために、キャッシュメ
モリ9を備えて、キャッシュメモリ内臓プロセッサ14
として構成され、また、小数点演算用にコブロセツサl
1が接続されている.各プロセッサIOと、共有メモリ
6、及び、各種I/Oとの接続制御を行なうI/Oコン
トローラ8との接続は、32ビット幅のバス12を介し
て行なわれるが、この制御のため、バスコントローラ8
が設けられている. 前述のように構成されるワークステーションは、各機能
ブロックがjcチツブ内に作成され、前述した本発明に
よるicパッケージに収納されて、第7図に示すように
プリント配線基板上に実装され、具体的なものとして構
成される。
全てが対向しているので、隣接するicパッケージl相
互間を接続する辺の長さを大きく取ることができ、各辺
に隣接するicパッケージ1相互間の接続のためのリー
ド端子2を多数設けることができる. これにより、前述した本発明の実施例によるlCパッケ
ージを用いる実装方法によれば、隣接する6方向のic
パッケージ相互間を、第5図に配線l5てして示すよう
に、その配線を迂回させることなく、直線で配線するこ
とができる、ので、配線長を短くでき、信号の伝播遅延
時間を少なくすることができる。また、プリント配線基
板に設けるスルーホールの数を少なくでき、使用するチ
ャネル数を少なくすることができるので、プリント配線
基板の信号層数を少なくでき、プリント配線基板を安価
に製造することができる. 次に、前述した本発明の第11第2の実施例によるjc
パッケージを用い,これらのicパッケージを第5図の
ように実装して構成された機器の例を図面を参照して説
明する. 第6図は本発明の応用例を示す本発明の第3の実施例の
構成を示すブロック図、第7図はプリント基板上の実装
状態を示す図である.第6図、第7図において、6は共
有メモリ、7はI/Oコントローラ、8はバスコントロ
ーラ、9はキュツシュメモリ、10はプロセッサ、11
はコブロセツサ、l2は32ビットバス、I3はバス及
びパスコントローラ、l4はキャッシュメモリ内臓プロ
セッサ、15は配線パターンであり、他の符号は、第1
図の場合と同一である. 第6図、第7図に示す本発明の第3の実施例は、本発明
による1cパッケージを用いて、4台の32ビットのマ
イクロプロセッサ10と、共有メモリ6と、I/Oコン
トローラ7とをバスl2で接続して構成した密結合型マ
ルチプロセッサ構成のワークステーションの例であり、
4台のマルチプロセッサ構成とすることにより、処理速
度の向上をはかることができるものである. 前述の構威において、各プロセッサlOは、バスl2に
対するアクセス頻度を減少させるために、キャッシュメ
モリ9を備えて、キャッシュメモリ内臓プロセッサ14
として構成され、また、小数点演算用にコブロセツサl
1が接続されている.各プロセッサIOと、共有メモリ
6、及び、各種I/Oとの接続制御を行なうI/Oコン
トローラ8との接続は、32ビット幅のバス12を介し
て行なわれるが、この制御のため、バスコントローラ8
が設けられている. 前述のように構成されるワークステーションは、各機能
ブロックがjcチツブ内に作成され、前述した本発明に
よるicパッケージに収納されて、第7図に示すように
プリント配線基板上に実装され、具体的なものとして構
成される。
このワークステーションのために用いられるiCパッケ
ージ1は、そのリード端子2の数を増加させ、データバ
スを32本、アドレス線24本、制御信号及びその他の
線37本の合計93本のリード端子を一辺に配置して構
成したものである。
ージ1は、そのリード端子2の数を増加させ、データバ
スを32本、アドレス線24本、制御信号及びその他の
線37本の合計93本のリード端子を一辺に配置して構
成したものである。
また、4組のバスコントローラ8は、1つのICチップ
内に、バス及びバスコントローラ13として構成される
。
内に、バス及びバスコントローラ13として構成される
。
そして、本発明の実施例によるワークステーションは、
プリント配線基板の中央に、前述のバス及びバスコント
ローラ13として構成したicパッケージを実装し、該
2Cパッケージのリード端子の出た6方向に、4台のキ
ャッシュメモリ内臓プロセッサl4と、共有メモリ6と
、I/Oコントローラ7とを収納しているICパッケー
ジを、前記バスコントローラ13として構成したicパ
ッケージと隣接させ、各辺が向き合うように実装して構
威されている。
プリント配線基板の中央に、前述のバス及びバスコント
ローラ13として構成したicパッケージを実装し、該
2Cパッケージのリード端子の出た6方向に、4台のキ
ャッシュメモリ内臓プロセッサl4と、共有メモリ6と
、I/Oコントローラ7とを収納しているICパッケー
ジを、前記バスコントローラ13として構成したicパ
ッケージと隣接させ、各辺が向き合うように実装して構
威されている。
前述のように配置実装される各icパッケージは、向き
合って配置されたそれぞれの辺の信号端子の配置が、接
続すべき信号がお互いに対面するようにされ、プリント
配線基板上の配幹15が最短距離の直線で接続できるよ
うにされている。
合って配置されたそれぞれの辺の信号端子の配置が、接
続すべき信号がお互いに対面するようにされ、プリント
配線基板上の配幹15が最短距離の直線で接続できるよ
うにされている。
次に、前述のように構成されるワークステーションの動
作の概要を説明する. 各プロセッサ10は、1件のデータ処理を分割して別々
に実行し、また、コブロセッサ11を使用して、高速に
浮動小数点の演算を実行する.そのデータ処理結果は、
一時的に高速のキャッシュメモリ9に格納され、バスコ
ントローラ8に制御されて、バスl2を介して共有メモ
リ6に書き込まれる. 各プロセッサ10用のバスコントローラ8は、1つのi
cチップ内に納めることにより、高速のクロツク周期で
同期制御を行なうことが可能なように構威されており、
これにより、バスl2のデータ転送を高速に行なうこと
ができる。
作の概要を説明する. 各プロセッサ10は、1件のデータ処理を分割して別々
に実行し、また、コブロセッサ11を使用して、高速に
浮動小数点の演算を実行する.そのデータ処理結果は、
一時的に高速のキャッシュメモリ9に格納され、バスコ
ントローラ8に制御されて、バスl2を介して共有メモ
リ6に書き込まれる. 各プロセッサ10用のバスコントローラ8は、1つのi
cチップ内に納めることにより、高速のクロツク周期で
同期制御を行なうことが可能なように構威されており、
これにより、バスl2のデータ転送を高速に行なうこと
ができる。
前述した本発明の応用例である第3の実施例によれば、
icパッケージ間の信号が、プリント配線基板上で直線
かつ最短の配線パターンにより接続されるので、パター
ンの配線長、容量性負荷等による信号の伝送遅延を最少
に抑えることができ、ワークステーションの処理速度を
向上させることができる。また、前述の実施例によれば
、プリント配線基板上のスルーホールを使用する迂回配
線を少なくすることができるため、プリント配線基板の
信号層の数を少なくでき、プリント配線基板を安価に製
造することが可能となる。
icパッケージ間の信号が、プリント配線基板上で直線
かつ最短の配線パターンにより接続されるので、パター
ンの配線長、容量性負荷等による信号の伝送遅延を最少
に抑えることができ、ワークステーションの処理速度を
向上させることができる。また、前述の実施例によれば
、プリント配線基板上のスルーホールを使用する迂回配
線を少なくすることができるため、プリント配線基板の
信号層の数を少なくでき、プリント配線基板を安価に製
造することが可能となる。
さらに、前述の実施例のワークステーションを構成する
ICパッケージを、前述しL本発明の第2の実施例によ
るicパッケージとすることにより,ワークステーショ
ンの処理速度を、さらに高速にすることができる. 第8図は本発明の第4の実施例の上面図、第9図はこの
実施例によるicパッケージをマガジンに収納した様子
を示すずである.第8図、第9図において、2lはバン
パー、22はマガジン、23はストッパーであり、他の
符号は第1図の場合と同一である。
ICパッケージを、前述しL本発明の第2の実施例によ
るicパッケージとすることにより,ワークステーショ
ンの処理速度を、さらに高速にすることができる. 第8図は本発明の第4の実施例の上面図、第9図はこの
実施例によるicパッケージをマガジンに収納した様子
を示すずである.第8図、第9図において、2lはバン
パー、22はマガジン、23はストッパーであり、他の
符号は第1図の場合と同一である。
この第4の実施例は、六角形のicパッケージ1の対向
する一対の角にバンパー21を設けたものであり、保存
、梱包等のため、icパッケージlをマガジン22に収
納する場合、隣接して収納されるicパッケージlのバ
ンパー21が対向するようにすることにより、隣接した
icパッケージ1のリード端子2がお互いに接触するこ
とがないように、また、マガジン22の端部のストッパ
ー23に隣接する1cパッケージlのリード端子2がマ
ガジン22のストッパー23に接触することがないよう
にすることができる. これにより、icパッケージlの保存、輸送等において
、リード端子2を曲げる等の障害を生じさせることを防
止することができる. 第10図は本発明の第5の実施例を説明する図である.
第10図において、24は凸ライン、25は溝であり、
他の符号は第7図、第8図の場合と同一である. この本発明の第5の実施例は、前述した本発明の第4の
実施例によるicパッケージlの上面の一対のバンパー
21間に凸ライン24を設けたものである.また、この
ように構成されたicパッケージ1を収納するマガジン
22は、第10図に示すように、ICパッケージ1の前
記凸ライン24に対応する位置に溝25が設けられてい
る.前記本発明の第5の実施例によるicパッケージ1
をマガジン22に収納した場合、凸ライン24と、溝2
5との作用により、icパッケージ1が、マガジン22
のほぼ中央部に保持されるので、マガジン22の内側面
と、iCパッケージlの側面のリード端子2とが接触し
ないようにすることができる。
する一対の角にバンパー21を設けたものであり、保存
、梱包等のため、icパッケージlをマガジン22に収
納する場合、隣接して収納されるicパッケージlのバ
ンパー21が対向するようにすることにより、隣接した
icパッケージ1のリード端子2がお互いに接触するこ
とがないように、また、マガジン22の端部のストッパ
ー23に隣接する1cパッケージlのリード端子2がマ
ガジン22のストッパー23に接触することがないよう
にすることができる. これにより、icパッケージlの保存、輸送等において
、リード端子2を曲げる等の障害を生じさせることを防
止することができる. 第10図は本発明の第5の実施例を説明する図である.
第10図において、24は凸ライン、25は溝であり、
他の符号は第7図、第8図の場合と同一である. この本発明の第5の実施例は、前述した本発明の第4の
実施例によるicパッケージlの上面の一対のバンパー
21間に凸ライン24を設けたものである.また、この
ように構成されたicパッケージ1を収納するマガジン
22は、第10図に示すように、ICパッケージ1の前
記凸ライン24に対応する位置に溝25が設けられてい
る.前記本発明の第5の実施例によるicパッケージ1
をマガジン22に収納した場合、凸ライン24と、溝2
5との作用により、icパッケージ1が、マガジン22
のほぼ中央部に保持されるので、マガジン22の内側面
と、iCパッケージlの側面のリード端子2とが接触し
ないようにすることができる。
これにより、icパッケージの保存、梱包、輸送等にお
いて、ICパッケージのリード端子の曲がり、変形等を
防止することができ、その取り扱いを容易とすることが
でき、さらに、自動装着装置による取り扱いを可能とす
ることができる.前述した本発明の実施例によるicパ
ッケージは、本発明をフラットタイプのicパッケージ
に適用したものであったが、本発明は、リードレスタイ
プ、T A B (Tape Automated B
onding)タイプのicパッケージに対しても、6
方向にリード端子を出すことにより適用することができ
る。
いて、ICパッケージのリード端子の曲がり、変形等を
防止することができ、その取り扱いを容易とすることが
でき、さらに、自動装着装置による取り扱いを可能とす
ることができる.前述した本発明の実施例によるicパ
ッケージは、本発明をフラットタイプのicパッケージ
に適用したものであったが、本発明は、リードレスタイ
プ、T A B (Tape Automated B
onding)タイプのicパッケージに対しても、6
方向にリード端子を出すことにより適用することができ
る。
また、本発明の実施例の説明に用いた図面において、本
発明によるICパッケージの形状を正六角形としたが、
icパッケージの形状は、対向する一対の頂点の方向に
長い、あるいは、対向する一対の辺の方向に長い形状の
六角形であってもよい。
発明によるICパッケージの形状を正六角形としたが、
icパッケージの形状は、対向する一対の頂点の方向に
長い、あるいは、対向する一対の辺の方向に長い形状の
六角形であってもよい。
また、第6図、第7図により説明した本発明の実施例は
、本発明による!Cパッケージを用いてワークステーシ
ョンを構威するものとしたが、本発明は、これに限定さ
れることなく、他のどのような機器をも構威することが
できる。
、本発明による!Cパッケージを用いてワークステーシ
ョンを構威するものとしたが、本発明は、これに限定さ
れることなく、他のどのような機器をも構威することが
できる。
[発明の効果]
以上説明したように本発明によれば、複数のICパッケ
ージをプリント配線基板に実装してシステムを構成する
場合、各icパッケージ間を、6方向に最短の配線距離
で接続することができるので、配線による信号の伝播遅
延を低減することができ、また、icパッケージ内の配
線も、より均一に短くできるので、icパッケージ内で
の信号の伝播遅延を低減でき,かつ、交流ノイズの低減
を図ることができる。
ージをプリント配線基板に実装してシステムを構成する
場合、各icパッケージ間を、6方向に最短の配線距離
で接続することができるので、配線による信号の伝播遅
延を低減することができ、また、icパッケージ内の配
線も、より均一に短くできるので、icパッケージ内で
の信号の伝播遅延を低減でき,かつ、交流ノイズの低減
を図ることができる。
従って、例えば、本発明によるicパッケージを用いて
マルチプロセッサ構成のワークステーションを構成した
場合、各ICパッケージ間の信号伝播遅延を低減するこ
とができるので、システムの性能を更に向上させること
ができる。
マルチプロセッサ構成のワークステーションを構成した
場合、各ICパッケージ間の信号伝播遅延を低減するこ
とができるので、システムの性能を更に向上させること
ができる。
また、】Cパッケージをプリント配線基板に実装する場
合に、icパッケージ間に隙間が生じないので、高密度
の実装が可能となり、しかも、iCパッケージ相互間の
接続が、スルーホールを用いて迂回させることを少なく
して行なえるので、プリント配線基板の信号層の数を少
なくすることができ、プリント配線基板を安価に作成す
ることができる。
合に、icパッケージ間に隙間が生じないので、高密度
の実装が可能となり、しかも、iCパッケージ相互間の
接続が、スルーホールを用いて迂回させることを少なく
して行なえるので、プリント配線基板の信号層の数を少
なくすることができ、プリント配線基板を安価に作成す
ることができる。
第1図は本発明の第1の実施例の上面図、第2図はその
外観図、第3図はその内部構成を示す図、第4図は本発
明の第2の実施例の内部構成を示す図、第5図は前述し
た本発明の第1及び第2の実施例によるicパッケージ
のプリント配線基板上の実装図、第6図は本発明の応用
例を示す本発明の第3の実施例の構成を示すブロック図
、第7図はそのプリント基板上の実装状態を示す図、第
8図は本発明の第4の実施例の上面図、第9図はこの実
施例によるicパッケージをマガジンに収納した様子を
示す図,第10図は本発明の第5の実施例を説明する図
、第11図は従来技術によるiCパッケージの内部構成
図、第12図、第13図は従来技術によるicパッケー
ジの実装図である.l・・・・・・六角形1cパッケー
ジ、2・・・・・・リード端子、3・・・・・・四角形
icチツプ、4・・・・・・ボンデイングワイヤ、5・
・・・・・六角形lCチツブ、6・・・・・・共有メモ
リ、7・・・・・・I/Oコントローラ、8・・・・・
・バスコントローラ、9・・・・・・キャッシュメモリ
、10・・・・・・プロセッサ、】l・・・・・・コブ
ロセツサ、l2・・・・・・32ビットバス、13・・
団・バス及びバスコントローラ、14・・・・・・キャ
ッシュメモリ内臓プロセッサ、15・・・・・・配線、
16・・・・・・四角形icパッケージ、17・・・・
・・スルーホール、18・・・・・・外層配線、19・
・・・・・内層配線、21・・・・・・バンパー、22
・・・・・・マガジン、23・・・・・・ストッパー、
25・・・・・・溝。 第 6 図 l ....六角形jcパッケージ゛ 2・・・・・り−F′絡チ 第2図 第3図 1M4 図 5 六角荊ic4−リア 第5図 第6図 第7図 第8図 zl 第9図 23
外観図、第3図はその内部構成を示す図、第4図は本発
明の第2の実施例の内部構成を示す図、第5図は前述し
た本発明の第1及び第2の実施例によるicパッケージ
のプリント配線基板上の実装図、第6図は本発明の応用
例を示す本発明の第3の実施例の構成を示すブロック図
、第7図はそのプリント基板上の実装状態を示す図、第
8図は本発明の第4の実施例の上面図、第9図はこの実
施例によるicパッケージをマガジンに収納した様子を
示す図,第10図は本発明の第5の実施例を説明する図
、第11図は従来技術によるiCパッケージの内部構成
図、第12図、第13図は従来技術によるicパッケー
ジの実装図である.l・・・・・・六角形1cパッケー
ジ、2・・・・・・リード端子、3・・・・・・四角形
icチツプ、4・・・・・・ボンデイングワイヤ、5・
・・・・・六角形lCチツブ、6・・・・・・共有メモ
リ、7・・・・・・I/Oコントローラ、8・・・・・
・バスコントローラ、9・・・・・・キャッシュメモリ
、10・・・・・・プロセッサ、】l・・・・・・コブ
ロセツサ、l2・・・・・・32ビットバス、13・・
団・バス及びバスコントローラ、14・・・・・・キャ
ッシュメモリ内臓プロセッサ、15・・・・・・配線、
16・・・・・・四角形icパッケージ、17・・・・
・・スルーホール、18・・・・・・外層配線、19・
・・・・・内層配線、21・・・・・・バンパー、22
・・・・・・マガジン、23・・・・・・ストッパー、
25・・・・・・溝。 第 6 図 l ....六角形jcパッケージ゛ 2・・・・・り−F′絡チ 第2図 第3図 1M4 図 5 六角荊ic4−リア 第5図 第6図 第7図 第8図 zl 第9図 23
Claims (1)
- 【特許請求の範囲】 1、半導体集積回路チップを収納してリード端子を引き
出したicパッケージにおいて、該icパッケージの外
形を六角形にしたことを特徴とするicパッケージ。 2、前記icパッケージ内に収納される半導体集積回路
チップは、その外形が六角形であり、その各辺に沿つて
接続用パッドを備え、これらの各辺が前記icパッケー
ジの各辺と平行になるように前記icパッケージ内に収
納されることを特徴とする特許請求の範囲第1項記載の
icパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182502A JPH0348449A (ja) | 1989-07-17 | 1989-07-17 | icパツケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1182502A JPH0348449A (ja) | 1989-07-17 | 1989-07-17 | icパツケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0348449A true JPH0348449A (ja) | 1991-03-01 |
Family
ID=16119416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1182502A Pending JPH0348449A (ja) | 1989-07-17 | 1989-07-17 | icパツケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0348449A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226520A (ja) * | 1992-01-28 | 1993-09-03 | Nec Corp | 半導体装置 |
US5701234A (en) * | 1995-12-06 | 1997-12-23 | Pacesetter, Inc. | Surface mount component for selectively configuring a printed circuit board and method for using the same |
US5744858A (en) * | 1992-07-17 | 1998-04-28 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
WO2001030123A1 (en) * | 1999-10-18 | 2001-04-26 | Massachusetts Institute Of Technology | Flexible electronic circuitry and method of making same |
-
1989
- 1989-07-17 JP JP1182502A patent/JPH0348449A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226520A (ja) * | 1992-01-28 | 1993-09-03 | Nec Corp | 半導体装置 |
US5744858A (en) * | 1992-07-17 | 1998-04-28 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
US5701234A (en) * | 1995-12-06 | 1997-12-23 | Pacesetter, Inc. | Surface mount component for selectively configuring a printed circuit board and method for using the same |
WO2001030123A1 (en) * | 1999-10-18 | 2001-04-26 | Massachusetts Institute Of Technology | Flexible electronic circuitry and method of making same |
US6493933B1 (en) | 1999-10-18 | 2002-12-17 | Massachusetts Institute Of Technology | Method of making flexible electronic circuitry |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5444296A (en) | Ball grid array packages for high speed applications | |
JPH08504060A (ja) | Icマイクロプロセッサ用で、構造的にicマイクロプロセッサに組み合わされたicメモリー積層を含むモジュール | |
JPS6249989B2 (ja) | ||
JPS61101067A (ja) | メモリモジユ−ル | |
JP4543755B2 (ja) | 半導体集積回路 | |
US4947233A (en) | Semi-custom LSI having input/output cells | |
JPH0348449A (ja) | icパツケージ | |
JP7141497B1 (ja) | システム・イン・パッケージ | |
JPS5836512B2 (ja) | 半導体メモリチツプの接続のための端子面配列を持つマルチチツプ配線 | |
JPS62260353A (ja) | 半導体装置 | |
JP3896250B2 (ja) | 情報処理装置 | |
JP2001185648A (ja) | 半導体装置 | |
JPS6399559A (ja) | 半導体装置 | |
JPH0550143B2 (ja) | ||
US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
JPH0430452A (ja) | 半導体集積回路装置 | |
US20030098474A1 (en) | Program-Controlled unit | |
JP2555991B2 (ja) | パッケージ | |
JP2001223335A (ja) | 半導体装置 | |
JPH03225697A (ja) | 半導体集積回路 | |
JPH01114049A (ja) | サイズ可変の集積回路チップ | |
KR950005455B1 (ko) | 반도체 패키지 | |
JPH06140566A (ja) | 半導体集積回路 | |
JPS6020239Y2 (ja) | バブルメモリチツプ | |
JPS62179735A (ja) | 電子回路チツプ |