JP2001013520A - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JP2001013520A JP2001013520A JP11181949A JP18194999A JP2001013520A JP 2001013520 A JP2001013520 A JP 2001013520A JP 11181949 A JP11181949 A JP 11181949A JP 18194999 A JP18194999 A JP 18194999A JP 2001013520 A JP2001013520 A JP 2001013520A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- storage capacitor
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 239000011159 matrix material Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 122
- 239000003990 capacitor Substances 0.000 claims description 65
- 238000009413 insulation Methods 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000011229 interlayer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000984186 Homo sapiens Leukocyte immunoglobulin-like receptor subfamily B member 4 Proteins 0.000 description 1
- 102100025578 Leukocyte immunoglobulin-like receptor subfamily B member 4 Human genes 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 蓄積容量部ＣＳの面積を画素電極の面積に対
して相対的に減少させ、従来よりも開口率の大きな液晶
表示装置を提供する。 【解決手段】液晶層３を挟持する１対の透明基板１、２
のうちの一方の透明基板上１に複数のゲートライン７、
７´と複数のソースライン１３とを交差させてマトリッ
クス状に配設し、これらの各交点にＴＦＴ１１が設けら
れている。ＴＦＴ１１には画素電極１９が接続されてお
り、画素電極１９毎に設けられた蓄積容量部Ｃｓは、絶
縁膜１０を介して画素電極１９に接続された上部電極１
５と下部電極とが対峙して構成されている。絶縁膜１０
はＴＦＴ１１のゲート絶縁膜８とは別個にに形成され、
絶縁膜１０の膜厚を小さくする、および（又は）膜材料
の比誘電率を上げて単位面積当たりの容量を増すことに
より、蓄積容量部Ｃｓの面積を相対的に減少させる。
して相対的に減少させ、従来よりも開口率の大きな液晶
表示装置を提供する。 【解決手段】液晶層３を挟持する１対の透明基板１、２
のうちの一方の透明基板上１に複数のゲートライン７、
７´と複数のソースライン１３とを交差させてマトリッ
クス状に配設し、これらの各交点にＴＦＴ１１が設けら
れている。ＴＦＴ１１には画素電極１９が接続されてお
り、画素電極１９毎に設けられた蓄積容量部Ｃｓは、絶
縁膜１０を介して画素電極１９に接続された上部電極１
５と下部電極とが対峙して構成されている。絶縁膜１０
はＴＦＴ１１のゲート絶縁膜８とは別個にに形成され、
絶縁膜１０の膜厚を小さくする、および（又は）膜材料
の比誘電率を上げて単位面積当たりの容量を増すことに
より、蓄積容量部Ｃｓの面積を相対的に減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は、表示画面を構成す
る複数の画素電極ごとにスイッチング素子としての薄膜
トランジスタ（以下ＴＦＴと称する）と蓄積容量部が設
けられた、アクティブマトリックス型の液晶表示装置の
構造に関するものである。
る複数の画素電極ごとにスイッチング素子としての薄膜
トランジスタ（以下ＴＦＴと称する）と蓄積容量部が設
けられた、アクティブマトリックス型の液晶表示装置の
構造に関するものである。
【０００２】
【従来の技術】従来のアクティブマトリックス型液晶表
示装置の構造を図７、図８を用いて説明する。図８は液
晶層下部のアレイ基板と称される部分の要部平面図であ
り、図７は、図８の７−７線に沿ったアレイ基板断面に
液晶層から上部を付加した全体の断面図となっている。
図７において、液晶層３１が透明基板３２と対向する透
明基板３３との間に注入、封止され、さらに偏光板３
４、偏光板３５が透明基板３２、３３の外側に積層され
ており、透明基板３２に設けられた画素電極３６と透明
基板３３に形成された共通電極３７とが対向している。
示装置の構造を図７、図８を用いて説明する。図８は液
晶層下部のアレイ基板と称される部分の要部平面図であ
り、図７は、図８の７−７線に沿ったアレイ基板断面に
液晶層から上部を付加した全体の断面図となっている。
図７において、液晶層３１が透明基板３２と対向する透
明基板３３との間に注入、封止され、さらに偏光板３
４、偏光板３５が透明基板３２、３３の外側に積層され
ており、透明基板３２に設けられた画素電極３６と透明
基板３３に形成された共通電極３７とが対向している。
【０００３】また図８に示すように、透明基板３２上
に、走査線として機能する互いに平行な複数のゲートラ
イン４２と、これらのゲートライン４２に直交する方向
に、信号線として機能する複数のソースライン４０が配
線されている。
に、走査線として機能する互いに平行な複数のゲートラ
イン４２と、これらのゲートライン４２に直交する方向
に、信号線として機能する複数のソースライン４０が配
線されている。
【０００４】ゲートライン４２とソースライン４０に囲
まれた矩形の領域には透明な画素電極３６が配設されて
おり、両ラインの交差部近傍には画素電極３６へのデー
タ信号電圧をオン、オフするスイッチング素子としての
ＴＦＴ３８が形成されている。またゲートライン４２上
には、画素電極３６の電荷を維持する蓄積容量部Ｃｓと
しての薄膜コンデンサが形成されている。
まれた矩形の領域には透明な画素電極３６が配設されて
おり、両ラインの交差部近傍には画素電極３６へのデー
タ信号電圧をオン、オフするスイッチング素子としての
ＴＦＴ３８が形成されている。またゲートライン４２上
には、画素電極３６の電荷を維持する蓄積容量部Ｃｓと
しての薄膜コンデンサが形成されている。
【０００５】ＴＦＴ３８は、半導体層３９、ソースライ
ン４０から延びたソース電極４０ａ、ドレイン電極４
１、ゲートライン４２から延びたゲート電極４２ａ、及
びゲート絶縁膜４３から構成されている。ドレイン電極
４１は層間絶縁膜４４に設けたコンタクトホール４５で
画素電極３６と接続されており、画素電極３６はコンタ
クトホール４６で蓄積容量部Ｃｓの上部電極４７と接続
されている。蓄積容量部Ｃｓは、透明基板３２上のゲー
トライン４２を下部電極とし、ゲート絶縁膜４３を介し
て上部電極４７が対向した構成となっている。
ン４０から延びたソース電極４０ａ、ドレイン電極４
１、ゲートライン４２から延びたゲート電極４２ａ、及
びゲート絶縁膜４３から構成されている。ドレイン電極
４１は層間絶縁膜４４に設けたコンタクトホール４５で
画素電極３６と接続されており、画素電極３６はコンタ
クトホール４６で蓄積容量部Ｃｓの上部電極４７と接続
されている。蓄積容量部Ｃｓは、透明基板３２上のゲー
トライン４２を下部電極とし、ゲート絶縁膜４３を介し
て上部電極４７が対向した構成となっている。
【０００６】従来例のアクティブマトリックス型液晶表
示装置では、複数のソースライン４０の何れかにデータ
信号電圧を印荷し、且つ複数のゲートライン４２の何れ
かに制御信号を与えると、両ラインに接続されたＴＦＴ
３８が作動し、ドレイン電極４１から画素電極３６にデ
ータ信号電圧が印荷される。このようにしてマトリック
ス状に配列された画素電極３６に接続されたＴＦＴ３８
を駆動することにより、画面上に所望の表示パターンが
形成される。
示装置では、複数のソースライン４０の何れかにデータ
信号電圧を印荷し、且つ複数のゲートライン４２の何れ
かに制御信号を与えると、両ラインに接続されたＴＦＴ
３８が作動し、ドレイン電極４１から画素電極３６にデ
ータ信号電圧が印荷される。このようにしてマトリック
ス状に配列された画素電極３６に接続されたＴＦＴ３８
を駆動することにより、画面上に所望の表示パターンが
形成される。
【０００７】図７に示すように、ＴＦＴ３８のゲート絶
縁膜４３は蓄積容量部Ｃｓの容量を構成する絶縁膜とも
なっている。両膜が単一の工程で形成されることから製
造プロセスの簡略化の視点からは好ましい方法であり、
その膜厚は、より高い電圧のかかるＴＦＴ３８でのゲー
ト絶縁膜４３としての絶縁耐圧を満足するように決定さ
れていた。
縁膜４３は蓄積容量部Ｃｓの容量を構成する絶縁膜とも
なっている。両膜が単一の工程で形成されることから製
造プロセスの簡略化の視点からは好ましい方法であり、
その膜厚は、より高い電圧のかかるＴＦＴ３８でのゲー
ト絶縁膜４３としての絶縁耐圧を満足するように決定さ
れていた。
【０００８】ところで、蓄積容量部Ｃｓにかかる電圧
は、Ｃｓの構成方法にもよるが、ＴＦＴ３８にかかる電
圧の１／２から１／４であり、絶縁耐圧から要求される
膜厚はＴＦＴ３８のゲート絶縁膜４３よりも小さくて良
い。即ち、従来例の蓄積容量部Ｃｓでのゲート絶縁膜４
３の膜厚は、絶縁耐圧の面からは、過剰な膜厚となって
いた。
は、Ｃｓの構成方法にもよるが、ＴＦＴ３８にかかる電
圧の１／２から１／４であり、絶縁耐圧から要求される
膜厚はＴＦＴ３８のゲート絶縁膜４３よりも小さくて良
い。即ち、従来例の蓄積容量部Ｃｓでのゲート絶縁膜４
３の膜厚は、絶縁耐圧の面からは、過剰な膜厚となって
いた。
【０００９】蓄積容量部Ｃｓの面積は、画素電極３６の
駆動に必要な所定の電荷蓄積容量を、蓄積容量部Ｃｓを
構成する薄膜コンデンサの単位面積当たりの蓄積容量で
除して求められる。この単位面積当たりの蓄積容量は、
ゲート絶縁膜４３の比誘電率と膜厚から一義的に決まる
ため、これを基に蓄積容量部Ｃｓの面積は決められてい
た。
駆動に必要な所定の電荷蓄積容量を、蓄積容量部Ｃｓを
構成する薄膜コンデンサの単位面積当たりの蓄積容量で
除して求められる。この単位面積当たりの蓄積容量は、
ゲート絶縁膜４３の比誘電率と膜厚から一義的に決まる
ため、これを基に蓄積容量部Ｃｓの面積は決められてい
た。
【００１０】
【発明が解決しようとする課題】アクティブマトリック
ス型液晶表示装置では、その表示品位を向上させるため
には、光透過率、即ち開口率を大きくする必要がある。
高精細化にともなって画素サイズが小さくなると、蓄積
容量部Ｃｓの占める面積が相対的に大きくなり、その結
果開口率は低下する。これをバックライトの明るさで補
おうとすると消費電力が増加してしまうことになる。
ス型液晶表示装置では、その表示品位を向上させるため
には、光透過率、即ち開口率を大きくする必要がある。
高精細化にともなって画素サイズが小さくなると、蓄積
容量部Ｃｓの占める面積が相対的に大きくなり、その結
果開口率は低下する。これをバックライトの明るさで補
おうとすると消費電力が増加してしまうことになる。
【００１１】開口率を上げるためには蓄積容量部Ｃｓの
面積を減らさなければならないが、従来構造では、蓄積
容量部Ｃｓの絶縁膜はＴＦＴ３８のゲート絶縁膜４３と
同一であり、その膜厚が主としてＴＦＴ３８の耐圧で決
まってしまうため、蓄積容量部Ｃｓで独自に単位面積当
たりの容量を増すことができなかった。従って、蓄積容
量部Ｃｓの所定の容量を確保しながらその面積を減少さ
せるということができず、高精細化に伴って開口率が低
下してしまうという問題点があった。
面積を減らさなければならないが、従来構造では、蓄積
容量部Ｃｓの絶縁膜はＴＦＴ３８のゲート絶縁膜４３と
同一であり、その膜厚が主としてＴＦＴ３８の耐圧で決
まってしまうため、蓄積容量部Ｃｓで独自に単位面積当
たりの容量を増すことができなかった。従って、蓄積容
量部Ｃｓの所定の容量を確保しながらその面積を減少さ
せるということができず、高精細化に伴って開口率が低
下してしまうという問題点があった。
【００１２】本発明の目的は、上記の課題を解決して蓄
積容量部の面積を画素電極の面積に対して相対的に減少
させ、開口率のより大きなアクティブマトリックス型液
晶表示装置を提供することにある。
積容量部の面積を画素電極の面積に対して相対的に減少
させ、開口率のより大きなアクティブマトリックス型液
晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明のアクティブマト
リックス型液晶表示装置は、液晶層を挟持する１対の透
明基板のうちの一方の透明基板上に複数のゲートライン
と複数のソースラインとを交差させてマトリックス状に
配設し、これらの各交点に薄膜トランジスタを配置し、
これら薄膜トランジスタに接続されてなる画素電極ごと
に蓄積容量部が設けられ、該蓄積容量部の容量を構成す
る絶縁膜が、前記薄膜トランジスタを形成するゲート絶
縁膜とは異なる膜から形成され、前記蓄積容量部が、前
期画素電極に接続された上部電極と前記絶縁膜を介して
対峙する下部電極とから構成されたことを特徴としてい
る。これにより、蓄積容量部の単位面積当たりの容量を
ＴＦＴのゲート絶縁膜とは独立して設定することが可能
となり、その容量を増すことによって蓄積容量部の面積
を相対的に減少させることができる。
リックス型液晶表示装置は、液晶層を挟持する１対の透
明基板のうちの一方の透明基板上に複数のゲートライン
と複数のソースラインとを交差させてマトリックス状に
配設し、これらの各交点に薄膜トランジスタを配置し、
これら薄膜トランジスタに接続されてなる画素電極ごと
に蓄積容量部が設けられ、該蓄積容量部の容量を構成す
る絶縁膜が、前記薄膜トランジスタを形成するゲート絶
縁膜とは異なる膜から形成され、前記蓄積容量部が、前
期画素電極に接続された上部電極と前記絶縁膜を介して
対峙する下部電極とから構成されたことを特徴としてい
る。これにより、蓄積容量部の単位面積当たりの容量を
ＴＦＴのゲート絶縁膜とは独立して設定することが可能
となり、その容量を増すことによって蓄積容量部の面積
を相対的に減少させることができる。
【００１４】また本発明のアクティブマトリックス型液
晶表示装置は、下部電極上の絶縁膜の平坦な領域にのみ
上部電極が形成されている。これにより、下部電極の周
縁部にできる絶縁膜の段差部での絶縁破壊が生じにくく
なるので、蓄積容量部に要求される絶縁耐圧に応じて絶
縁膜の膜厚をより薄く設定できることになり、蓄積容量
部の単位面積当たり容量をさらに増加させることにつな
がる。
晶表示装置は、下部電極上の絶縁膜の平坦な領域にのみ
上部電極が形成されている。これにより、下部電極の周
縁部にできる絶縁膜の段差部での絶縁破壊が生じにくく
なるので、蓄積容量部に要求される絶縁耐圧に応じて絶
縁膜の膜厚をより薄く設定できることになり、蓄積容量
部の単位面積当たり容量をさらに増加させることにつな
がる。
【００１５】さらに本発明のアクティブマトリックス型
液晶表示装置は、蓄積容量部の容量を構成する絶縁膜と
ゲート絶縁膜とが同一材料からなり、蓄積容量部での膜
厚がゲート絶縁膜の膜厚よりも小さいものである。これ
により、ゲート絶縁膜の製膜プロセスを絶縁膜の製膜に
利用でき、製造プロセスを複雑化することなく、蓄積容
量部の単位面積当たり容量を増して、その面積を相対的
に減少させることができる。
液晶表示装置は、蓄積容量部の容量を構成する絶縁膜と
ゲート絶縁膜とが同一材料からなり、蓄積容量部での膜
厚がゲート絶縁膜の膜厚よりも小さいものである。これ
により、ゲート絶縁膜の製膜プロセスを絶縁膜の製膜に
利用でき、製造プロセスを複雑化することなく、蓄積容
量部の単位面積当たり容量を増して、その面積を相対的
に減少させることができる。
【００１６】また本発明のアクティブマトリックス型液
晶表示装置は、蓄積容量部の容量を構成する絶縁膜が、
ゲート絶縁膜よりも比誘電率の大きな材料からなるもの
である。これにより、蓄積容量部の単位面積当たりの容
量を増してその面積を相対的に減少させる効果を持つも
のである。
晶表示装置は、蓄積容量部の容量を構成する絶縁膜が、
ゲート絶縁膜よりも比誘電率の大きな材料からなるもの
である。これにより、蓄積容量部の単位面積当たりの容
量を増してその面積を相対的に減少させる効果を持つも
のである。
【００１７】
【発明の実施の形態】以下、本発明のアクティブマトリ
ックス型液晶表示装置の実施の形態を図面に基づき説明
する。図１、２は本発明の第１の実施形態を示すもので
ある。図２がアレイ基板部分の要部平面図であり、図１
は図２の１−１断面に液晶層から上部を付加した全体の
断面図である。図１、２において、ガラスからなる透明
な基板１と２の間に液晶相３が挟持されている。透明基
板１上にゲートライン７、７´およびゲート電極７ａが
形成され、これらを覆うように膜厚が３０００〜５００
０Åのゲート絶縁膜８が形成されている。
ックス型液晶表示装置の実施の形態を図面に基づき説明
する。図１、２は本発明の第１の実施形態を示すもので
ある。図２がアレイ基板部分の要部平面図であり、図１
は図２の１−１断面に液晶層から上部を付加した全体の
断面図である。図１、２において、ガラスからなる透明
な基板１と２の間に液晶相３が挟持されている。透明基
板１上にゲートライン７、７´およびゲート電極７ａが
形成され、これらを覆うように膜厚が３０００〜５００
０Åのゲート絶縁膜８が形成されている。
【００１８】ゲート絶縁膜８は窒化珪素（ＳｉＮｘ）な
どからなり、ゲートライン７´の上部ではＣｓ用開口部
９が設けられている。ゲート絶縁膜８上には蓄積容量部
Ｃｓの容量を形成するための絶縁膜１０が形成されてい
る。なお以下の説明においては、単に絶縁膜と称したと
きは蓄積容量部Ｃｓの絶縁膜を指し、その他の絶縁膜は
その機能を付加して、ゲート絶縁膜、層間絶縁膜等と称
する。絶縁膜１０は誘電率の高い材料、たとえばＳｉＮ
ｘ、酸化タンタル（Ｔａ２Ｏ５）などのタンタル酸化物
（ＴａＯｘ）から構成されており、ゲート絶縁膜８より
も薄い膜厚で形成される。本実施形態ではゲート絶縁膜
８とおなじＳｉＮｘを採用しており、膜厚は蓄積容量部
Ｃｓの絶縁耐圧を確保するのに充分な５００〜１５００
Åの範囲が適当である。
どからなり、ゲートライン７´の上部ではＣｓ用開口部
９が設けられている。ゲート絶縁膜８上には蓄積容量部
Ｃｓの容量を形成するための絶縁膜１０が形成されてい
る。なお以下の説明においては、単に絶縁膜と称したと
きは蓄積容量部Ｃｓの絶縁膜を指し、その他の絶縁膜は
その機能を付加して、ゲート絶縁膜、層間絶縁膜等と称
する。絶縁膜１０は誘電率の高い材料、たとえばＳｉＮ
ｘ、酸化タンタル（Ｔａ２Ｏ５）などのタンタル酸化物
（ＴａＯｘ）から構成されており、ゲート絶縁膜８より
も薄い膜厚で形成される。本実施形態ではゲート絶縁膜
８とおなじＳｉＮｘを採用しており、膜厚は蓄積容量部
Ｃｓの絶縁耐圧を確保するのに充分な５００〜１５００
Åの範囲が適当である。
【００１９】ＴＦＴ１１はゲート電極７ａの上方にて絶
縁膜１０上に設けられており、アモルファスシリコン
（α−Ｓｉ）などからなる半導体層１２のチャネル形成
領域の両側に、ソースライン１３から延びるソース電極
１３ａとドレインン電極１４とが積層され形成されてい
る。この場合は、本来のゲート絶縁膜８に絶縁膜１０を
重ねた２層がＴＦＴ１１全体のゲート絶縁膜として機能
する。蓄積容量部Ｃｓは、下部電極としてのゲートライ
ン７´と上部電極１５とが絶縁膜１０を介して対峙して
構成されており、上部電極１５は絶縁膜１０の平坦な領
域にのみ形成されている。これにより、絶縁膜１０の段
差部での絶縁破壊が起こりにくくなって膜厚を薄くする
ことができ、それに対応して蓄積容量部Ｃｓでの単位面
積当たりの容量が増加する。
縁膜１０上に設けられており、アモルファスシリコン
（α−Ｓｉ）などからなる半導体層１２のチャネル形成
領域の両側に、ソースライン１３から延びるソース電極
１３ａとドレインン電極１４とが積層され形成されてい
る。この場合は、本来のゲート絶縁膜８に絶縁膜１０を
重ねた２層がＴＦＴ１１全体のゲート絶縁膜として機能
する。蓄積容量部Ｃｓは、下部電極としてのゲートライ
ン７´と上部電極１５とが絶縁膜１０を介して対峙して
構成されており、上部電極１５は絶縁膜１０の平坦な領
域にのみ形成されている。これにより、絶縁膜１０の段
差部での絶縁破壊が起こりにくくなって膜厚を薄くする
ことができ、それに対応して蓄積容量部Ｃｓでの単位面
積当たりの容量が増加する。
【００２０】これらソースライン１３、ソース電極１３
ａ、ドレイン電極１４及び上部電極１５は、クロム（Ｃ
ｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）など
の金属からなる、膜厚１０００〜３０００Åの同一の膜
から形成することができる。第１の実施形態では蓄積容
量部Ｃｓの下部電極としてゲートライン７´を用いた
が、ゲートライン７´とは別に専用配線を設けて下部電
極としてもよい。
ａ、ドレイン電極１４及び上部電極１５は、クロム（Ｃ
ｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）など
の金属からなる、膜厚１０００〜３０００Åの同一の膜
から形成することができる。第１の実施形態では蓄積容
量部Ｃｓの下部電極としてゲートライン７´を用いた
が、ゲートライン７´とは別に専用配線を設けて下部電
極としてもよい。
【００２１】層間絶縁膜１６は、感光性ポリイミドなど
の高分子材料からなる膜厚１〜３μｍの膜からなり、Ｔ
ＦＴ１１、上部電極１５及び絶縁膜１０を覆って形成さ
れており、ドレイン電極１４と上部電極１５のそれぞれ
に至るコンタクトホール１７、１８が設けられている。
また層間絶縁膜１６上には、インジウムスズ酸化物（Ｉ
ＴＯ）などからなる膜厚が５００〜１５００Åの画素電
極１９が、コンタクトホール１７、１８を介してドレイ
ン電極１４、上部電極１５にそれぞれ接続されるように
形成されている。さらに透明基板２には、透明基板１と
対向する面にＩＴＯなどからなる共通電極４が形成され
ており、透明基板１、２の外面のそれぞれに偏光板５、
偏光板６が設けられている。
の高分子材料からなる膜厚１〜３μｍの膜からなり、Ｔ
ＦＴ１１、上部電極１５及び絶縁膜１０を覆って形成さ
れており、ドレイン電極１４と上部電極１５のそれぞれ
に至るコンタクトホール１７、１８が設けられている。
また層間絶縁膜１６上には、インジウムスズ酸化物（Ｉ
ＴＯ）などからなる膜厚が５００〜１５００Åの画素電
極１９が、コンタクトホール１７、１８を介してドレイ
ン電極１４、上部電極１５にそれぞれ接続されるように
形成されている。さらに透明基板２には、透明基板１と
対向する面にＩＴＯなどからなる共通電極４が形成され
ており、透明基板１、２の外面のそれぞれに偏光板５、
偏光板６が設けられている。
【００２２】図２に示すように、ＴＦＴ１１はマトリッ
クス状に配置された複数のソースライン１３と、ゲート
ライン７、７´との交差部の近傍に形成されている。ま
た蓄積容量部Ｃｓは、画素電極１９に接続された上部電
極１５と他の画素電極のＴＦＴ（図示省略）に接続され
たゲートライン７´とが絶縁膜１０を介して重ねられて
形成されている。ここで、ゲートライン７´が蓄積容量
部Ｃｓの下部電極に相当する。
クス状に配置された複数のソースライン１３と、ゲート
ライン７、７´との交差部の近傍に形成されている。ま
た蓄積容量部Ｃｓは、画素電極１９に接続された上部電
極１５と他の画素電極のＴＦＴ（図示省略）に接続され
たゲートライン７´とが絶縁膜１０を介して重ねられて
形成されている。ここで、ゲートライン７´が蓄積容量
部Ｃｓの下部電極に相当する。
【００２３】かかる蓄積容量部Ｃｓを備えた透明基板１
は、次のようにして形成する。まず、透明基板１上に、
複数のゲートライン７、７´とそこから延びてＴＦＴ１
１のゲート電極７ａとなる金属膜を、Ｃｒ、Ｍｏ、Ａｌ
等の材料を用いて成膜し、エッチングによりパターニン
グする。次にＴＦＴ１１のゲート絶縁膜８を成膜し、蓄
積容量部Ｃｓとなるゲートライン７´の上の部分をエッ
チングにより除去してＣｓ用開口部９を形成する。ゲー
ト絶縁膜８をＳｉＮｘとする場合は一般的にＣＶＤによ
る成膜法が用いられる。
は、次のようにして形成する。まず、透明基板１上に、
複数のゲートライン７、７´とそこから延びてＴＦＴ１
１のゲート電極７ａとなる金属膜を、Ｃｒ、Ｍｏ、Ａｌ
等の材料を用いて成膜し、エッチングによりパターニン
グする。次にＴＦＴ１１のゲート絶縁膜８を成膜し、蓄
積容量部Ｃｓとなるゲートライン７´の上の部分をエッ
チングにより除去してＣｓ用開口部９を形成する。ゲー
ト絶縁膜８をＳｉＮｘとする場合は一般的にＣＶＤによ
る成膜法が用いられる。
【００２４】次に、蓄積容量部Ｃｓの容量を構成する絶
縁膜１０（本実施形態ではＴＦＴ１１でゲート絶縁膜８
に積層され、ゲートを構成する膜の１部ともなる）を全
面に同時に成膜する。続いてＴＦＴ１１のチャネル部と
なる半導体層１２を形成する。その後、ソースライン１
３とそこから延びるソース電極１３ａ、ドレイン電極１
４、蓄積容量部Ｃｓの上部電極１５、を形成する金属膜
をスパッタ法により成膜した後パターニングして、ＴＦ
Ｔ１１及び蓄積容量部Ｃｓが形成される。なお上部電極
１５は、下部電極としてのゲートライン７´上にある絶
縁膜１０の、平坦な領域にのみ形成する。
縁膜１０（本実施形態ではＴＦＴ１１でゲート絶縁膜８
に積層され、ゲートを構成する膜の１部ともなる）を全
面に同時に成膜する。続いてＴＦＴ１１のチャネル部と
なる半導体層１２を形成する。その後、ソースライン１
３とそこから延びるソース電極１３ａ、ドレイン電極１
４、蓄積容量部Ｃｓの上部電極１５、を形成する金属膜
をスパッタ法により成膜した後パターニングして、ＴＦ
Ｔ１１及び蓄積容量部Ｃｓが形成される。なお上部電極
１５は、下部電極としてのゲートライン７´上にある絶
縁膜１０の、平坦な領域にのみ形成する。
【００２５】その後、感光性有機材料のスピンコートに
より層間絶縁膜１６を形成し、コンタクトホール１７、
１８の部分をフォトリソグラフィの方法で除去した後、
画素電極１９となる透明導電膜をスパッタ法により成膜
し、ついでエッチングによりパターニングして画素電極
１９が形成される。画素電極１９は、コンタクトホール
１７でドレイン電極１４と、コンタクトホール１８で蓄
積容量部Ｃｓの上部電極１５と接続される。
より層間絶縁膜１６を形成し、コンタクトホール１７、
１８の部分をフォトリソグラフィの方法で除去した後、
画素電極１９となる透明導電膜をスパッタ法により成膜
し、ついでエッチングによりパターニングして画素電極
１９が形成される。画素電極１９は、コンタクトホール
１７でドレイン電極１４と、コンタクトホール１８で蓄
積容量部Ｃｓの上部電極１５と接続される。
【００２６】このようにして作成した透明基板１と、こ
れに対向する、共通電極４の形成された透明基板２とを
貼り合わせ、両者の空隙部に液晶を注入、封止し、さら
に両側に偏光板５、６が積層されて、本発明の第１の実
施形態のアクティブマトリックス型液晶表示装置が完成
する。
れに対向する、共通電極４の形成された透明基板２とを
貼り合わせ、両者の空隙部に液晶を注入、封止し、さら
に両側に偏光板５、６が積層されて、本発明の第１の実
施形態のアクティブマトリックス型液晶表示装置が完成
する。
【００２７】第１の実施形態においては、蓄積容量部Ｃ
ｓの絶縁膜１０を従来例の１／３程度以下に薄くするこ
とができ、これに対応して単位面積当たり容量は増加し
ている。その結果、蓄積容量部Ｃｓの面積は画素電極１
９の面積と比較して相対的に減少し、従来例では約４０
％が限界と言われていた開口率を５５％に向上させるこ
とができた。
ｓの絶縁膜１０を従来例の１／３程度以下に薄くするこ
とができ、これに対応して単位面積当たり容量は増加し
ている。その結果、蓄積容量部Ｃｓの面積は画素電極１
９の面積と比較して相対的に減少し、従来例では約４０
％が限界と言われていた開口率を５５％に向上させるこ
とができた。
【００２８】図３、４は本発明のアクティブマトリック
ス型液晶表示装置の第２の実施形態を示すものである。
図４がアレイ基板部分の要部平面図であり、図３は図４
の３−３断面に液晶層から上部を付加した断面図であ
る。本実施形態では、ＴＦＴ１１のゲート絶縁膜８の成
膜と、該膜のゲートライン７´の上部をエッチング除去
するまでは第１の実施形態の場合と同一である。次にＴ
ＦＴ１１の半導体層１２を形成し、その後、ソースライ
ン１３とそこから延びるソース電極１３ａ、ドレイン電
極１４、蓄積容量部Ｃｓの下部電極の一部をなす補助電
極２０、となる金属膜を成膜し、エッチングによりパタ
ーニングする。補助電極２０は、ゲートライン７´上の
第１の絶縁膜８をエッチング除去したＣｓ用開口部９か
ら露出したゲートライン７´に積層され、該ゲートライ
ン７´とともに蓄積容量部Ｃｓの下部電極を構成する。
ス型液晶表示装置の第２の実施形態を示すものである。
図４がアレイ基板部分の要部平面図であり、図３は図４
の３−３断面に液晶層から上部を付加した断面図であ
る。本実施形態では、ＴＦＴ１１のゲート絶縁膜８の成
膜と、該膜のゲートライン７´の上部をエッチング除去
するまでは第１の実施形態の場合と同一である。次にＴ
ＦＴ１１の半導体層１２を形成し、その後、ソースライ
ン１３とそこから延びるソース電極１３ａ、ドレイン電
極１４、蓄積容量部Ｃｓの下部電極の一部をなす補助電
極２０、となる金属膜を成膜し、エッチングによりパタ
ーニングする。補助電極２０は、ゲートライン７´上の
第１の絶縁膜８をエッチング除去したＣｓ用開口部９か
ら露出したゲートライン７´に積層され、該ゲートライ
ン７´とともに蓄積容量部Ｃｓの下部電極を構成する。
【００２９】次に蓄積容量部Ｃｓの容量を構成する絶縁
膜１０をＴＦＴ１１を含む全域にわたって成膜し、ドレ
イン電極１４へのコンタクトホール２１の領域のみエッ
チングする。更に、第１の実施形態と同様の方法で層間
絶縁膜１６を積層し、ドレイン電極１４へのコンタクト
ホール１７及び蓄積容量部Ｃｓとなる領域、即ち補助電
極２０の上にある絶縁膜１０の平坦な領域を、フォトリ
ソグラフィの方法で除去する。なお、この工程は、絶縁
膜１０を形成後直ちに層間絶縁膜１６を積層し、層間絶
縁膜１６のコンタクトホール１７、その後絶縁膜１０の
コンタクトホール２１の領域を順次エッチングしてもよ
い。
膜１０をＴＦＴ１１を含む全域にわたって成膜し、ドレ
イン電極１４へのコンタクトホール２１の領域のみエッ
チングする。更に、第１の実施形態と同様の方法で層間
絶縁膜１６を積層し、ドレイン電極１４へのコンタクト
ホール１７及び蓄積容量部Ｃｓとなる領域、即ち補助電
極２０の上にある絶縁膜１０の平坦な領域を、フォトリ
ソグラフィの方法で除去する。なお、この工程は、絶縁
膜１０を形成後直ちに層間絶縁膜１６を積層し、層間絶
縁膜１６のコンタクトホール１７、その後絶縁膜１０の
コンタクトホール２１の領域を順次エッチングしてもよ
い。
【００３０】本実施形態では、蓄積容量部Ｃｓの上部電
極１５は、画素電極１９と同じ透明導電膜だけで形成さ
れる。従って蓄積容量部Ｃｓの全域にわたって画素電極
１９が形成されるとともに、絶縁膜１０上の平坦な領域
に上部電極１５が形成されるよう層間絶縁膜１６を除去
しなければならない。その後透明導電膜を成膜し、画素
電極１９、蓄積容量部Ｃｓの上部電極１５をパターニン
グして同時に完成する。
極１５は、画素電極１９と同じ透明導電膜だけで形成さ
れる。従って蓄積容量部Ｃｓの全域にわたって画素電極
１９が形成されるとともに、絶縁膜１０上の平坦な領域
に上部電極１５が形成されるよう層間絶縁膜１６を除去
しなければならない。その後透明導電膜を成膜し、画素
電極１９、蓄積容量部Ｃｓの上部電極１５をパターニン
グして同時に完成する。
【００３１】本実施形態における効果は、基本的に第１
の実施形態の場合と同様であるが、蓄積容量部Ｃｓの絶
縁膜１０がＴＦＴ１１の作用に影響するゲート絶縁膜を
構成する膜としては使われていないことが第１の実施形
態との相違点である。本構造の結果として、ＴＦＴ１１
の性能には全く影響を与えずに蓄積容量部の絶縁膜１０
を選定することができる。例えば、単位面積当たりの容
量を増すため、ＳｉＮｘよりも比誘電率の高い、ＴａＯ
ｘ等の材料を採用することが比較的に容易になる。また
副次的な効果として、ゲートライン７、７´のかなりの
部分に補助電極２０が積層されて肉厚となることによ
り、ゲートライン７、７´全体の配線抵抗が減少すると
いう効果も期待できる。
の実施形態の場合と同様であるが、蓄積容量部Ｃｓの絶
縁膜１０がＴＦＴ１１の作用に影響するゲート絶縁膜を
構成する膜としては使われていないことが第１の実施形
態との相違点である。本構造の結果として、ＴＦＴ１１
の性能には全く影響を与えずに蓄積容量部の絶縁膜１０
を選定することができる。例えば、単位面積当たりの容
量を増すため、ＳｉＮｘよりも比誘電率の高い、ＴａＯ
ｘ等の材料を採用することが比較的に容易になる。また
副次的な効果として、ゲートライン７、７´のかなりの
部分に補助電極２０が積層されて肉厚となることによ
り、ゲートライン７、７´全体の配線抵抗が減少すると
いう効果も期待できる。
【００３２】第２の実施形態においても、蓄積容量部Ｃ
ｓの絶縁膜１０としてゲート絶縁膜８に用いたＳｉＮｘ
をそのまま用いることは何ら問題なく、その場合、好ま
しい膜厚は第１の実施形態の場合と同一である。他の膜
についても、特に記述はしていないが、第１の実施形態
の膜材料と膜厚は、第２の実施形態においても良好な結
果をもたらすことが期待される。
ｓの絶縁膜１０としてゲート絶縁膜８に用いたＳｉＮｘ
をそのまま用いることは何ら問題なく、その場合、好ま
しい膜厚は第１の実施形態の場合と同一である。他の膜
についても、特に記述はしていないが、第１の実施形態
の膜材料と膜厚は、第２の実施形態においても良好な結
果をもたらすことが期待される。
【００３３】図５、６は本発明のアクティブマトリック
ス型液晶表示装置の第３の実施形態を示す。図６はアレ
イ基板部分の要部平面図、図５は図６中の５−５断面に
液晶層から上部を付加した断面図である。本実施形態に
おいても第２の実施形態の考えを踏襲し、蓄積容量部Ｃ
ｓの絶縁膜１０はＴＦＴ１１のゲート絶縁膜を構成する
膜としては用いない。半導体層１２の形成までは、第２
の実施形態と同一のプロセスで製作される。
ス型液晶表示装置の第３の実施形態を示す。図６はアレ
イ基板部分の要部平面図、図５は図６中の５−５断面に
液晶層から上部を付加した断面図である。本実施形態に
おいても第２の実施形態の考えを踏襲し、蓄積容量部Ｃ
ｓの絶縁膜１０はＴＦＴ１１のゲート絶縁膜を構成する
膜としては用いない。半導体層１２の形成までは、第２
の実施形態と同一のプロセスで製作される。
【００３４】次に蓄積容量部Ｃｓの容量を構成する絶縁
膜１０を全面に成膜し、半導体層１２の上部のソース電
極１３ａ、ドレイン電極１４のそれぞれに電気的に接続
される領域とチャネル部となる領域をエッチングにより
除去してコンタクトホール２２を形成する。その後、ソ
ースライン１３とそこから延びるソース電極１３ａ、ド
レイン電極１４、蓄積容量部Ｃｓの上部電極１５、とな
る金属膜を全面に成膜し、エッチングによりパターニン
グする。なお上部電極１５は、下部電極としてのゲート
ライン７´の上にある絶縁膜１０の平坦な領域にのみ形
成される。この後の層間絶縁膜１６の成膜とフォトリソ
グラフィの工程、及び透明導電膜の成膜とパターニング
による画素電極１９の形成は第１の実施形態の場合と同
一である。
膜１０を全面に成膜し、半導体層１２の上部のソース電
極１３ａ、ドレイン電極１４のそれぞれに電気的に接続
される領域とチャネル部となる領域をエッチングにより
除去してコンタクトホール２２を形成する。その後、ソ
ースライン１３とそこから延びるソース電極１３ａ、ド
レイン電極１４、蓄積容量部Ｃｓの上部電極１５、とな
る金属膜を全面に成膜し、エッチングによりパターニン
グする。なお上部電極１５は、下部電極としてのゲート
ライン７´の上にある絶縁膜１０の平坦な領域にのみ形
成される。この後の層間絶縁膜１６の成膜とフォトリソ
グラフィの工程、及び透明導電膜の成膜とパターニング
による画素電極１９の形成は第１の実施形態の場合と同
一である。
【００３５】本実施形態においては、第２の実施形態と
同様に蓄積容量部Ｃｓの絶縁膜１０の選定の自由度が増
すと共に、ＴＦＴ１１のソース電極１３ａ及びドレイン
電極１４と、ゲート電極７ａ間の膜厚が絶縁膜１０の膜
厚分だけ大きくなるため、絶縁耐圧性が向上するという
効果もある。前記第２、第３の実施形態においても、開
口率は第１の実施形態の場合とほぼ同じく５５％程度ま
で向上させることができる。
同様に蓄積容量部Ｃｓの絶縁膜１０の選定の自由度が増
すと共に、ＴＦＴ１１のソース電極１３ａ及びドレイン
電極１４と、ゲート電極７ａ間の膜厚が絶縁膜１０の膜
厚分だけ大きくなるため、絶縁耐圧性が向上するという
効果もある。前記第２、第３の実施形態においても、開
口率は第１の実施形態の場合とほぼ同じく５５％程度ま
で向上させることができる。
【００３６】
【発明の効果】本発明は、蓄積容量部Ｃｓが、画素電極
と接続された上部電極、絶縁膜、および該絶縁膜を介し
て対峙する下部電極、とから構成されており、前記絶縁
膜はＴＦＴのゲート絶縁膜とは異なる膜として形成され
ている。従って、ゲート絶縁膜とは独立して蓄積容量部
Ｃｓの容量を構成する絶縁膜の膜厚を小さくする、およ
び、（又は）膜材料の比誘電率をあげるという手段を取
ることができ、単位面積当たりの蓄積容量を増すことが
可能となる。その結果として、所定の電荷容量を維持す
るための蓄積容量部Ｃｓの面積を画素電極に対して相対
的に減少させることができ、高精細な液晶表示装置にお
いてもより大きな開口率を実現できる。
と接続された上部電極、絶縁膜、および該絶縁膜を介し
て対峙する下部電極、とから構成されており、前記絶縁
膜はＴＦＴのゲート絶縁膜とは異なる膜として形成され
ている。従って、ゲート絶縁膜とは独立して蓄積容量部
Ｃｓの容量を構成する絶縁膜の膜厚を小さくする、およ
び、（又は）膜材料の比誘電率をあげるという手段を取
ることができ、単位面積当たりの蓄積容量を増すことが
可能となる。その結果として、所定の電荷容量を維持す
るための蓄積容量部Ｃｓの面積を画素電極に対して相対
的に減少させることができ、高精細な液晶表示装置にお
いてもより大きな開口率を実現できる。
【図１】本発明の第１の実施形態のアクティブマトリッ
クス型液晶表示装置の断面図である。
クス型液晶表示装置の断面図である。
【図２】図１のアクティブマトリックス型液晶表示装置
のアレイ基板要部平面図である。
のアレイ基板要部平面図である。
【図３】本発明の第２の実施形態のアクティブマトリッ
クス型液晶表示装置の断面図である。
クス型液晶表示装置の断面図である。
【図４】図３のアクティブマトリックス型液晶表示装置
のアレイ基板要部平面図である。
のアレイ基板要部平面図である。
【図５】本発明の第３の実施形態のアクティブマトリッ
クス型液晶表示装置の断面図である。
クス型液晶表示装置の断面図である。
【図６】図５のアクティブマトリックス型液晶表示装置
のアレイ基板要部平面図である。
のアレイ基板要部平面図である。
【図７】従来のアクティブマトリックス型液晶表示装置
の断面図である。
の断面図である。
【図８】図７のアクティブマトリックス型液晶表示装置
のアレイ基板要部平面図である。
のアレイ基板要部平面図である。
１、２ 透明基板 ３ 液晶層 ７、７´ ゲートライン ８ ゲート絶縁膜 １０ 蓄積容量部Ｃｓの容量を構成する絶縁膜 １１ 薄膜トランジスタ １３ ソースライン １９ 画素電極 Ｃｓ 蓄積容量部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB54 JB57 JB63 JB69 KA05 KA07 KA16 KA18 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA32 MA35 MA37 MA41 NA07 NA25 NA27 5C094 AA05 AA10 AA22 AA43 AA48 BA03 BA43 CA19 DA13 DB04 EA04 EA05 EA07 EA10 EB02 FA01 FA02 FB15 FB16 GB10 5F110 AA12 BB01 CC07 DD02 FF01 FF03 FF09 GG02 GG15 HK03 HK04 HM18 NN02 NN27 NN36 NN72
Claims (4)
- 【請求項１】 液晶層を挟持する１対の透明基板のうち
の一方の透明基板上に複数のゲートラインと複数のソー
スラインとを交差させてマトリックス状に配設し、これ
らの各交点に薄膜トランジスタを配置し、これら薄膜ト
ランジスタに接続されてなる画素電極ごとに蓄積容量部
が設けられ、該蓄積容量部の容量を構成する絶縁膜が、
前記薄膜トランジスタを形成するゲート絶縁膜とは異な
る膜から形成され、前記蓄積容量部が、前期画素電極に
接続された上部電極と前記絶縁膜を介して対峙する下部
電極とから構成されたことを特徴とするアクティブマト
リックス型液晶表示装置。 - 【請求項２】 前記下部電極上の絶縁膜の平坦な領域に
のみ前記上部電極が形成されてなることを特徴とするア
クティブマトリックス型液晶表示装置。 - 【請求項３】 前期絶縁膜が前期ゲート絶縁膜と同一材
料からなり、前記絶縁膜の膜厚を前記ゲート絶縁膜の膜
厚よりも小さくしたことを特徴とする請求項１記載のア
クティブマトリックス型液晶表示装置。 - 【請求項４】 前記絶縁膜が、前記ゲート絶縁膜よりも
比誘電率の大きな材料からなる請求項１記載のアクティ
ブマトリックス型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194999A JP3844913B2 (ja) | 1999-06-28 | 1999-06-28 | アクティブマトリックス型液晶表示装置 |
| TW089110613A TW526352B (en) | 1999-06-28 | 2000-05-31 | Active matrix type liquid crystal display device |
| KR10-2000-0034428A KR100376338B1 (ko) | 1999-06-28 | 2000-06-22 | 액티브 매트릭스형 액정표시장치 |
| US09/603,047 US6356318B1 (en) | 1999-06-28 | 2000-06-26 | Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194999A JP3844913B2 (ja) | 1999-06-28 | 1999-06-28 | アクティブマトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013520A true JP2001013520A (ja) | 2001-01-19 |
| JP3844913B2 JP3844913B2 (ja) | 2006-11-15 |
Family
ID=16109703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18194999A Expired - Lifetime JP3844913B2 (ja) | 1999-06-28 | 1999-06-28 | アクティブマトリックス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6356318B1 (ja) |
| JP (1) | JP3844913B2 (ja) |
| KR (1) | KR100376338B1 (ja) |
| TW (1) | TW526352B (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217418A (ja) * | 2001-01-22 | 2002-08-02 | Sony Corp | 薄膜半導体装置、その製造方法及び表示装置 |
| KR100409259B1 (ko) * | 2000-07-24 | 2003-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 액정 표시 장치 |
| JP2005062479A (ja) * | 2003-08-12 | 2005-03-10 | Seiko Epson Corp | 基板装置、駆動回路、及び電気光学装置、並びに電子機器 |
| KR100480310B1 (ko) * | 2002-09-24 | 2005-04-07 | 한국전자통신연구원 | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 |
| JP2007121793A (ja) * | 2005-10-31 | 2007-05-17 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2007293072A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| JP2008003118A (ja) * | 2006-06-20 | 2008-01-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP2008151826A (ja) * | 2006-12-14 | 2008-07-03 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| KR100852307B1 (ko) * | 2006-05-29 | 2008-08-14 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| JP2008225514A (ja) * | 2005-09-13 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2008287266A (ja) * | 2006-03-15 | 2008-11-27 | Sharp Corp | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JP2008286905A (ja) * | 2007-05-16 | 2008-11-27 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
| KR100880072B1 (ko) * | 2006-04-26 | 2009-01-23 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| KR100884118B1 (ko) * | 2006-04-26 | 2009-02-17 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 |
| KR100896565B1 (ko) * | 2001-04-24 | 2009-05-07 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 장치 및 그 제조 방법 |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| US7573538B2 (en) | 2006-12-04 | 2009-08-11 | Epson Imaging Devices Corporation | Liquid crystal display device and method for manufacturing the same |
| US7599013B2 (en) | 2006-03-15 | 2009-10-06 | Samsung Electronics Co., Ltd. | Display device and manufacturing method therefor |
| US7602452B2 (en) | 2005-09-13 | 2009-10-13 | Epson Imaging Devices Corp. | Liquid crystal display device and method for manufacturing the same |
| US7619695B2 (en) | 2006-05-10 | 2009-11-17 | Epson Imaging Devices Corporation | Liquid crystal display and manufacturing method therefor |
| JP2010107991A (ja) * | 2009-12-04 | 2010-05-13 | Hitachi Displays Ltd | 表示装置 |
| WO2010116585A1 (ja) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法 |
| JP2011242786A (ja) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 表示装置及びプロジェクター |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100726132B1 (ko) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100840318B1 (ko) * | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
| JP4197404B2 (ja) * | 2001-10-02 | 2008-12-17 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| TW516239B (en) * | 2001-11-01 | 2003-01-01 | Chi Mei Optoelectronics Corp | Pixel structure with storage capacitor, fabrication method for the same, and liquid crystal display device |
| KR100493435B1 (ko) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100487432B1 (ko) * | 2001-12-28 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100869736B1 (ko) * | 2001-12-29 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7411215B2 (en) * | 2002-04-15 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| KR100874643B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR20040045598A (ko) * | 2002-11-25 | 2004-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100909414B1 (ko) | 2002-12-18 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100518270B1 (ko) * | 2002-12-18 | 2005-10-04 | 엘지.필립스 엘시디 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100585871B1 (ko) * | 2002-12-18 | 2006-06-02 | 엘지.필립스 엘시디 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100945357B1 (ko) * | 2002-12-27 | 2010-03-08 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100606446B1 (ko) * | 2002-12-27 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100905017B1 (ko) * | 2002-12-27 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100950133B1 (ko) * | 2002-12-27 | 2010-03-30 | 엘지디스플레이 주식회사 | 인쇄방식에 의한 패턴형성방법 |
| KR100914200B1 (ko) * | 2002-12-27 | 2009-08-27 | 엘지디스플레이 주식회사 | 액정 표시 소자의 제조 방법 |
| KR100945356B1 (ko) * | 2002-12-27 | 2010-03-09 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100909419B1 (ko) * | 2002-12-27 | 2009-07-28 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100945349B1 (ko) * | 2002-12-28 | 2010-03-08 | 엘지디스플레이 주식회사 | 액정표시소자의 칼라필터 제조방법 |
| KR100909422B1 (ko) | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정표시소자의 패턴 및 그 형성방법 |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| US7221413B2 (en) * | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
| US8305507B2 (en) * | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
| US8040444B2 (en) * | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| TWI262743B (en) * | 2005-10-12 | 2006-09-21 | Au Optronics Corp | A controlling element of an organic electro-luminescent display and manufacturing process thereof |
| JP2007139948A (ja) * | 2005-11-16 | 2007-06-07 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| KR101226444B1 (ko) * | 2005-12-21 | 2013-01-28 | 삼성디스플레이 주식회사 | 표시 기판의 제조 방법 및 표시 기판 |
| JP4661935B2 (ja) * | 2008-10-15 | 2011-03-30 | ソニー株式会社 | 液晶表示装置 |
| KR101056250B1 (ko) | 2009-10-21 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101049003B1 (ko) * | 2009-12-01 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR101101087B1 (ko) * | 2009-12-09 | 2011-12-30 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그의 제조 방법 |
| CN102314031B (zh) * | 2010-07-01 | 2014-08-06 | 群康科技(深圳)有限公司 | 液晶显示器用的薄膜晶体管阵列板 |
| CN110164878B (zh) * | 2019-06-10 | 2022-05-03 | 惠科股份有限公司 | 阵列基板及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0438138B1 (en) | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| JPH0792491A (ja) * | 1993-09-21 | 1995-04-07 | Matsushita Electric Ind Co Ltd | アクティブマトリクス表示装置用薄膜トランジスタ基板 |
| JP3259513B2 (ja) * | 1994-05-12 | 2002-02-25 | カシオ計算機株式会社 | アクティブマトリックス型カラー液晶表示装置 |
| TW347477B (en) * | 1994-09-30 | 1998-12-11 | Sanyo Electric Co | Liquid crystal display with storage capacitors for holding electric charges |
| JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| KR0144233B1 (ko) * | 1995-06-29 | 1998-07-15 | 김주용 | 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 |
| KR100209620B1 (ko) * | 1996-08-31 | 1999-07-15 | 구자홍 | 액정 표시 장치 및 그 제조방법 |
| KR100209622B1 (ko) * | 1996-09-05 | 1999-07-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
-
1999
- 1999-06-28 JP JP18194999A patent/JP3844913B2/ja not_active Expired - Lifetime
-
2000
- 2000-05-31 TW TW089110613A patent/TW526352B/zh not_active IP Right Cessation
- 2000-06-22 KR KR10-2000-0034428A patent/KR100376338B1/ko not_active IP Right Cessation
- 2000-06-26 US US09/603,047 patent/US6356318B1/en not_active Expired - Lifetime
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100409259B1 (ko) * | 2000-07-24 | 2003-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 액정 표시 장치 |
| JP2002217418A (ja) * | 2001-01-22 | 2002-08-02 | Sony Corp | 薄膜半導体装置、その製造方法及び表示装置 |
| KR100896565B1 (ko) * | 2001-04-24 | 2009-05-07 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 장치 및 그 제조 방법 |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| KR100480310B1 (ko) * | 2002-09-24 | 2005-04-07 | 한국전자통신연구원 | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 |
| JP2005062479A (ja) * | 2003-08-12 | 2005-03-10 | Seiko Epson Corp | 基板装置、駆動回路、及び電気光学装置、並びに電子機器 |
| US7602452B2 (en) | 2005-09-13 | 2009-10-13 | Epson Imaging Devices Corp. | Liquid crystal display device and method for manufacturing the same |
| JP2008225514A (ja) * | 2005-09-13 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2007121793A (ja) * | 2005-10-31 | 2007-05-17 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| US7599013B2 (en) | 2006-03-15 | 2009-10-06 | Samsung Electronics Co., Ltd. | Display device and manufacturing method therefor |
| JP2008287266A (ja) * | 2006-03-15 | 2008-11-27 | Sharp Corp | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| JP2007293072A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
| KR100880072B1 (ko) * | 2006-04-26 | 2009-01-23 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치 및 전자 기기 |
| KR100884118B1 (ko) * | 2006-04-26 | 2009-02-17 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 |
| US7619256B2 (en) | 2006-04-26 | 2009-11-17 | Epson Imaging Devices Corporation | Electro-optical device and electronic apparatus |
| US7619695B2 (en) | 2006-05-10 | 2009-11-17 | Epson Imaging Devices Corporation | Liquid crystal display and manufacturing method therefor |
| US7525605B2 (en) | 2006-05-29 | 2009-04-28 | Epson Imaging Devices Corporation | Liquid crystal display device and manufacturing method thereof |
| KR100852307B1 (ko) * | 2006-05-29 | 2008-08-14 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| JP2008003118A (ja) * | 2006-06-20 | 2008-01-10 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| US7573538B2 (en) | 2006-12-04 | 2009-08-11 | Epson Imaging Devices Corporation | Liquid crystal display device and method for manufacturing the same |
| JP2008151826A (ja) * | 2006-12-14 | 2008-07-03 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2008286905A (ja) * | 2007-05-16 | 2008-11-27 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
| WO2010116585A1 (ja) * | 2009-04-10 | 2010-10-14 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法 |
| JP2010107991A (ja) * | 2009-12-04 | 2010-05-13 | Hitachi Displays Ltd | 表示装置 |
| JP2011242786A (ja) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 表示装置及びプロジェクター |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100376338B1 (ko) | 2003-03-15 |
| TW526352B (en) | 2003-04-01 |
| JP3844913B2 (ja) | 2006-11-15 |
| KR20010021016A (ko) | 2001-03-15 |
| US6356318B1 (en) | 2002-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US7112820B2 (en) | Stacked capacitor having parallel interdigitized structure for use in thin film transistor liquid crystal display | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| US7133087B2 (en) | Array substrate of liquid crystal display and fabricating method thereof | |
| TWI443432B (zh) | 用於平面切換模式液晶顯示裝置的陣列基板及其製造方法 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US11145684B2 (en) | Array substrate, liquid crystal panel and liquid crystal display device | |
| US7477350B2 (en) | Thin film array panel | |
| JP2001033818A (ja) | 液晶表示装置 | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| JP4036498B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| WO2007111044A1 (ja) | 液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2001183992A (ja) | アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3206597B2 (ja) | アクティブマトリクス基板 | |
| JPH0933947A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR20040034161A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH052189A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3844913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |