KR101056250B1 - 평판 표시 장치 및 그의 제조 방법 - Google Patents

평판 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR101056250B1
KR101056250B1 KR1020090100197A KR20090100197A KR101056250B1 KR 101056250 B1 KR101056250 B1 KR 101056250B1 KR 1020090100197 A KR1020090100197 A KR 1020090100197A KR 20090100197 A KR20090100197 A KR 20090100197A KR 101056250 B1 KR101056250 B1 KR 101056250B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
thin film
film transistor
Prior art date
Application number
KR1020090100197A
Other languages
English (en)
Other versions
KR20110043187A (ko
Inventor
이율규
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090100197A priority Critical patent/KR101056250B1/ko
Priority to JP2010108551A priority patent/JP5161263B2/ja
Priority to US12/792,639 priority patent/US8400589B2/en
Priority to CN2010102220351A priority patent/CN102043296B/zh
Priority to TW099122464A priority patent/TWI418909B/zh
Publication of KR20110043187A publication Critical patent/KR20110043187A/ko
Application granted granted Critical
Publication of KR101056250B1 publication Critical patent/KR101056250B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

평판 표시 장치 및 그의 제조 방법에서, 평판 표시 장치는 박막 트랜지스터가 형성된 기판을 포함하고, 박막 트랜지스터와 기판 사이에는 차단막이 배치된다. 차단막은 박막 트랜지스터의 활성층과 수직적으로 대응되는 영역에만 배치된다. 따라서 광 투과율이 저하되지 않으므로 평판 표시 장치의 휘도 및 화질 특성이 향상될 수 있다.
표시 패널, 화소 영역, 투과율, 차단층, 박막 트랜지스터

Description

평판 표시 장치 및 그의 제조 방법 {Flat panel display device and method of manufacturing the same}
본 발명은 평판 표시 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 화상을 표시할 수 있는 평판 표시 장치 및 그의 제조 방법에 관한 것이다.
액정(liquid crystal)의 전기-광학적 특성을 이용하는 액정 표시 장치 및 유기전계발광 다이오드(organic light emitting diode)의 자체 발광 특성을 이용하는 유기전계발광 표시 장치와 같은 평판 표시 장치는 수동 매트릭스(passive matrix) 방식과 능동 매트릭스(active matrix) 방식으로 구분된다. 박막 트랜지스터(thin film transistor)를 포함하는 능동 매트릭스 방식은 해상도 및 동영상 구현 능력이 우수하기 때문에 수동 매트릭스 방식에 비해 많이 사용되고 있다.
능동 매트릭스 방식의 액정 표시 장치(TFT-LCD)는 두 개의 기판 사이에 액정이 주입된 표시 패널, 표시 패널의 배면에 위치되며 광원으로 이용되는 백 라이트(back light) 및 표시 패널을 구동시키기 위한 구동부(Drive IC)를 포함한다. 백 라이트로부터 제공되는 광이 표시 패널로 입사되고, 구동부로부터 제공되는 신호에 따라 배향된 액정에 의해 광이 변조되어 외부로 출사됨으로써 문자나 화상이 표시 된다.
또한, 능동 매트릭스 방식의 유기전계발광 표시 장치는 유기전계발광 다이오드가 형성된 표시 패널 및 표시 패널을 구동시키기 위한 구동부를 포함한다. 구동부로부터 제공되는 신호에 따라 유기전계발광 다이오드에서 방출된 광이 외부로 출사됨으로써 문자나 화상이 표시된다.
따라서 액정 표시 장치 및 유기전계발광 표시 장치와 같은 평판 표시 장치는 표시 패널에서의 광 투과율이 휘도에 많은 영향을 미친다.
그러나 능동 매트릭스 방식의 평판 표시 장치는 박막 트랜지스터를 포함하기 때문에 제조 과정에서 광이 투과되는 화소 영역의 기판에 실리콘 산화막, 실리콘 질화막 등의 절연층들이 적층 구조로 형성된다. 그러므로 절연층에 의해 광 투과율이 저하되어 휘도가 감소되는 문제점이 있다.
본 발명의 목적은 표시 패널에서의 광 투과율이 향상될 수 있는 평판 표시 장치 및 그의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 평판 표시 장치는 제 1 기판; 상기 제 1 기판 상에 형성된 박막 트랜지스터; 상기 제 1 기판 및 상기 박막 트랜지스터 사이에 형성된 차단층; 상기 박막 트랜지스터를 포함하는 상기 제 1 기판 상에 형성되며, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극이 노출되도록 비아홀이 형성된 평탄화층; 상기 평탄화층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 형성된 화소 전극; 상기 제 1 기판과 대향하도록 배치된 제 2 기판; 상기 제 2 기판 상에 형성된 공통 전극; 및 상기 제 1 기판 및 상기 제 2 기판 사이에 주입된 액정층을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 평판 표시 장치는 제 1 기판; 상기 제 1 기판 상에 형성된 박막 트랜지스터; 상기 제 1 기판 및 상기 박막 트랜지스터 사이에 형성된 차단층; 상기 박막 트랜지스터를 포함하는 상기 제 1 기판 상에 형성되며, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극이 노출되도록 비아홀이 형성된 평탄화층; 상기 평탄화층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 형성된 화소 전극; 상기 화소 전극 상에 형성된 유기 발광층; 및 상기 유기 발광층 상에 형성된 캐소드 전극을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 평판 표시 장의 제조 방법은 화소 영역 및 소자 형성 영역을 포함하는 기판이 제공되는 단계; 상기 화소 영역 및 소자 형성 영역을 포함하는 기판 상에 차단층을 형성하는 단계; 상기 소자 형성 영역의 상기 차단층 상에 활성층을 형성하는 단계; 노출된 부분의 상기 차단층을 제거하는 단계; 상기 활성층을 포함하는 상기 기판 상에 게이트 절연층을 형성하는 단계; 상기 활성층 상부의 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 층간 절연막을 형성한 후 상기 활성층의 일부를 노출시키는 단계; 상기 층간 절연막 상에 상기 활성층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극을 포함하는 상기 층간 절연막 상에 평탄화층을 형성한 후 상기 소스 전극 또는 드레인 전극을 노출시키는 단계; 및 상기 화소 영역을 포함하는 상기 평탄화층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 화소 전극을 형성하는 단계를 포함한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 평판 표시 장의 제조 방법은 상기 화소 전극을 포함하는 상기 평탄화층 상에 화소 정의막을 형성하는 단계; 발광 영역의 상기 화소 전극이 노출되도록 상기 화소 정의막을 패터닝하는 단계; 노출된 상기 화소 전극 상에 유기 발광층을 형성하는 단계; 및 상기 유기 발광층 상에 캐소드 전극을 형성하는 단계를 더 포함한다.
평판 표시 장치에 적용되는 박막 트랜지스터의 활성층은 폴리 실리콘과 같은 반도체로 형성된다. 반도체는 기판으로부터 확산되는 불순물에 의해 도전성이 변화될 수 있다. 그러므로 본 발명은 박막 트랜지스터의 하부에 무기 절연물로 차단층을 형성한다. 차단층은 박막 트랜지스터를 포함하는 소자 형성 영역에만 형성되고, 광이 투과되는 화소 영역에는 형성되지 않는다. 따라서 무기 절연물 특히, 실리콘 질화물에 의한 광 투과율 저하가 방지되기 때문에 평판 표시 장치의 휘도 및 화질이 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 평판 표시 장치의 일 실시예를 설명하기 위한 사시도로서, 화상을 표시하는 표시 패널(100)을 중심으로 개략적으로 설명한다.
표시 패널(100)은 서로 대향하도록 배치된 두 개의 기판(110 및 120)과, 두 개의 기판(110 및 120) 사이에 개재된 액정층(130)으로 이루어진다.
기판(110)에는 매트릭스 형태로 배열된 다수의 게이트 라인(111) 및 데이터 라인(112)에 의해 화소 영역(113)이 정의되고, 게이트 라인(111) 및 데이터 라인(112)이 교차되는 부분의 기판(110)에는 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터(114) 및 박막 트랜지스터(114)와 연결된 화소 전극(115)이 형성된다. 박막 트랜지스터(114)에는 신호를 유지시키기 위한 캐패시터(도시안됨)가 연결 된다.
기판(120)에는 컬러 필터(121) 및 공통 전극(122)이 형성된다. 그리고 기판(110 및 120)의 배면에는 편광판(116 및 123)이 각각 형성되며, 편광판(116)의 하부에는 광원으로서 백 라이트(도시안됨)가 배치된다.
또한, 표시 패널(100)에는 화소를 구동시키기 위한 구동부(LCD Drive IC; 도시안됨)가 실장된다. 구동부는 외부로부터 제공되는 전기적 신호를 주사 신호 및 데이터 신호로 변환하여 게이트 라인과 데이터 라인으로 공급한다.
도 2는 도 1에 도시된 화소 영역(113) 및 박막 트랜지스터(114)를 보다 상세하게 설명하기 위한 단면도로서, 박막 트랜지스터(114)와 연결되는 캐패시터(117)를 함께 도시한다.
기판(110)은 화소 영역(P) 및 소자 형성 영역(T)을 포함한다. 소자 형성 영역(T)의 기판(110)에는 차단층(11)이 형성되고, 차단층(11) 상에는 박막 트랜지스터(114) 및 캐패시터(117)가 형성된다.
박막 트랜지스터(114)는 차단층(11) 상에 수직적으로 대응되도록 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층(12a), 활성층(12a) 상에 형성된 게이트 절연층(13), 채널 영역의 게이트 절연층(13) 상에 형성된 게이트 전극(14a), 게이트 전극(14a)을 포함하는 기판(110) 상에 형성되며 소스 영역 및 드레인 영역의 활성층(12a)이 노출되도록 콘택홀이 형성된 층간 절연막(15), 그리고 층간 절연막(15) 상에 형성되며 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(12a)과 연결된 소스 전극(16a) 및 드레인 전극(16b)을 포함한다.
여기서, 차단층(11)은 활성층(12a) 하부에 선택적으로 배치된다. 즉, 차단층(11)은 활성층(12a)과 수직적으로 대응되고 차단층(11)의 상부 표면은 활성층(12a)에 의해 완전히 덮이게 된다.
캐패시터(117)는 차단층(11) 상에 형성된 하부 전극(12b), 게이트 절연층(13) 및 상부 전극(14b)을 포함하는 MIS(Metal-Insulator-Semiconductor) 구조로 형성할 수 있다.
여기서, 차단층(11)은 활성층(12a) 하부에 선택적으로 배치된다. 즉, 차단층(11)은 활성층(12a)과 하부 전극(12b)과 수직적으로 대응되고 차단층(11)의 상부 표면은 하부 전극(12b)에 의해 완전히 덮이게 된다.
상기와 같이 박막 트랜지스터(114) 및 캐패시터(117)가 형성된 소자 형성 영역(T) 및 화소 영역(P)의 기판(110) 상에는 평탄화층(17)이 형성되고, 평탄화층(17)에는 소스 전극(16a) 또는 드레인 전극(16b)이 노출되도록 비아홀이 형성된다. 그리고 화소 영역(P)을 포함하는 평탄화층(17) 상에는 비아홀을 통해 소스 전극(16a) 또는 드레인 전극(16b)과 연결되도록 화소 전극(115)이 형성된다.
도 3은 본 발명에 따른 평판 표시 장치의 다른 실시예를 설명하기 위한 단면도로서, 화상을 표시하는 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 3을 참조하면, 기판(210)은 화소 영역(P) 및 소자 형성 영역(T)을 포함한다. 소자 형성 영역(T)의 기판(210)에는 차단층(211)이 형성되고, 차단층(211) 상에는 박막 트랜지스터(224) 및 캐패시터(227)가 형성된다.
박막 트랜지스터(224)는 차단층(211) 상에 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층(212a), 활성층(212a) 상에 형성된 게이트 절연층(213), 채널 영역의 게이트 절연층(213) 상에 형성된 게이트 전극(214a), 게이트 전극(214a)을 포함하는 기판(210) 상에 형성되며 소스 영역 및 드레인 영역의 활성층(212a)이 노출되도록 콘택홀이 형성된 층간 절연막(215), 그리고 층간 절연막(215) 상에 형성되며 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(212a)과 연결된 소스 전극(216a) 및 드레인 전극(216b)을 포함한다.
캐패시터(227)는 차단층(211) 상에 형성된 하부 전극(212b), 게이트 절연층(213) 및 상부 전극(214b)을 포함하는 MIS 구조로 형성할 수 있다.
상기와 같이 박막 트랜지스터(224) 및 캐패시터(227)가 형성된 소자 형성 영역(T) 및 화소 영역(P)의 기판(210) 상에는 평탄화층(217)이 형성되고, 평탄화층(217)에는 소스 전극(216a) 또는 드레인 전극(216b)이 노출되도록 비아홀이 형성된다. 그리고 화소 영역(P)을 포함하는 평탄화층(217) 상에는 비아홀을 통해 소스 전극(216a) 또는 드레인 전극(216b)과 연결되도록 화소 전극(218)이 형성된다.
화소 전극(218)을 포함하는 평탄화층(217) 상에는 발광 영역의 화소 전극(218)이 노출되도록 화소 정의막(219)이 형성되고, 노출된 화소 전극(218) 상에는 유기 발광층(220)이 형성된다. 그리고 유기 발광층(220)을 포함하는 화소 정의막(219) 상에는 캐소드 전극(221)이 형성된다.
상기와 같이 구성된 하부 기판(210) 상부에 봉지 기판(230)이 배치되고, 밀봉재(도시안됨)에 의해 하부 기판(210) 및 봉지 기판(230)이 서로 합착되어 밀봉된다.
그러면 상기와 같이 구성된 평판 표시 장치의 제조 과정을 통해 본 발명을 보다 상세히 설명하기로 한다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 4a를 참조하면, 유리 및 플라스틱과 같은 투명한 기판(110)을 준비한다. 기판(110)은 화소 영역(P) 및 소자 형성 영역(T)을 포함한다. 먼저, 화소 영역(P) 및 소자 형성 영역(T)의 기판(110) 상에 차단층(11)을 형성한다. 차단층(11)은 기판(110)으로부터 불순물이 확산되어 활성층이 오염되는 것을 방지하고, 결정화 과정에서 활성층의 결정화 정도를 제어한다. 그러므로 불순물의 확산이 효과적으로 방지되고, 활성층의 결정화 정도가 균일해지도록 하기 위해서 차단층(11)을 실리콘 산화막(SiO2)(11a) 및 실리콘 질화막(SiNX)(11b)의 적층 구조로 형성하는 것이 바람직하다.
도 4b를 참조하면, 소자 형성 영역(T)의 기판(110) 상에 박막 트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 제공하는 활성층(12a) 및 캐패시터의 하부 전극(12b)을 형성한다. 활성층(12a) 및 하부 전극(12b)은 폴리 실리콘과 같은 반도체로 형성하며, 필요에 따라 결정화 및 이온 주입을 실시한다. 이 후 활성층(12a) 및 하부 전극(12b)의 측부 즉, 노출된 부분의 차단층(11)을 건식 식각(dry etch)으로 제거한다. 건식 식각은 활성층(12a)의 피해(demage)를 최소화하고, 측벽의 형태(profile)를 양호하게 유지할 수 있는 유도결합플라즈마(Inductively Coupled Plasma) 식각으로 진행하는 것이 바람직하다.
여기서, 차단층(11)은 활성층(12a) 및 하부 전극(12b)의 하부에만 선택적으로 배치된다. 즉, 차단층(11)은 활성층(12a) 및 하부 전극(12b)과 수직적으로 대응되고 차단층(11)의 상부 표면은 활성층(12a) 및 하부 전극(12b)에 의해 완전히 덮이게 된다.
도 4c를 참조하면, 활성층(12a) 및 하부 전극(12b)을 포함하는 기판(110) 상에 게이트 절연층(13)을 형성한다. 그리고 활성층(12a) 상부의 게이트 절연층(13) 상에 게이트 전극(14a)을 형성하고, 하부 전극(12b) 상부의 게이트 절연층(13) 상에 상부 전극(14b)을 형성한다. 게이트 전극(14a) 및 상부 전극(14b)을 형성하는 과정에서 게이트 라인(111) 또는 데이터 라인(112)을 형성할 수 있다.
도 4d를 참조하면, 게이트 전극(14a) 및 상부 전극(14b)을 포함하는 게이트 절연층(13) 상에 층간 절연막(15)을 형성하고, 소스 영역 및 드레인 영역의 활성층(12a)이 노출되도록 층간 절연막(15)에 콘택홀을 형성한다. 그리고 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(12a)과 연결되도록 소스 전극(16a) 및 드레인 전극(16b)을 형성한다. 소스 전극(16a) 및 드레인 전극(16b)을 형성하는 과정에서 데이터 라인(112) 또는 게이트 라인(111)을 형성할 수 있다.
도 4e를 참조하면, 소스 전극(16a) 및 드레인 전극(16b)을 포함하는 층간 절연막(15) 상에 평탄화층(17)을 형성하고, 소스 전극(16a) 또는 드레인 전극(16b)이 노출되도록 평탄화층(17)에 비아홀을 형성한다. 그리고 화소 영역(P)을 포함하는 평탄화층(17) 상에 비아홀을 통해 소스 전극(16a) 또는 드레인 전극(16b)과 연결되 도록 화소 전극(115)을 형성한다. 화소 전극(115)은 ITO 및 IZO와 같은 투명 전극물질로 형성한다.
이 후 상기 기판(110) 상에 공통 전극(122)이 형성된 기판(120)을 배치하고, 스페이서(도시안됨)에 의해 기판(110)과 기판(120)이 소정 간격 이격되도록 한 상태에서 밀봉재(도시안됨)로 기판(110)과 기판(120)을 접합한다. 그리고 기판(110)과 기판(120) 사이에 액정층(130)을 주입하여 표시 패널(100)을 완성한다.
상기와 같이 구성된 표시 패널(100)을 구비하는 평판 표시 장치는 기판(110)의 배면에 설치된 백 라이트로부터 광이 화소 영역(113)의 액정층(130)으로 입사되고, 구동부로부터 화소 전극(115) 및 공통 전극(122)으로 인가되는 전압에 따라 배향된 액정에 의해 광이 변조된 후 기판(120)을 통해 외부로 출사됨으로써 문자나 화상을 표시한다.
따라서 표시 패널(100)에서 실질적으로 광이 투과하는 영역 즉, 화소 영역(P)의 투과율이 휘도에 많은 영향을 미치는데, 본 발명의 평판 표시 장치는 화소 영역(P)의 기판(110) 상에 게이트 절연층(13), 층간 절연막(15) 및 평탄화층(17)만 형성되기 때문에 광 투과율이 거의 저하되지 않는다.
만일, 도 5와 같이 화소 영역(P)의 기판(110)에도 실리콘 산화막(11a) 및 실리콘 질화막(11b)이 적층된 구조의 차단층(11)이 형성될 경우 실리콘 질화막(11b)은 실리콘 산화막(11a)에 비해 투과율이 20% 정도 낮고, 빛의 파동(oscillation)을 증가시키기 때문에 광의 투과율이 저하된다.
도 6은 광 투과율을 측정한 그래프로서, 본 발명에 따른 도 2의 평판 표시 장치의 광 투과율(선 A)이 도 5의 평판 표시 장치의 광 투과율(선 B)보다 20% 정도 높고, 빛의 파동도 적은 것을 확인할 수 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 7a를 참조하면, 도 4a 내지 도 4e와 동일한 제조 공정을 통해 박막 트랜지스터(224) 및 캐패시터(227)를 형성한다. 그리고 박막 트랜지스터(224) 및 캐패시터(227)를 포함하는 상부에 평탄화층(217)을 형성하고, 비아홀을 통해 소스 전극(216a) 또는 드레인 전극(216b)과 연결되도록 화소 전극(2185)을 형성한다.
도 7b를 참조하면, 화소 전극(218)을 포함하는 평탄화층(217) 상에 발광 영역의 화소 전극(218)이 노출되도록 화소 정의막(219)을 형성한다. 그리고 노출된 화소 전극(218) 상에 유기 발광층(220)을 형성하고, 유기 발광층(220)을 포함하는 화소 정의막(219) 상에 캐소드 전극(221)을 형성한다.
상기와 같이 구성된 하부 기판(210) 상부에 봉지 기판(230)을 배치하고, 밀봉재에 의해 하부 기판(210) 및 봉지 기판(230)이 서로 합착되도록 밀봉한다.
상기 평판 표시 장치는 화소 전극(218) 및 캐소드 전극(221)에 소정의 전압이 인가되면 화소 전극(218)을 통해 주입되는 정공과 캐소드 전극(221)을 통해 주입되는 전자가 유기 발광층(220)에서 재결합하게 되고, 이 과정에서 발생되는 에너지 차이에 의해 유기 발광층(220)으로부터 방출된 광이 하부 기판(210)을 통해 외부로 출사됨으로써 문자나 화상을 표시한다.
따라서 표시 패널(200)에서 실질적으로 광이 투과하는 영역 즉, 화소 영 역(P)의 투과율이 휘도에 많은 영향을 미치는데, 본 발명의 평판 표시 장치는 화소 영역(P)의 기판(210) 상에 게이트 절연층(213), 층간 절연막(215) 및 평탄화층(217)만 형성되기 때문에 광 투과율이 거의 저하되지 않는다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 평판 표시 장치의 일 실시예를 설명하기 위한 사시도.
도 2 및 도 5는 도 1에 도시된 화소 영역 및 박막 트랜지스터를 설명하기 위한 단면도.
도 3은 본 발명에 따른 평판 표시 장치의 다른 실시예를 설명하기 위한 단면도.
도 4a 내지도 4e는 본 발명에 일 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 6은 본 발명에 따른 평판 표시 장치의 투과율을 측정한 그래프.
도 7a 및 도 7b는 본 발명에 다른 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 211: 차단층 11a, 211a: 실리콘 산화막
11b, 211b: 실리콘 질화막 12a, 212a: 활성층
12b, 212b: 하부 전극 13, 213: 게이트 절연층
14a, 214a: 게이트 전극 14b, 214b: 상부 전극
15, 215: 층간 절연막 16a, 216a: 소스 전극
16b, 216b: 드레인 전극 17, 217: 평탄화층
100, 200: 표시 패널 110, 120, 210. 230: 기판
111: 게이트 라인 112: 데이터 라인
113: 화소 영역 114, 224: 박막 트랜지스터
115, 218: 화소 전극 116, 123: 편광판
117, 227: 캐패시터 121: 컬러 필터
130: 액정층 122: 공통 전극
219: 화소 정의막 220: 유기 발광층
221: 캐소드 전극

Claims (17)

  1. 화소 영역 및 소자 형성 영역을 포함하는 제 1 기판;
    상기 제 1 기판의 소자 형성 영역 상에 형성된 박막 트랜지스터;
    상기 제 1 기판 및 상기 박막 트랜지스터 사이에 상기 박막 트랜지스터와 수직적으로 대응되도록 형성되며 실리콘 산화막 및 실리콘 질화막의 적층 구조로 형성된 차단층;
    상기 박막 트랜지스터를 포함하는 상기 제 1 기판 상에 형성되며, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극이 노출되도록 비아홀이 형성된 평탄화층;
    상기 화소 영역을 포함하는 상기 평탄화층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 형성된 화소 전극;
    상기 제 1 기판과 대향하도록 배치된 제 2 기판;
    상기 제 2 기판 상에 형성된 공통 전극; 및
    상기 제 1 기판 및 상기 제 2 기판 사이에 주입된 액정층을 포함하는 평판 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 박막 트랜지스터는 상기 차단층 상에 상기 차단층과 수직적으로 대응되도록 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층;
    상기 활성층 상에 형성된 게이트 절연층;
    상기 채널 영역의 상기 게이트 절연층 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상기 제 1 기판 상에 형성되며, 상기 소스 영역 및 드레인 영역의 활성층이 노출되도록 콘택홀이 형성된 층간 절연막; 및
    상기 층간 절연막 상에 형성되며, 상기 콘택홀을 통해 상기 소스 영역 및 드레인 영역의 활성층과 연결된 소스 전극 및 드레인 전극을 포함하는 평판 표시 장치.
  4. 제 3 항에 있어서, 상기 차단층이 상기 제 1 기판 및 상기 활성층 사이에 형성되고, 상기 차단층의 상부 표면은 상기 활성층에 의해 완전히 덮이는 평판 표시 장치.
  5. 제 1 항에 있어서, 상기 활성층이 폴리 실리콘으로 형성된 평판 표시 장치.
  6. 제 1 항에 있어서, 상기 제 1 기판 상에 매트릭스 형태로 배열되며, 상기 박막 트랜지스터와 연결된 게이트 라인 및 데이터 라인을 더 포함하는 평판 표시 장치.
  7. 화소 영역 및 소자 형성 영역을 포함하는 제 1 기판;
    상기 제 1 기판의 소자 형성 영역 상에 형성된 박막 트랜지스터;
    상기 제 1 기판 및 상기 박막 트랜지스터 사이에 상기 박막 트랜지스터와 수직적으로 대응되도록 형성되며 실리콘 산화막 및 실리콘 질화막의 적층 구조로 형성된 차단층;
    상기 박막 트랜지스터를 포함하는 상기 제 1 기판 상에 형성되며, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극이 노출되도록 비아홀이 형성된 평탄화층;
    상기 화소 영역을 포함하는 상기 평탄화층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 형성된 화소 전극;
    상기 화소 전극 상에 형성된 유기 발광층; 및
    상기 유기 발광층 상에 형성된 캐소드 전극을 포함하는 평판 표시 장치.
  8. 삭제
  9. 제 7 항에 있어서, 상기 박막 트랜지스터는 상기 차단층 상에 상기 차단층과 수직적으로 대응되도록 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층;
    상기 활성층 상에 형성된 게이트 절연층;
    상기 채널 영역의 상기 게이트 절연층 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상기 제 1 기판 상에 형성되며, 상기 소스 영역 및 드레인 영역의 활성층이 노출되도록 콘택홀이 형성된 층간 절연막; 및
    상기 층간 절연막 상에 형성되며, 상기 콘택홀을 통해 상기 소스 영역 및 드레인 영역의 활성층과 연결된 소스 전극 및 드레인 전극을 포함하는 평판 표시 장치.
  10. 제 9 항에 있어서, 상기 차단층이 상기 제 1 기판 및 상기 활성층 사이에 형성되고, 상기 차단층의 상부 표면은 상기 활성층에 의해 완전히 덮이는 평판 표시 장치.
  11. 제 7 항에 있어서, 상기 활성층이 폴리 실리콘으로 형성된 평판 표시 장치.
  12. 화소 영역 및 소자 형성 영역을 포함하는 기판이 제공되는 단계;
    상기 화소 영역 및 소자 형성 영역을 포함하는 기판 상에 실리콘 산화막 및 실리콘 질화막의 적층 구조로 차단층을 형성하는 단계;
    상기 소자 형성 영역의 상기 차단층 상에 활성층을 형성하는 단계;
    상기 차단층이 상기 활성층의 하부에만 배치되도록 상기 차단층 중 상기 활성층 측부로 노출된 부분을 제거하는 단계;
    상기 활성층을 포함하는 상기 기판 상에 게이트 절연층을 형성하는 단계;
    상기 활성층 상부의 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 층간 절연막을 형성한 후 소스 영역 및 드레인 영역의 상기 활성층을 노출시키는 단계;
    상기 층간 절연막 상에 상기 활성층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극을 포함하는 상기 층간 절연막 상에 평탄화층을 형성한 후 상기 소스 전극 또는 드레인 전극을 노출시키는 단계; 및
    상기 화소 영역을 포함하는 상기 평탄화층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 화소 전극을 형성하는 단계를 포함하는 평판 표시 장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 활성층은 폴리 실리콘으로 형성하는 평판 표시 장치의 제조 방법.
  14. 삭제
  15. 제 12 항에 있어서, 상기 차단층을 제거하는 단계는 건식 식각으로 진행하는 평판 표시 장치의 제조 방법.
  16. 제 15 항에 있어서, 상기 건식 식각은 유도결합플라즈마(Inductively Coupled Plasma) 식각인 평판 표시 장치의 제조 방법.
  17. 제 12 항에 있어서, 상기 화소 전극을 포함하는 상기 평탄화층 상에 화소 정의막을 형성하는 단계;
    발광 영역의 상기 화소 전극이 노출되도록 상기 화소 정의막을 패터닝하는 단계;
    노출된 상기 화소 전극 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 캐소드 전극을 형성하는 단계를 더 포함하는 평판 표시 장치의 제조 방법.
KR1020090100197A 2009-10-21 2009-10-21 평판 표시 장치 및 그의 제조 방법 KR101056250B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090100197A KR101056250B1 (ko) 2009-10-21 2009-10-21 평판 표시 장치 및 그의 제조 방법
JP2010108551A JP5161263B2 (ja) 2009-10-21 2010-05-10 平板表示装置及びその製造方法
US12/792,639 US8400589B2 (en) 2009-10-21 2010-06-02 Flat panel display device and method of manufacturing the same
CN2010102220351A CN102043296B (zh) 2009-10-21 2010-07-05 平板显示装置及其制造方法
TW099122464A TWI418909B (zh) 2009-10-21 2010-07-08 平面顯示裝置和製造其之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090100197A KR101056250B1 (ko) 2009-10-21 2009-10-21 평판 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110043187A KR20110043187A (ko) 2011-04-27
KR101056250B1 true KR101056250B1 (ko) 2011-08-11

Family

ID=43879044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090100197A KR101056250B1 (ko) 2009-10-21 2009-10-21 평판 표시 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US8400589B2 (ko)
JP (1) JP5161263B2 (ko)
KR (1) KR101056250B1 (ko)
CN (1) CN102043296B (ko)
TW (1) TWI418909B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002274A (ko) * 2016-06-29 2018-01-08 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN103000635A (zh) * 2011-09-08 2013-03-27 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法以及平面显示装置
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20130110490A (ko) 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20140029992A (ko) * 2012-08-31 2014-03-11 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
CN103022048B (zh) * 2012-12-12 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制备方法、有机发光二极管显示装置
KR101996438B1 (ko) * 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
JP2015002075A (ja) * 2013-06-14 2015-01-05 ソニー株式会社 発光素子、表示装置及び照明装置
KR102081602B1 (ko) * 2013-11-13 2020-04-14 엘지디스플레이 주식회사 투명표시장치
KR102283456B1 (ko) * 2013-12-18 2021-07-30 삼성디스플레이 주식회사 광투과율 제어가 가능한 표시 장치
TWI553836B (zh) * 2014-05-07 2016-10-11 群創光電股份有限公司 顯示裝置
US9658501B2 (en) * 2015-07-31 2017-05-23 Shenzhen China Star Optoelectronics Technology Co. Ltd. Fringe field switching array substrate and production method thereof and display apparatus
KR102563157B1 (ko) 2015-08-26 2023-08-04 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
WO2017034122A1 (ko) * 2015-08-26 2017-03-02 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
KR102540811B1 (ko) * 2015-12-04 2023-06-07 삼성디스플레이 주식회사 표시 장치
US10304994B2 (en) * 2017-04-10 2019-05-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Organic light emitting display panel
KR20210022808A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11374063B2 (en) * 2019-12-20 2022-06-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel with color filter layer and anti-reflection film layer and manufacturing method thereof
CN111679525B (zh) * 2020-06-22 2021-06-01 武汉华星光电技术有限公司 显示面板及其制作方法
CN114724459B (zh) * 2022-03-10 2024-04-19 武汉华星光电技术有限公司 显示基板和显示面板
KR102526473B1 (ko) 2022-12-08 2023-04-27 최혁 안전난간

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708722B1 (ko) * 2005-10-22 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JP3924384B2 (ja) 1998-09-10 2007-06-06 シャープ株式会社 薄膜トランジスタ
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
KR100674238B1 (ko) 2000-12-30 2007-01-25 비오이 하이디스 테크놀로지 주식회사 고이동도 자기정렬 티에프티 제조방법
KR100482328B1 (ko) 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100626910B1 (ko) 2002-05-21 2006-09-20 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
KR100521272B1 (ko) 2002-12-20 2005-10-12 삼성에스디아이 주식회사 휘도가 개선된 유기전계 발광표시장치
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP4163567B2 (ja) * 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
JP4708710B2 (ja) 2004-01-07 2011-06-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2005209583A (ja) * 2004-01-26 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置
TWI231153B (en) 2004-02-26 2005-04-11 Toppoly Optoelectronics Corp Organic electroluminescence display device and its fabrication method
KR20060078581A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101211265B1 (ko) 2005-08-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100671647B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR101243945B1 (ko) * 2006-05-09 2013-03-13 엘지디스플레이 주식회사 수직 배향 모드 액정표시장치용 컬러필터 기판과 그제조방법
JP2007334297A (ja) 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR100796654B1 (ko) 2006-06-02 2008-01-22 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100722118B1 (ko) 2006-09-04 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR20080097056A (ko) 2007-04-30 2008-11-04 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP4487318B2 (ja) 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
WO2009028730A1 (ja) * 2007-08-31 2009-03-05 Citizen Holdings Co., Ltd. 液晶パネル及び液晶パネルの製造方法
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
TWI355735B (en) 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
KR100964227B1 (ko) 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101372852B1 (ko) 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708722B1 (ko) * 2005-10-22 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002274A (ko) * 2016-06-29 2018-01-08 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
KR102572763B1 (ko) 2016-06-29 2023-08-29 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법

Also Published As

Publication number Publication date
US8400589B2 (en) 2013-03-19
KR20110043187A (ko) 2011-04-27
JP2011090281A (ja) 2011-05-06
JP5161263B2 (ja) 2013-03-13
TWI418909B (zh) 2013-12-11
US20110090438A1 (en) 2011-04-21
CN102043296A (zh) 2011-05-04
TW201116914A (en) 2011-05-16
CN102043296B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
KR101056250B1 (ko) 평판 표시 장치 및 그의 제조 방법
US7787168B2 (en) Display device and method for fabricating the same
KR100993416B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101049003B1 (ko) 평판 표시 장치 및 그의 제조 방법
TWI424237B (zh) 顯示裝置及製造其之方法
KR101035914B1 (ko) 평판 표시 소자 및 그의 제조방법
US9778530B2 (en) Thin film transistor array substrate and manufacturing method thereof
CN100477170C (zh) 电光装置的制造方法
KR101279324B1 (ko) 액티브 매트릭스 유기전계발광소자 및 그 제조방법
US8907347B2 (en) Thin film transistor array panel and method for manufacturing the same, and liquid crystal display
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
KR100769433B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20210405477A1 (en) Array substrate, manufacturing method thereof, and display panel
KR101074409B1 (ko) 평판 표시 소자 및 그의 제조방법
KR20060014869A (ko) 액정 표시 장치
JP4631300B2 (ja) 表示装置の製造方法
KR100934811B1 (ko) 특성이 향상된 박막트랜지스터를 구비한 액정표시소자
KR20090070761A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 액정 표시 장치
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
JP2008263059A (ja) 半導体装置、その製造方法、及び表示装置
KR20040061340A (ko) 액정 표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 9