JP3935246B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3935246B2 JP3935246B2 JP22180397A JP22180397A JP3935246B2 JP 3935246 B2 JP3935246 B2 JP 3935246B2 JP 22180397 A JP22180397 A JP 22180397A JP 22180397 A JP22180397 A JP 22180397A JP 3935246 B2 JP3935246 B2 JP 3935246B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- liquid crystal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタを備えた液晶表示装置に関わり、画素電極に対向して設けられる蓄積容量生成用の電極を配した構造に関する。
【0002】
【従来の技術】
図10と図11は、従来の薄膜トランジスタ型液晶表示装置において、ゲート配線Gとソース配線Sなどの部分を基板上に備えた薄膜トランジスタアレイ基板の一構造例を示すものである。
図10と図11に示す薄膜トランジスタアレイ基板において、ガラスなどの透明の基板13上に、ゲート配線Gとソース配線Sとがマトリクス状に配線されている。また、ゲート配線Gとソース配線Sとで囲まれた領域が画素部1とされ、各画素部1には薄膜トランジスタ3が設けられている。
【0003】
図10と図11に示す薄膜トランジスタ3は逆スタガ型の一般的な構成のものであり、ゲート配線Gとこのゲート配線Gの一部を兼用して設けられたゲート電極2上に、ゲート絶縁膜3を設け、ゲート電極2上のゲート絶縁膜3上にアモルファスシリコン(a-Si)からなる半導体能動膜4をゲート電極2に対向させて設け、更にこの半導体能動膜4の一側端部と他側端部上に導電材料からなるドレイン電極6とソース電極7とを相互に対向させて設けて構成されている。なお、半導体能動膜4の両側の上部側にはリンなどのドナーとなる不純物を高濃度にドープしたアモルファスシリコンなどのオーミックコンタクト膜8、8が形成されている。
【0004】
そして、前記ゲート絶縁膜3とソース電極6とドレイン電極7などの上を覆ってこれらの上に絶縁膜からなるパッシベーション膜10が設けられ、パッシベーション膜10の上には、ドレイン電極7の上からドレイン電極7の側方側にかけて画素部1のほぼ全域を占めるようにITO(インジウムスズ酸化物)などの透明導電材料からなる画素電極11が設けられている。また、画素電極11とパッシベーション膜10上には図示略の配向膜が形成され、この配向膜上方に液晶が設けられるとともに、コモン電極を備えた対向基板が設けられてアクティブマトリクス型液晶表示装置が構成されていて、前記透明画素電極11によって液晶分子に電界を印加すると液晶分子の配向制御ができるようになっている。
【0005】
次に、図10と図11に示す構造の液晶表示装置にあっては、基板13上にゲート電極2を形成する際に同時形成された補助電極12が画素電極11と対向させて設けられている。この補助電極12は、図11に示すように画素電極11の外周部に対応して画素部1の輪郭を囲むように環状に設けられたもので、画素電極11と補助電極12とでゲート絶縁膜3とパッシベーション膜10とを挟むことで容量を構成し、この容量を蓄積容量として利用することで液晶駆動の際に必然的に発生する寄生容量による影響を抑制できるように構成されている。
また、前記構造の液晶表示装置にあっては、通常、透明基板13の裏側にバックライトを設け、このバックライトから出された光を配向制御された液晶が遮るか透過させるかによって使用者に明暗を認識させる構成になっている。
【0006】
【発明が解決しようとする課題】
図10と図11に示す構造であると、画素電極11と補助電極12の間にゲート絶縁膜3とパッシベーション膜10を挟むことで蓄積容量を構成できるので、液晶駆動上の利点を有するが、以下に説明する問題を有していた。
まず、ゲート絶縁膜3はゲート電極2と半導体能動膜4との間に絶縁のために介在させる膜であり、特に膜質を良好にする必要があるために、成膜条件を厳格に管理する必要があるのに対し、パッシベーション膜10はゲート絶縁膜3ほど厳密に膜質を要求されないために一般にゲート絶縁膜3よりも寛容な成膜条件で形成されている。
ここで図10と図11に示す従来構造のように画素電極11と補助電極12の間にゲート絶縁膜3とパッシベーション膜10を挟むことで蓄積容量を構成する構成であると、2つの絶縁膜で蓄積容量を構成することになるので、蓄積容量を多くとることができないとともに、蓄積容量を規定値に制御することが難しくなり易い問題があった。
【0007】
本発明は前記事情に鑑みてなされたもので、従来構造よりも蓄積容量の設定を容易にして信号の安定化を図り、開口率の向上を図り得るとともに、製造時に必要とするマスク枚数を削減して製造工程の簡略化を図り得る液晶表示装置の提供を目的とする。
【0008】
【課題を解決するための手段】
本発明は前記課題を解決するために、基板上にゲート配線とソース配線とがマトリクス状に設けられ、前記ゲート配線と前記ソース配線の各交差点近傍に前記ゲート配線と電気的に接続するゲート電極が形成され、前記ソース配線が前記ゲート配線及びゲート電極上に形成した第1絶縁膜上に形成されるとともに、半導体能動膜が前記第1絶縁膜を介して前記ゲート電極上方に形成され、前記半導体能動膜上に前記ソース配線と接続するソース電極及び該ソース電極と離隔してドレイン電極がそれぞれ形成され、前記第1絶縁膜上に容量生成用の電極膜が少なくとも前記ソース配線に近接させて並設され、前記電極膜、ソース配線、ソース電極、ドレイン電極及び半導体能動膜を設けた第1絶縁膜上に第2絶縁膜が形成され、さらに画素電極が前記電極膜と協働して容量を形成するよう前記ドレイン電極に接続させて前記第2絶縁膜上に形成されたことを特徴とする。
【0009】
本発明構造にあっては、従来構造の如く複数の絶縁膜ではなく、単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と同一の蓄積容量とすれば、蓄積容量を構成するための電極の対向面積を少なくすることができ、これにより液晶表示装置としての開口率を向上させることができる。
更に本発明構造にあっては、単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と比較して蓄積容量を構成するための電極の対向面積を同一の対向面積とすれば、蓄積容量を増加させることができ、信号の安定化を図ることができる。
上述の構成では誘電体膜となる第2絶縁膜を電極膜と画素電極とで挟んで蓄積容量を構成することにより、蓄積容量を構成するための誘電体膜を単一膜としたので、従来構造の如く複数の絶縁膜から構成する場合よりも蓄積容量の設定が正確にできるようになる。
【0010】
更に、本発明の構成において画素電極の縁部と電極膜により第2絶縁膜を挟む構造とするならば、画素電極縁部側の発生させる電気力線が画素電極の中央部分側の発生させる電気力線と異なるようになるので、画素電極の中央部分側が発生させる電気力線に沿って配向する液晶と、画素電極の縁部側が発生させる電気力線に沿って配向する液晶の配向状態を若干異ならせることができ、これにより、液晶表示装置として見た場合に、画素電極の中央部側の電気力線に沿う液晶と、画素電極の縁部側の異なる電気力線に沿う液晶とで2通りの配向状態を生み出すことができ、マルチドメイン化できるので、液晶表示装置の視野角が狭いという問題をこれらの配向状態の異なる液晶で補うことができる。
【0011】
次に本発明において、電極膜が前記第1絶縁膜を貫通して直接ゲート配線に接続されてなることを特徴とする構成でも良い。この構成により、フォトリソ工程で製造する場合に使用するマスク枚数を削減し、歩留まり向上を図る。
次に本発明において、前記画素電極形成時に前記電極膜と前記ゲート配線とを電気的に接続する連絡路を形成したことを特徴とする構成でも良い。この構成により、画素電極の形成と同時に電極膜とゲート配線とを電気的に接続する連絡路を形成できる。
【0012】
次に本発明は、基板上に互いに平行な複数のソース配線、該ソース配線と接続するソース電極及び該ソース電極と隔離したドレイン電極がそれぞれ形成され、前記ソース電極とドレイン電極とを接続する半導体能動膜が設けられ、前記ソース配線、ソース電極、ドレイン電極及び半導体能動膜を設けた基板上に第1絶縁膜が設けられ、前記ゲート電極が前記第1絶縁膜を介して前記半導体能動膜上方に形成されるとともに、前記第1絶縁膜上に前記ゲート電極と接続するゲート配線が前記ソース配線と互いに交差するよう設けられ、前記第1絶縁膜上に容量生成用の電極膜が少なくとも前記ゲート配線に近接させて並設され、前記電極膜、ゲート配線及びゲート電極を設けた第1絶縁膜上に第2絶縁膜が形成され、更に画素電極が前記電極膜と協働して容量を構成するよう前記ドレイン電極に接続させて前記第2絶縁膜上に形成されたことを特徴とする。
【0013】
この構造においても先の構造と同様に、単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と同一の蓄積容量とすれば、蓄積容量を構成するための電極の対向面積を少なくすることができ、これにより液晶表示装置としての開口率を向上させることができる。また、複数の絶縁膜を用いていた従来構造と比較して蓄積容量を構成するための電極の対向面積を同一の対向面積とすれば、蓄積容量を増加させることができ、信号の安定化を図ることができる。
【0014】
【発明の実施の形態】
以下に本発明の各実施形態を詳細に説明するが、本発明がこれらの実施形態に限定されるものではないのは勿論である。
図1と図2は本発明を逆スタガ型のアクティブマトリクス液晶表示装置に適用した第1の形態の要部を示すもので、この例の液晶表示装置30は、薄膜トランジスタアレイ基板31と、この薄膜トランジスタアレイ基板31に平行に離間して設けられた透明の対向基板32と、前記薄膜トランジスタアレイ基板31と対向基板32との間に封入された液晶33を具備して構成されている。
前記薄膜トランジスタアレイ基板31には、図10、図11に示した従来の構造と同様に多数のソース配線35と多数のゲート配線36が、平面視した場合に図2に示すようにマトリクス状になるように配列形成され、ソース配線35とゲート配線36とで囲まれた多数の領域のそれぞれが画素部37とされ、各画素部37に対応する領域にそれぞれITO(インジウムスズ酸化物)等の透明導電材料からなる画素電極38が形成されるとともに、各画素部37の隅部において、隣接する他の画素部37の一部にまたがるように薄膜トランジスタTが設けられている。
【0015】
図2は、ソース配線35とゲート配線36とで囲まれた1つの画素部37に対応して設けられた薄膜トランジスタTの部分とその周囲部分を拡大して示す平面図で、薄膜トランジスタアレイ基板31には画素部37が多数整列形成されて液晶表示装置30としての表示画面が構成されている。
この形態の薄膜トランジスタアレイ基板31の構造を更に詳細に説明すると、基板40上にCr、Mo等の遮光性導電材料からなるゲート配線36が多数相互に平行に形成され、各ゲート配線36の一部分がゲート電極41とされるとともに、このゲート電極41と基板40を覆って第1絶縁膜(ゲート絶縁膜)42が設けられ、ゲート電極41上の第1絶縁膜42上に半導体能動膜43がゲート電極41と対向させて積膜され、この半導体能動膜43の両端部側にn+膜などからなるオーミックコンタクト膜45、46が半導体能動膜43の中央部側に間隙をあけて相互に離間して積膜されている。
【0016】
なお、この形態の構造においてオーミックコンタクト膜45、46はゲート電極41の一側と他側にそれぞれ設けられているので、一方のオーミックコンタクト膜45が1つの画素部37の領域内に設けられると、他方のオーミックコンタクト膜46が隣接する他の画素部37の領域内に設けられている。
また、オーミックコンタクト膜45に接続するようにCr、Mo等の遮光性導電材料からなるドレイン電極48が、オーミックコンタクト膜46に接続するようにCr、Mo等の遮光性導電材料からなるソース電極49がそれぞれ形成されている。
【0017】
次に、薄膜トランジスタTと第1絶縁膜42とを覆って第2絶縁膜(パッシベーション膜)50が設けられ、この第2絶縁膜50上であって、画素部37に対応する領域を覆うように画素電極38が設けられ、この画素電極38は、薄膜トランジスタTのドレイン電極48の端部上の第2絶縁膜50に形成された導通孔51に形成された接続導通膜52によりドレイン電極48に接続されている。
更に、図2に示すようにソース配線35の薄膜トランジスタ形成側における第1絶縁膜42上には、ソース配線35に沿う配線状のトランジスタ側第1電極膜53が設けられていてこのトランジスタ側第1電極膜53が図1に示すように第2絶縁膜50に覆われている。
【0018】
このトランジスタ側第1電極膜53は、図2に示すように隣接する薄膜トランジスタT、Tの間の部分においてソース配線35と平行に延在された直線部55と、薄膜トランジスタTを迂回するように直線部55に連続された折曲部56とから構成されている。そして、第1電極膜53の直線部55が画素電極38の縁部に対向する位置に形成されていて、直線部55の内側部分を画素電極38の縁部の位置よりも若干内側に、直線部55の外側部分を画素電極38の縁部の位置よりも若干外側になるように配置して直線部55が設けられるとともに、薄膜トランジスタTに近い部分において折曲部56の一部分もその内側部分を画素電極38の縁部の位置よりも若干内側に、折曲部56の縁部側の一部分を画素電極38の縁部の位置よりも若干外側になるように配置して折曲部56が配置されている。
【0019】
図2においてソース配線35の薄膜トランジスタ側と反対側における第1絶縁膜42上には、ソース配線35に沿って直線状に配置されたソース側第1電極膜58が設けられるとともに、このソース側第1電極膜58はその内側部分を画素電極38の縁部の位置よりも若干内側にその外側部分を画素電極38の縁部の位置よりも若干外側になるように配置して第1絶縁膜42上に設けられ、ソース側第1電極膜58も図1に示すように第2絶縁膜50により覆われている。
前記第1電極膜53・・・、58・・・はそれぞれソース配線35・・・に沿って基板40のソース配線35・・・の各端部側にまで延出されて基板40の端部側において相互に接続されて接地され、各第1電極膜53・・・、58・・・は接地電位とされるようになっている。なお、ソース配線35・・・の各端部側にまで延出された各第1電極膜53、58の端部側の接続には、例えば、第2絶縁膜50にコンタクトホールを形成し、画素電極38を形成する場合に使用する透明導電膜で相互接続した構造とされている。
【0020】
一方、図1に示すように薄膜トランジスタアレイ基板31に対して設けられている対向基板32の液晶側には、透明の基板61側から順にカラーフィルタ62とコモン電極膜63とが積膜されている。前記カラーフィルタ62は、表示に寄与しない薄膜トランジスタ部分やゲート配線部分およびソース配線部分等を覆い隠すためのブラックマトリクスと、画素電極38を設けた画素部37で表示に寄与する部分を通過する光を透過させ、更に、カラー表示をするためのカラー画素部を主体として構成されている。これらのカラー画素部は、液晶表示装置がカラー表示の構造の場合に必要とされ、画素部毎に設けられているが、隣接する画素部において色違いとなるように、例えば、R(赤)、G(緑)、B(青)の3元色のものが色の配置の偏りのないように規則的に、あるいはランダムに配置されている。
なお、図1に示す断面構造では薄膜トランジスタアレイ基板31の液晶側と対向基板32の液晶側に設けられる配向膜は省略してあるとともに、薄膜トランジスタアレイ基板31の外側と対向基板32の外側に設けられる偏光板などを省略してある。
【0021】
次に、図1と図2に示す構造の液晶表示装置の作用と効果について説明する。
本願のこの形態の構造においては、スイッチング素子である薄膜トランジスタTの作動によって所望の画素部37の画素電極38と対向基板側のコモン電極膜63間に電圧を印加するか否かを切り換えることで表示非表示を切り替えて使用することができる。
【0022】
従って電圧を印加した画素部37に対応する領域の液晶分子の配向制御を行うことができ、基板40の下側に設けたバックライトからの光線を導入することにより、このバックライトの光線を液晶分子の配向制御状態により偏光するかそのまま通過させることで暗状態と明状態に切り換えることができる。
次に、第1電極膜53、58を設け、これらに対して第2絶縁膜50を介して対峙するように画素電極38の縁部を配することでこれらの間に蓄積容量を形成することができ、この容量で液晶表示装置に生じる寄生容量の一部を打ち消すことができ、薄膜トランジスタTの安定動作を図ることができる。
また、第1電極膜53、58と画素電極38は第2絶縁膜50のみを介して対向されているので、2つの物理的性質の異なる絶縁膜を介して蓄積容量を構成していた従来構造に比べて容量を正確に設定できる結果、薄膜トランジスタTの安定動作を図ることができる。即ち、この実施形態の構造にあっては、従来構造の如く複数の絶縁膜ではなく、単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と同一の蓄積容量とすれば、蓄積容量を構成するための電極の対向面積(画素電極38の縁部と第1電極膜53、58の対向面積)を少なくすることができ、これにより液晶表示装置としての開口率を向上させることができる。
また、単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と比較して蓄積容量を構成するための電極の対向面積(画素電極38の縁部と第1電極膜53、58の対向面積)を同一の対向面積とすれば、蓄積容量を増加させることができ、信号の安定化を図ることができる。
【0023】
次に、第1電極膜53、58はそれぞれ接地電位とされているので、画素電極38が発生させる電界において、接地された第1電極膜53、58と対向する縁部の領域における電界は画素電極38の中央部側の領域が発生させる電界と異なることになる。このことから、液晶の配向性が画素電極38の中央部側に対応する領域と画素電極38の第2電極膜38A、38B側の領域とで異なることになり、マルチドメイン化できるので、これにより液晶表示装置が従来から問題としている視野角依存性を緩和することができるようになる。
【0024】
即ち、画素電極38から発せられた電気力線は、画素電極38の中央部側領域では対向基板32のコモン電極膜63に向かうが、画素電極38の縁部側において電気力線は第1電極膜53、58側に引き寄せられるように歪んで発生するので、この歪んでいる電気力線に対して直角方向に液晶分子にトルクが作用する結果、液晶分子は、画素電極38の中央部側領域に対応するものと、第1電極膜53、58に対峙する画素電極38の縁部側に対応するもので複数のドメインを構成しながらホモジニアス配向状態をとる。この結果、電界を印加することで自動的に複数のドメインを生じさせることができ、これにより同じチルト角のホモジニアス配向状態の液晶分子からなるドメインを画素部37毎に複数有する状態に自動的に変えることができる。
よって、液晶表示装置における上下方向での急激でかつ非対称なコントラストの変化が確実に緩和されて対称化し、中間調における階調の反転が生じない領域が拡大する効果を確実に得ることができ、これにより、視野角依存性の少ない、広視野角特性の液晶表示装置を得ることができる。
【0025】
次に、図3は本発明に係る液晶表示装置の第2の実施形態を示すもので、この形態の構造では、画素電極38の縁部に対応させて設ける第1電極膜70を各画素部37において環状に形成し、第1電極膜70を画素電極38のほぼ全周に対応する形状にした点に特徴がある。なお、各画素部37に設けられた第1電極膜70はソース配線35に平行に配置された接続導体71によって相互に接続されて各接続導体71は基板のソース配線の各端部側にまで延出されて基板の端部側において相互に接続されて接地され、各第1電極膜70・・・は接地電位とされるようになっている。
その他の構造については先に図1と図2を基に説明した形態の構造と同等である。
【0026】
図3に示す構造においても図1と図2に示す構造と同等の効果を得ることができる。
また、図3に示す構造では画素電極38から発せられた電気力線は、画素電極38のほぼ全周に設けられた第1電極膜70側に引き寄せられるように放射状に歪んで生じるので、この放射状に歪んでいる電気力線に対して直角方向に液晶分子にトルクが作用する結果、液晶分子は複数のドメインを構成しながらホモジニアス配向状態をとる。この結果、電界を印加することで自動的に複数のドメインを生じさせることができ、これにより同じチルト角のホモジニアス配向状態の液晶分子からなるドメインを画素部37毎に複数有する状態に自動的に変えることができる。
よって、画素電極38のほぼ全周という、図1と図2を基に説明した先の形態の構造よりも広い面積で電気力線の歪を生じさせることができ、先の形態の構造よりも更にマルチドメイン化を図ることができ、液晶表示装置における上下方向での急激でかつ非対称なコントラストの変化が確実に緩和されて対称化し、中間調における階調の反転が生じない領域が拡大する効果を確実に得ることができ、これにより、視野角依存性の少ない、広視野角特性の液晶表示装置を得ることができる。
【0027】
図4と図5は、本発明に係る液晶表示装置の第3の実施形態を示すもので、この形態の構造は、蓄積容量生成用の電極膜の構造が先の形態の構造と異なるものとされている。
この形態の液晶表示装置80は、薄膜トランジスタアレイ基板81と、この薄膜トランジスタアレイ基板81に平行に離間して設けられた透明の対向基板82と、前記薄膜トランジスタアレイ基板81と対向基板82との間に封入された液晶83を具備して構成されている。
前記薄膜トランジスタアレイ基板81には、図10、図11に示した従来の構造と同様に多数のソース配線85と多数のゲート配線86が、平面視した場合にマトリクス状になるように配列形成され、ソース配線85とゲート配線86とで囲まれた多数の領域のそれぞれが画素部87とされ、各画素部87に対応する領域にそれぞれITO(インジウムスズ酸化物)等の透明導電材料からなる画素電極88が形成されるとともに、各画素部87の隅部に薄膜トランジスタT'が設けられている。
【0028】
図4は、ソース配線85とゲート配線86とで囲まれた1つの画素部87に対応して設けられた薄膜トランジスタT'の部分とその周囲部分を拡大して示す平面図で、薄膜トランジスタアレイ基板81には画素部87が多数整列形成されて液晶表示装置80としての表示画面が構成されている。
この形態の薄膜トランジスタアレイ基板81の構造を更に詳細に説明すると、各画素部87において基板90上にCr、Mo等の遮光性導電材料からなるゲート配線86が多数相互に平行に形成され、各ゲート配線86の一部分を延出させてゲート電極91が形成されるとともに、このゲート電極91と基板90を覆って第1絶縁膜(ゲート絶縁膜)92が設けられ、ゲート電極91上の第1絶縁膜92上に半導体能動膜93がゲート電極91と対向させて積膜され、この半導体能動膜93の両端部側にn+膜などからなるオーミックコンタクト膜を介してドレイン電極98とソース電極99がそれぞれ形成され、更に第1絶縁膜92上にソース配線85が形成されている。
【0029】
次に、薄膜トランジスタT'と第1絶縁膜92とソース配線85を覆って第2絶縁膜(パッシベーション膜)100が設けられ、この第2絶縁膜100上であって、画素部87に対応する領域の大部分を覆うように画素電極88が設けられるとともに、この画素電極88は薄膜トランジスタT'のドレイン電極98の端部上の第2絶縁膜100に形成されたコンタクトホール101に形成された接続導通膜88aによりドレイン電極98に接続されている。また、画素電極88の薄膜トランジスタT'との接続部と反対側の部分には、隣接する隣の画素部87に対応するゲート配線86の領域まで延在する延出部88Aが形成され、この延出部88Aが、1つの画素部87に対応するゲート配線86の長さの半分程の部分に被さるように形成されている。
【0030】
更に、画素部87において薄膜トランジスタT'を設けていない側の画素電極87の端部側であって第1絶縁膜92上には、左右のソース配線85に挟まれるように第1電極膜103が設けられていてこの第1電極膜103を覆って前記第2絶縁膜100が形成されている。
この第1電極膜103には、画素電極88と同様に隣接する隣の画素部87に対応するゲート配線86の領域まで延在する延出部103Aが形成され、この延出部103Aは、先の延出部88Aよりも広い部分を占めるように形成されている。そして、ゲート配線86上において、延出部103Aに覆われていない部分の第1絶縁膜92と第2絶縁膜100とにゲート配線86に通じるコンタクトホール105が形成され、更に、コンタクトホール105に隣接する位置の第2絶縁膜100に第1電極膜103に通じるコンタクトホール106が形成されていて、両コンタクトホール105、106に渡って形成された連絡路107によりゲート配線86と第1電極膜103とが電気的に接続されている。なお、画素電極88の縁部において、第1電極膜103とそれに対して第2絶縁膜100を介して対向する画素電極88の端部88Aが対向電極となって両者と第2絶縁膜100とで容量を構成する。
【0031】
図4と図5に示す構造によれば、第1電極膜103と画素電極88の端部88Aとの間に第2絶縁膜100を挟んで蓄積容量を構成できるので、この蓄積容量で液晶表示装置に生じる寄生容量の一部を打ち消すことができ、薄膜トランジスタT'の安定動作を図ることができる。
また、第1電極膜103と画素電極88の端部88Aは第2絶縁膜100のみを介して対向されているので、2つの物理的性質の異なる絶縁膜を介して蓄積容量を構成していた従来構造に比べて容量設定が正確に設定できる結果、薄膜トランジスタT'の安定動作を図ることができる。
【0032】
次に、図4と図5に示す構造の薄膜トランジスタアレイ基板の構造を採用した場合の利点について、この構造を製造する方法に関連付けて説明する。
図4と図5に示す薄膜トランジスタアレイ基板を製造するには、基板90の上面全部にCr、Mo等の遮光性の導電性金属膜を形成し、これにマスク(1枚目)を使用して不要部分をエッチングで除去するパターニングを施して基板上に図4に平面構造を示すゲート電極とゲート配線を形成する。
次にこれらの上に第1絶縁膜(ゲート絶縁膜)と半導体能動膜とオーミックコンタクト膜を成膜し、これらの上にマスク(2枚目)を使用してからパターニングし、アイランド状の半導体能動膜とオーミックコンタクト膜を形成する。
【0033】
次いでこれらの上に導電性金属膜を被覆してからマスク(3枚目)を使用してパターニングを行い、ソース電極とソース配線とドレイン電極と隣接するソース配線間の第1電極膜を形成する。次に、ソース電極とドレイン電極間のアイランド状のオーミックコンタクト膜と半導体能動膜の不要部分をエッチングにより除去して薄膜トランジスタとしてのチャネル部を形成する。ここでは、先のパターニングにより形成したソース電極とソース配線とドレイン電極と隣接するソース配線間の第1電極膜をマスクとして利用できるので、チャネル部形成用に特別にマスクは必要ない。
【0034】
続いてこれらの上に第2絶縁膜(パッシベーション膜)を形成し、この第2絶縁膜にマスク(4枚目)を施してからエッチングしてゲート配線に達するコンタクトホールと第1電極膜に達するコンタクトホールとドレイン電極に達するコンタクトホールを形成する。なおここで、ゲート配線に達するコンタクトホールを形成するには第2絶縁膜に加えて第1絶縁膜もエッチングするが、第1絶縁膜の下には導電性金属膜のゲート配線が存在するのでこの部分でエッチングは停止する。
次いで、コンタクトホール加工済みの第2絶縁膜の上にITOの透明導電膜を成膜すると透明導電膜は第2絶縁膜上と各コンタクトホールを埋めるように成膜される。ここで更にマスク(5枚目)を使用して透明電極膜をパターニングして画素電極を形成する。そして、コンタクトホールを覆った透明画素電極部分を残すことで、第2絶縁膜下の第1導電膜と第1絶縁膜下のゲート配線とを電気的に接続する連絡路を形成することができ、これにより図4と図5に示す構造の薄膜トランジスタアレイ基板81を得ることができる。
【0035】
以上の製造方法で薄膜トランジスタアレイ基板を製造すると使用するマスクの使用枚数を5枚とすることができ、必要マスク枚数をできるだけ少なくして製造工程を簡略化でき、歩留まり向上を図ることができる。特に、後述する方法では6枚のマスクを必要とするが、この例の製造方法であれば5枚のマスクうぃ使用することで製造することができるので歩留まり向上に寄与する。
【0036】
図6と図7は、図4と図5に示す構造の液晶表示装置と基本的な構造を同一として、ゲート配線86と画素電極108の端部108aとの接続構造を別の構造とした場合の形態を示す。
この形態においては、第1絶縁膜(ゲート絶縁膜)122と第2絶縁膜(パッシベーション膜)128を積膜しているが、画素電極108の端部108aとともに蓄積容量を構成する第1電極膜123の構造と接続状態が先の形態と異なっているが、蓄積容量を生成できる点について同等の効果を奏する。
まず、第1絶縁膜122のみにゲート配線86に通じるコンタクトホール124が形成され、このコンタクトホール124を利用して設けられた連絡路125により第1電極膜103とゲート配線86とが接続されている。また、画素電極108の縁部に設けた延出部108Aは1つの画素部108の幅に相当する幅とされ、1つの画素部87に相当するゲート配線86の大部分を覆うように延出形成され、第1電極膜103も1つの画素部87に相当するゲート配線86の大部分を覆うように延出形成されている。
【0037】
図6と図7に示す薄膜トランジスタアレイ基板を製造するには、基板90上に先の形態の場合と同様にマスク(1枚目)を用いるパターニングを行ってゲート電極とゲート配線を形成する。次に、これらの上に先の形態の場合と同様に第1絶縁膜を形成し、更にマスク(2枚目)を用いてアイランド状の半導体能動膜とオーミックコンタクト膜を形成する。
【0038】
次いでゲート絶縁膜の上にマスク(3枚目)を使用してパターニングを行い、コンタクトホールを形成し、次いでそれらの上にソース電極とドレイン電極形成用の導電性金属膜を形成し、マスク(4枚目)を使用してパターニングを行い、ソース電極とソース配線とドレイン電極および蓄積容量用の電極を形成する。続いてここでパターニングした膜を利用して半導体能動膜のチャネル部分のエッチングを行い、チャネルを形成する。続いてこれらを覆うSiNxのパッシベーション膜を積膜する。
【0039】
次にマスク(5枚目)を用いてパッシベーション膜のエッチングを行い、ドレイン電極に達するコンタクトホールを形成する。
次にこれらの上にITOの透明画素電極形成用の成膜を行い、マスク(6枚目)を用いて透明画素電極を形成し、同時に蓄積容量形成用の電極も形成して図6に断面構造を示す構造を得ることができる。
以上のような製造方法を採用することにより、図6に示す構造を6枚のマスクを使用することで得ることができる。
【0040】
図8と図9は、順スタガ型の液晶表示装置に本発明を適用した実施形態を示す断面図と平面図である。
この例の液晶表示装置130は、薄膜トランジスタアレイ基板131と、この薄膜トランジスタアレイ基板131に平行に離間して設けられた透明の対向基板132と、前記薄膜トランジスタアレイ基板131と対向基板132との間に封入された液晶133を具備して構成されている。
前記薄膜トランジスタアレイ基板131には、図10、図11に示した従来の構造と同様に多数のソース配線135と多数のゲート配線136が、平面視した場合にマトリクス状になるように配列形成され、ソース配線135とゲート配線136とで囲まれた多数の領域のそれぞれが画素部137とされ、各画素部に対応する領域にそれぞれITO(インジウムスズ酸化物)等の透明導電材料からなる画素電極138が形成されるとともに、各画素部137の隅部に、隣接する他の画素部137の一部に薄膜トランジスタT1が設けられている。
【0041】
図9は、ソース配線135とゲート配線136とで囲まれた1つの画素部137に対応して設けられた薄膜トランジスタT1の部分とその周囲部分を拡大して示す平面図で、薄膜トランジスタアレイ基板131には画素部137が多数整列形成されて液晶表示装置130としての表示画面が構成されている。
本形態の薄膜トランジスタアレイ基板131の構造を更に詳細に説明すると、各画素部137において基板140上にソース配線135が多数相互に平行に形成され、各ソース配線135の一部分がソース電極149とされるとともに、このソース電極149に対向するように基板140上にドレイン電極148が形成され、基板140上にソース電極149とドレイン電極148とに接続するように半導体能動膜143が設けられ、これらを覆って第1絶縁膜(ゲート絶縁膜)142が設けられ、半導体能動膜143上の第1絶縁膜142上にゲート電極141が半導体能動膜143と対向させて積膜されている。
【0042】
次に、薄膜トランジスタT1と第1絶縁膜142とを覆って第2絶縁膜(パッシベーション膜)150が設けられ、この第2絶縁膜150上であって、画素部137に対応する領域を覆うように画素電極138が設けられ、この画素電極138は薄膜トランジスタT1のドレイン電極148の端部上の第1絶縁膜142および第2絶縁膜150に形成された導通孔151に形成された接続導通膜152によりドレイン電極148に接続されている。
【0043】
次に、画素電極138の縁部に対応させて設けられる第1電極膜170は各画素部137において環状に形成され、第1電極膜170を画素電極138のほぼ全周に対応する形状されている。なお、各画素部137に設けられた第1電極膜170はゲート配線136に平行に配置された接続導体171によって相互に接続されて各接続導体171は基板のゲート配線の各端部側にまで延出されて基板の端部側において相互に接続されて接地され、各第1電極膜170・・・は接地電位とされるようになっている。また、画素電極138において第1電極膜170と対向する部分は第2電極膜138Aとされている。
【0044】
以上のような構造の順スタガ型の薄膜トランジスタを用いる液晶表示装置130にあっても、図3で示した実施形態の場合と同等の効果を得ることができる。即ち、蓄積容量を画素電極138の全周囲の第1電極膜170と、それに対峙する第2電極膜138Aで構成することができるので、液晶表示装置に必然的に生じる寄生容量の一部を打ち消して薄膜トランジスタT1の安定動作を図ることができる。
即ちこの実施形態の構造にあっては、従来構造の如くゲート絶縁膜とパッシベーション膜との複数の絶縁膜ではなく、パッシベーション膜150だけの単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と同一の蓄積容量とすれば、蓄積容量を構成するための電極の対向面積(画素電極138の縁部と第1電極膜170の対向面積)を少なくすることができ、これにより液晶表示装置としての開口率を向上させることができる。
また、単一膜で蓄積容量を構成するので、複数の絶縁膜を用いていた従来構造と比較して蓄積容量を構成するための電極の対向面積(画素電極138の縁部と第1電極膜170の対向面積)を同一の対向面積とすれば、蓄積容量を増加させることができ、信号の安定化を図ることができる。
【0045】
また、図8と図9に示す構造では画素電極138から発せられた電気力線は、画素電極138のほぼ全周に設けられた第1電極膜170側に引き寄せられるように放射状に歪んで生じるので、この放射状に歪んでいる電気力線に対して直角方向に液晶分子にトルクが作用する結果、液晶分子は複数のドメインを構成しながらホモジニアス配向状態をとる。この結果、電界を印加することで自動的に複数のドメインを生じさせることができ、これにより同じチルト角のホモジニアス配向状態の液晶分子からなるドメインを画素部137毎に複数有する状態に自動的に変えることができる。
よって、画素電極138のほぼ全周という、広い面積で電気力線の歪を生じさせることができ、マルチドメイン化を図ることができるので、液晶表示装置における上下方向での急激でかつ非対称なコントラストの変化が確実に緩和されて対称化し、中間調における階調の反転が生じない領域が拡大する効果を確実に得ることができ、これにより、視野角依存性の少ない、広視野角特性の液晶表示装置を得ることができる。
【0046】
【実施例】
図1と図2に示す本発明構造の薄膜トランジスタアレイ基板と、図10と図11に示す従来構造の薄膜トランジスタアレイ基板の蓄積容量を比較した。
図1と図2に示す構造において、1つの画素部において蓄積容量を構成する第1電極膜と第2電極膜との間の対向面積を675μm2に設定し、それらの間に厚さ0.4μmの窒化ケイ素からなるパッシベーション膜を誘電体膜とすると、0.1pFの容量を得ることができた。
これに対し、図10と図11に示す構造において、1つの画素部において蓄積容量を構成する第1電極膜と第2電極膜との間の対向面積を1000μm2に設定し、それらの間に厚さ0.4μmの窒化ケイ素からなるパッシベーション膜と厚さ0.3μmの窒化ケイ素からなるゲート絶縁膜を誘電体膜とすると、0.085pFの容量を得ることができた。
以上のことから、図1と図2に示す構造を採用することで、同一対向面積において70%程度蓄積容量を増大させることができた。
なお、パッシベーション膜の比誘電率においては従来構造も本発明構造もほぼ等しく約6.7であった。
【0047】
次に、図10と図11に示す先の例で得られた蓄積容量と同じ蓄積容量で図1と図2に示す構造を採用すると、0.085pFの容量を得るために、第1電極膜と第2電極膜との間の対向面積を1.5%減少させることができたので、同一蓄積容量とした場合に液晶表示装置の開口率を約1%向上させることができた。
【0048】
【発明の効果】
以上説明したように本発明による薄膜トランジスタによれば、逆スタガ構造の薄膜トランジスタを備える液晶表示装置において、ゲート絶縁膜と半導体能動膜を区分する第1絶縁膜とは別個に設けられる第2絶縁膜を介して第1電極膜と画素電極とを対峙させて設け、第2絶縁膜のみを誘電体膜として蓄積容量を構成したので、従来構造の如く2種類の絶縁膜を電極膜で挟んで蓄積容量を構成していた構造に比べて同一対向電極面積ならば蓄積容量を向上させることができ、薄膜トランジスタの安定動作を図ることができる。また、蓄積容量を従来構造と同一容量にするならば、対向電極面積を少なくできて液晶表示装置としての開口率を向上させることができる。
また、ソース電極およびドレイン電極を形成する膜と第1電極膜を形成する膜を兼用することができるので、ソース電極およびドレイン電極を形成する際の成膜処理とパターニング処理で同時に第1電極膜も形成でき、画素電極を形成する際の成膜処理とパターニング処理で同時に対向電極も形成できるので、製造工程を複雑にすることもなく、歩留まりを低下させることなく蓄積容量生成用の電極膜を得ることができる。
前記の構造において、第1絶縁膜と第2絶縁膜を貫通する連絡路で画素電極をゲート配線に接続するならば、画素電極を形成する際のパターニングで同時に連絡路も形成できるので、使用するマスク枚数を少なくすることで製造工程を簡略化することができる。
【0049】
次に、第1電極膜が接地電位とされた場合、画素電極が発生させる電界において、接地された第1電極膜と対向する縁部の領域における電界は画素電極の中央部側の領域が発生させる電界と異なることになる。このことから、液晶の配向性が画素電極の中央部側に対応する領域と画素電極の第2電極膜側の領域とで異なることになり、マルチドメイン化できるので、これにより液晶表示装置が従来から問題としている視野角依存性を緩和することができるようになる。
即ち、画素電極から発せられた電気力線は、画素電極の中央部側領域では対向基板のコモン電極膜に向かうが、画素電極の縁部側において電気力線は第1電極膜側に引き寄せられるように歪んで発生するので、この歪んでいる電気力線に対して直角方向に液晶分子にトルクが作用する結果、液晶分子は、画素電極の中央部側領域に対応するものと、第1電極膜に対峙する画素電極の縁部側に対応するもので複数のドメインを構成しながらホモジニアス配向状態をとる。この結果、電界を印加することで自動的に複数のドメインを生じさせることができ、これにより同じチルト角のホモジニアス配向状態の液晶分子からなるドメインを画素部毎に複数有する状態に自動的に変えることができる。
よって、液晶表示装置における上下方向での急激でかつ非対称なコントラストの変化が確実に緩和されて対称化し、中間調における階調の反転が生じない領域が拡大する効果を確実に得ることができ、これにより、視野角依存性の少ない、広視野角特性の液晶表示装置を得ることができる。
【0050】
次に、前記の構造を逆スタガ型の薄膜トランジスタを備えた液晶表示装置ではなく、請求項4に記載の如く順スタガ型の薄膜トランジスタを備えた液晶表示装置に適用することもでき、その場合も同等の効果を得ることができる。
【図面の簡単な説明】
【図1】 本発明に係る逆スタガ型の第1の実施形態の液晶表示装置の断面図。
【図2】 同第1の実施形態の液晶表示装置の平面図。
【図3】 本発明に係る第2の実施形態の液晶表示装置の平面図。
【図4】 本発明に係る第3の実施形態の液晶表示装置の平面図。
【図5】 同第3の実施形態の液晶表示装置の断面図。
【図6】 本発明に係る第4の実施形態の液晶表示装置の断面図。
【図7】 同第4の実施形態の液晶表示装置の平面図。
【図8】 本発明に係る順スタガ型の液晶表示装置の実施形態を示す断面図。
【図9】 同液晶表示装置の一実施形態を示す平面図。
【図10】 従来の液晶表示装置の一例に備えられている薄膜トランジスタアレイ基板の断面図。
【図11】 従来の液晶表示装置の一例に備えられている薄膜トランジスタアレイ基板の平面図。
【符号の説明】
T、T'、T1・・・薄膜トランジスタ、30、80、110、130・・・液晶表示装置、31、81、111、131・・・薄膜トランジスタアレイ基板、
32、82、112、132・・・対向基板、33、83、113、133・・・液晶、38、88、108、138・・・画素電極、40、90、140・・・基板、
41、91、141・・・ゲート電極、42、92、122、142・・・第1絶縁膜(ゲート絶縁膜)、43、93・・・半導体能動膜、49、99・・・ソース電極、48、98・・・ドレイン電極、50、100、128、150・・・第2絶縁膜(パッシベーション膜)、170・・・第1電極膜。
Claims (1)
- 基板上にゲート配線とソース配線とがマトリクス状に設けられ、前記ゲート配線と前記ソース配線の各交差点近傍に前記ゲート配線と電気的に接続するゲート電極が形成され、前記ソース配線が前記ゲート配線及びゲート電極上に形成した第1絶縁膜上に形成されるとともに、半導体能動膜が前記第1絶縁膜を介して前記ゲート電極上方に形成され、前記半導体能動膜上に前記ソース配線と接続するソース電極及び該ソース電極と離隔してドレイン電極がそれぞれ形成され、前記第1絶縁膜上に容量生成用の電極膜が少なくとも前記ソース配線に近接させて並設され、前記電極膜、ソース配線、ソース電極、ドレイン電極及び半導体能動膜を設けた第1絶縁膜上に第2絶縁膜が形成され、さらに画素電極が前記電極膜と協働して容量を形成するよう前記ドレイン電極に接続させて前記第2絶縁膜上に形成され、
前記ゲート配線に到達するように前記第1絶縁膜および前記第2絶縁膜を貫通して形成されたコンタクトホールの内部と、前記第2絶縁膜上と、前記電極膜に到達するように前記第2絶縁膜を貫通して形成されたコンタクトホールの内部とにわたって延び、前記ゲート配線と前記電極膜とを接続する連絡路が形成されることを特徴とする液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22180397A JP3935246B2 (ja) | 1997-08-18 | 1997-08-18 | 液晶表示装置 |
TW087111355A TW426811B (en) | 1997-08-18 | 1998-07-13 | Liquid crystal display apparatus |
KR1019980032510A KR100314200B1 (ko) | 1997-08-18 | 1998-08-11 | 액정표시장치 |
US09/132,921 US6184945B1 (en) | 1997-08-18 | 1998-08-12 | Liquid crystal display apparatus in which electrode film forming capacitor in cooperation with pixel electrode is connected to gate wiring via connecting path |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22180397A JP3935246B2 (ja) | 1997-08-18 | 1997-08-18 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1164884A JPH1164884A (ja) | 1999-03-05 |
JP3935246B2 true JP3935246B2 (ja) | 2007-06-20 |
Family
ID=16772449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22180397A Expired - Lifetime JP3935246B2 (ja) | 1997-08-18 | 1997-08-18 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6184945B1 (ja) |
JP (1) | JP3935246B2 (ja) |
KR (1) | KR100314200B1 (ja) |
TW (1) | TW426811B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3134866B2 (ja) * | 1999-02-05 | 2001-02-13 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
US6791647B1 (en) * | 1999-02-24 | 2004-09-14 | Lg Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device |
JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
JP3414343B2 (ja) * | 1999-11-26 | 2003-06-09 | 日本電気株式会社 | イメージセンサ及びその製造方法 |
KR20020002052A (ko) * | 2000-06-29 | 2002-01-09 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 모드 액정 표시 장치의 제조방법 |
KR100685914B1 (ko) * | 2000-09-05 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 멀티 도메인 액정표시소자 및 그 제조방법 |
KR100729767B1 (ko) * | 2001-01-31 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100404989B1 (ko) * | 2001-10-09 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
KR100592386B1 (ko) | 2003-12-18 | 2006-06-22 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자 및 그 제조방법 |
KR101057776B1 (ko) | 2003-12-24 | 2011-08-19 | 엘지디스플레이 주식회사 | 유기전계발광소자 및 그 제조방법 |
TWI264590B (en) * | 2004-10-28 | 2006-10-21 | Au Optronics Corp | Thin film transistor array and repairing method thereof |
KR101204365B1 (ko) * | 2006-01-16 | 2012-11-26 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
JP2009122244A (ja) | 2007-11-13 | 2009-06-04 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法、及び表示装置 |
KR101481690B1 (ko) | 2008-07-23 | 2015-01-12 | 삼성디스플레이 주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01100518A (ja) * | 1987-10-14 | 1989-04-18 | Hitachi Ltd | アクティブマトリクス基板の製造方法 |
JPH04326329A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
JPH06194687A (ja) | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
US5508540A (en) * | 1993-02-19 | 1996-04-16 | Hitachi, Ltd. | Semiconductor integrated circuit device and process of manufacturing the same |
KR100359795B1 (ko) * | 1995-08-22 | 2003-01-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
KR100218293B1 (ko) * | 1995-12-08 | 1999-09-01 | 구본준 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
KR100192447B1 (ko) * | 1996-05-15 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
-
1997
- 1997-08-18 JP JP22180397A patent/JP3935246B2/ja not_active Expired - Lifetime
-
1998
- 1998-07-13 TW TW087111355A patent/TW426811B/zh not_active IP Right Cessation
- 1998-08-11 KR KR1019980032510A patent/KR100314200B1/ko not_active IP Right Cessation
- 1998-08-12 US US09/132,921 patent/US6184945B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW426811B (en) | 2001-03-21 |
US6184945B1 (en) | 2001-02-06 |
JPH1164884A (ja) | 1999-03-05 |
KR100314200B1 (ko) | 2002-09-17 |
KR19990023506A (ko) | 1999-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4392737B2 (ja) | 液晶表示装置用アレー基板、及びその製造方法 | |
US6038003A (en) | Liquid crystal display and method of manufacturing the same | |
US8253913B2 (en) | Liquid crystal display and thin film transistor array panel therefor | |
US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
US7292303B2 (en) | Liquid crystal display and panel therefor including regular and successive regular domain defining members | |
US7016005B2 (en) | Liquid crystal display device having dispersed picture element electrodes | |
KR100498632B1 (ko) | 액정 표시패널 및 그 제조방법 | |
JP3935246B2 (ja) | 液晶表示装置 | |
KR19990024711A (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 | |
US8144280B2 (en) | Liquid crystal display | |
US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
JPH09159996A (ja) | アクティブマトリックス型液晶表示パネル | |
KR20050014414A (ko) | 다중 도메인 액정 표시 장치 | |
US20060066781A1 (en) | Color filter panel, and liquid crystal display including color filter panel | |
US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
US20060290829A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
US6611311B1 (en) | Active-matrix display screen | |
US6833897B2 (en) | IPS-LCD device with a color filter formed on an array substrate | |
US7847889B2 (en) | Panel for display device with light blocking on blue color filter and liquid crystal display | |
WO2004017129A1 (en) | Pixel array for display device and liquid crystal display | |
KR101551303B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
US20110019140A1 (en) | Liquid crystal display and manufacturing method thereof | |
KR20040062015A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
KR20020096228A (ko) | 액정표시장치용 어레이기판 제작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |