JP2007121793A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2007121793A
JP2007121793A JP2005315729A JP2005315729A JP2007121793A JP 2007121793 A JP2007121793 A JP 2007121793A JP 2005315729 A JP2005315729 A JP 2005315729A JP 2005315729 A JP2005315729 A JP 2005315729A JP 2007121793 A JP2007121793 A JP 2007121793A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
gate insulating
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005315729A
Other languages
English (en)
Inventor
Takayuki Kato
隆幸 加藤
Shinichiro Nomura
慎一郎 野村
Hironori Sugiyama
裕紀 杉山
Takao Shintani
隆夫 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005315729A priority Critical patent/JP2007121793A/ja
Publication of JP2007121793A publication Critical patent/JP2007121793A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】クロストークやフリッカ等の表示不良を良好に抑えることができる小画素面積もしくは高精細化された液晶表示装置及びその製造方法を提供すること。
【解決手段】本発明の液晶表示装置は、透明基板11上にマトリクス状に設けられた複数の信号線17及び走査線16と、前記走査線に平行に設けられた補助容量線18と、薄膜トランジスタTFTと、前記薄膜トランジスタTFTのドレイン電極Dに電気的に接続された画素電極20とを備えた液晶表示装置10において、走査線16及び補助容量線18と信号線17との交差部は、それぞれゲート絶縁膜25、25及び半導体層19、19により分離されているとともに、画素電極20が位置する部分の補助容量線18の表面にはゲート絶縁膜25よりも厚さが薄い絶縁層26を介して前記薄膜トランジスタTFTのドレイン電極Dが延在されていることを特徴とする。
【選択図】 図2

Description

本発明は液晶表示装置及びその製造方法に関し、特に画素ごとの開口率を減少させることなく補助容量電極の容量を増大させた、比較的小さな画素面積ないしは高精細化に好適な液晶表示装置及びその製造方法に関する。
近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用されている。液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、この一対の基板間に形成された液晶層と、からなり、基板上の電極に電圧が印加されることにより、液晶分子を再配列することで光の透過率を可変して種々の映像を表示するものである。
このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成し、この両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ(Thin Film Transistor :TFT)、液晶に電圧を印加する表示電極及び信号を保持するための補助容量を形成する補助容量線が形成されたアレイ基板と、表面に赤(R)、緑(G)、青(B)等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板とからなり、両基板間に液晶が封入された構成を備えている。
アレイ基板に形成される補助容量線は、信号線から供給される信号の電荷を一定期間保持する補助容量を形成するために設けられるものであり、補助容量はこの補助容量線とTFTのドレイン電極ないしは画素電極の一部を電極とし、TFTのゲート電極を覆うゲート絶縁膜を誘電体としてコンデンサを形成することにより設けられている。なお、この補助容量線は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から形成されている。
ところで、この補助容量は、液晶表示装置のクロストークあるいはフリッカを防止する観点から、容量を多くする必要があるが、近年の技術革新に伴って液晶表示装置の小型化・高精細化が進展したことにより個々の画素サイズが小さくなったため、画素ごとの開口率を考慮すると補助容量を多くとるために補助容量線自体を太くすることは現実的に困難である。
上記のような問題点を解決するものとして、下記特許文献1に開示された液晶表示装置のアレイ基板70を図4を用いて説明する。なお、図4(a)はアレイ基板の平面図、図4(b)は図4(a)のX−X断面図である。
この液晶表示装置のアレイ基板70は、図4に示すように、透明な絶縁基板71上にアルミニウム、クロム、モリブデン、窒化クロム、窒化モリブデンまたはこれらの合金などの導電物質からなる走査線72、補助容量線73及び長方形の補助容量パターン74が形成されている。走査線72は薄膜トランジスタTFTのゲート電極Gに接続されており、補助容量パターン74は補助容量線73に接続されている。
絶縁基板71上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる厚さ2500〜4500Åのゲート絶縁膜75が走査線72、補助容量線73及び補助容量パターン74を覆っている。ゲート絶縁膜75上にはゲート電極Gと重なり、非晶質シリコンなどからなる半導体パターン76が形成されている。半導体パターン76の一部とゲート絶縁膜75上には導電物質からなる信号線77及び補助容量用導電パターン78が形成されている。信号線77は縦方向に延びており、TFTのソース電極Sを兼ねている。
補助容量用導電パターン78はこのような信号線77と同一層に島形状で形成されており、ゲート絶縁膜75を介してその下部に位置する補助容量パターン74と重なって補助容量を形成する。この時、補助容量用導電パターン78は後述する画素電極79と電気的に接続されている。
そして、このような信号線77、補助容量用導電パターン78及び半導体パターン76を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護絶縁膜80が覆っている。保護絶縁膜80にはドレイン電極Dの上部にコンタクトホール81が形成されており、補助容量用導電パターン78の上部に開口82が設けられている。そして、保護絶縁膜80上には画素電極79が形成され、コンタクトホール81を介して画素電極79とドレイン電極Dとが電気的に接続されているとともに、開口82を介して補助容量用導電パターン78と画素電極79とが接続され、結果として補助容量用導電パターン78とドレイン電極Dとが画素電極79を介して電気的に接続される。この画素電極79はITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)のような透明導電物質で形成されている。
このような従来技術において、画素電極79は、補助容量線73及び補助容量用導電パターン78と重なるが、補助容量線73とは保護絶縁膜80及びゲート絶縁膜75を間に置いて補助容量を形成し、また、画素電極79は補助容量用導電パターン78に電気的に接続されているが、補助容量用導電パターン78は補助容量パターン74とゲート絶縁膜75を隔てて他の補助容量を形成する。この場合、補助容量用導電パターン78と補助容量パターン74の間に介在しているゲート絶縁膜75の厚さが薄いために、補助容量パターン74が画素電極79と重なって補助容量を形成する場合に比べて同一の重畳面積を有しても更に大きい静電容量を確保することができる。したがって、下記特許文献1に開示されている液晶表示装置においては、補助容量パターン74及び補助容量線73の面積を広げなくても静電容量を増加させることができるので、静電容量対比開口率を向上させることができるというものである。
特表2005−506575号公報(図8、図9、段落[0069]〜[0085])
しかしながら、上記特許文献1に開示された液晶表示装置のアレイ基板70においては、静電容量(補助容量)が、補助容量用導電パターン78と補助容量パターン74とを電極とし、その間に設けられているゲート絶縁膜75を誘電体としており、このゲート絶縁膜75の厚さは薄いとされているが、それでもゲート絶縁膜75の厚さは2500〜4500Åともあるため、クロストークあるいはフリッカ等の表示不良を抑制するのに十分な補助容量を確保するためには、やはり遮光性の導電物質からなる補助容量パターン74の面積を大きくせざるを得ない。すなわち、上記特許文献1に開示された液晶表示装置のアレイ基板70において、補助容量を大きくするにはゲート絶縁膜75の厚さを薄くすることによっても可能であるが、ゲート絶縁膜75の厚さそのものをより薄くするとゲート絶縁膜75によって覆われるゲート電極Gや走査線72と他の部材との間の電気的絶縁性を保つことが困難となるため、直ちには採用し難い。
本願の発明者らは、上記の問題点に鑑み、補助容量を形成するコンデンサの効率をより高くする方法を種々検討した結果、この補助容量を形成するコンデンサの電極となる補助容量線と画素電極との間の距離、あるいは、補助容量線と画素電極に接続されたドレイン電極との距離をより短くするために、両者間に介在するゲート絶縁膜に換えてゲート絶縁膜よりも厚さが薄い絶縁層を介在させれば、両電極間距離をより縮めることができ、もって補助容量コンデンサの容量を増大させることができることを見出し、本発明に至ったものである。
すなわち、本発明の目的は、画素ごとの開口率を低下させることなく、しかもクロストークやフリッカ等の表示不良を抑制することができる、小画素面積もしくは高精細化した画素を有する液晶表示装置及びその製造方法を提供することにある。
本発明の上記第1の目的は以下の構成により達成し得る。すなわち、請求項1に係る液晶表示装置の発明は、透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
前記走査線と信号線の交差部及び補助容量線と信号線の交差部はそれぞれゲート絶縁膜及び互いに独立して設けられた半導体層により分離されており、
更に、前記補助容量線の表面には前記ゲート絶縁膜の厚さよりも薄い絶縁層を介して前記薄膜トランジスタのドレイン電極が延在されていることを特徴とする。
また、請求項2に係る発明は、請求項1に記載の液晶表示装置において、前記ゲート絶縁膜及び絶縁層は同一の材料からなることを特徴とする。
また、請求項3に係る発明は、請求項1に記載の液晶表示装置において、前記ゲート絶縁膜は複層構造を有し、前記絶縁層は前記複層構造のゲート絶縁膜の少なくとも一層と同一の材料からなることを特徴とする。
また、請求項4に係る発明は、請求項1に記載の液晶表示装置において、前記ゲート絶縁膜の厚さは2500〜5500Åであり、前記絶縁層の厚さは500〜1500Åであることを特徴とする
また、請求項5に係る発明は、請求項1に記載の液晶表示装置において、前記画素電極と前記ドレイン電極との間には層間絶縁膜が形成されており、前記層間絶縁膜の前記補助容量線上に位置する部分にはコンタクトホールが形成されており、前記コンタクトホールを介して前記画素電極と前記ドレイン電極の前記補助容量線上に延在された部分とが電気的に接続されていることを特徴とする。
また、請求項6に係る発明は、請求項1〜5のいずれかに記載の液晶表示装置において、前記画素電極の前記薄膜トランジスタ及び補助容量線上に位置する背面、あるいは、前記画素電極の背面全域を覆うように反射板が形成されていることを特徴とする。
更に、本発明の上記第2の目的は以下の方法により達成し得る。すなわち、請求項7に係る液晶表示装置の製造方法の発明は、
透明基板上に薄膜トランジスタのゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する工程と、
前記透明基板上の全面を覆うようにゲート絶縁膜及び半導体層を順次形成する工程と、
前記半導体層を、前記ゲート電極の表面、前記走査線及び補助容量線と信号線の交差部に対応する位置を残して、選択的に除去する工程と、
露出している前記ゲート絶縁膜の一部をエッチングにより除去して前記ゲート絶縁膜の厚さよりも薄い絶縁層を形成する工程と、
前記走査線及び補助容量線上に位置する半導体層と前記絶縁層の表面に前記走査線に直交する方向に複数本の信号線を設け、前記走査線及び信号線の交点近傍に薄膜トランジスタのソース電極及びドレイン電極を設けるとともに、前記ドレイン電極を前記補助容量線上の絶縁層を被覆するように延在させて補助容量を形成する工程と、
前記走査線及び信号線に囲まれた複数の領域のそれぞれに画素電極を形成するとともに、前記画素電極を前記薄膜トランジスタのドレイン電極に電気的に接続する工程と、
を含むことを特徴とする。
また、請求項8に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に基板温度を変えることによって複層構造としたことを特徴とする。
また、請求項9に係る発明は、請求項8に記載の液晶表示装置の製造方法において、前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにしたことを特徴とする。
また、請求項10に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を換えることにより組成の異なる複層構造としたことを特徴とする。
また、請求項11に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記ゲート絶縁膜の厚さを2500〜5500Åとし、前記絶縁層の厚さを500〜1500Åとしたことを特徴とする。
また、請求項12に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記画素電極を形成する前に、前記透明基板の表面全体に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記補助容量線上に位置する部分にコンタクトホールを設ける工程を含み、前記画素電極の形成時にコンタクトホールを介して前記ドレイン電極と前記画素電極とを電気的に接続するようにしたことを特徴とする。
また、請求項13に係る発明は、請求項7〜12のいずれかに記載の液晶表示装置の製造方法において、前記画素電極を形成する前に、前記画素電極の薄膜トランジスタ及び補助容量線に対応する位置の背面、あるいは、前記画素電極の背面全域を覆うように反射板を形成する工程を更に備えることを特徴とする。
本発明は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわち、本願の請求項1に係る発明によれば、補助容量線の表面に設けられた絶縁層を介して画素電極に接続されたドレイン電極が設けられているが、この絶縁膜の厚さはゲート絶縁膜の厚さよりも薄く、この絶縁層が補助容量の誘電体層を形成するため、補助容量を飛躍的に大きくでき、以って補助容量線の面積を大きくすることなく、クロストークやフリッカ等の表示不良を抑制することができる液晶表示装置が得られる。
すなわち、ゲート絶縁膜は本来層間の絶縁性を保つ目的で透明基板全体にわたって均一の厚さに設けられるが、特にTFTのゲート電極上、走査線及び補助容量線と信号線の交差部では静電耐圧を維持するためにゲート絶縁膜の厚さを薄くすることは不可能である。しかしながら、請求項1に係る発明では、ゲート電極上、走査線及び補助容量線と信号線の交差部では静電耐圧を維持するために必要なゲート絶縁膜の厚さを確保した上で、少なくとも補助容量線の表面に絶縁層を薄く形成したから、他の構成に何ら悪影響を与えることなく上述した効果を奏することが可能となる。
また、走査線及び補助容量線と信号線の交差部にはゲート絶縁膜の表面に半導体を設けたから、エッチングの際にこの半導体層をマスクとして利用できるようになるとともに、この半導体層の存在により静電気の局部集中が生じないようになるため、静電耐圧が向上する。なお、半導体層としてはアモルファスシリコン(a−Si)又はポリシリコン(p−Si)を用いることができるが、形成温度が低いことからa−Siを用いる方がよい。
また、請求項2及び3に係る発明によれば、従来例と同様に透明基板全体にゲート絶縁膜を形成した後に、必要な部分のみゲート絶縁膜の厚さを薄くした絶縁層を形成できるので、特に工数を増やすことなく請求項1に係る発明の効果を奏することができる液晶表示装置が得られる。
また、請求項4に係る発明によれば、ゲート絶縁膜の厚さが2500〜5500Åと絶縁性を損なわない程度の肉厚が保たれているとともに、絶縁層は500〜1500Åと薄肉になっているので、補助容量を従来例と比較すると大幅に大きくすることができる。なお、ゲート絶縁膜の厚さとしてはより好ましくは2800Å以上とし、絶縁層の厚さはより好ましくは1000Å前後とするとよい。
また、請求項5に係る発明によれば、走査線、信号線及び薄膜トランジスタ等の各種配線が形成された後に層間絶縁膜によってこれらの配線が覆われることとなるが、画素電極は、この層間膜の表面に設けられているため、表面が平らになる。そのため、液晶表示装置のセルギャップを均一にすることができ、表示画質の良好な液晶表示装置が得られる。更に、画素電極は、補助容量線上に設けたコンタクトホールを介してドレイン電極と電気的に導通させたので、このコンタクトホール上のセルギャップがその周囲のセルギャップとは相違しても、このセルギャップの部分は遮光性のドレイン電極によりバックライトからの光を遮光するので、表示品質に悪影響が出ることはない。
また、請求項6に係る発明によれば、画素電極の薄膜トランジスタ及び補助容量線に対応する位置の背面に反射板を設ければ簡単に半透過型の液晶表示装置とすることができ、更には、画素電極の背面全域を覆うように反射板を設ければ簡単に反射型の液晶表示装置とすることができる。
更に、請求項7に係る発明によれば、請求項1に係る発明の効果を奏する液晶表示装置を容易に製造することができることに加えて、ゲート絶縁膜及び半導体層を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層の成膜を行う方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程を1回少なくすることができるとともに、補助容量線の表面に絶縁層を残した半導体層をマスクとしてエッチングにより形成することができるため、リソグラフィー工程を1回少なくすることができ、しかも、ゲート絶縁膜のエッチング工程で生じるコンタミネーションの影響を受け難くなるためにTFTの特性が悪化することが少なくなる。
また、請求項8及び9に係る発明によれば、複層構造のゲート絶縁膜形成時に、単に周囲雰囲気を変更せずに単に基板温度を変えることによりそれぞれ組成が実質的に同一であるが物性が異なる複層構造のゲート絶縁膜を形成することができ、しかもこの物性の差異を利用してエッチングにより所定厚さの絶縁層のみを簡単に残すことができる。したがって、複層のゲート絶縁膜形成時に、各膜毎にエッチング処理を行わなくてもよいので、各膜の表面の汚染を避けることができるだけでなく、短時間に所定の絶縁膜及びゲート絶縁膜を形成することができるようになる。この場合、ゲート絶縁膜形成材料として窒化ケイ素、酸化ケイ素、酸化アルミニウム等を使用し得る。
また、請求項10に係る発明によれば、複層構造のゲート絶縁膜の形成時に、同一のゲート絶縁膜生成材料を用いて単に周囲雰囲気を変えることにより、異なる組成の薄膜からなる複層構造のゲート絶縁膜を形成することができ、しかもこの組成の差異に基づく物性の差異を利用してエッチングにより補助容量線の表面の絶縁層のみを残すことができる。したがって、複層のゲート絶縁膜形成時に、各膜毎にエッチング処理を行わなくてもよいので、各膜の表面の汚染を避けることができるだけでなく、短時間に所定の絶縁膜及びゲート絶縁膜を形成することができるようになる。この異なる組成の薄膜からなる複層構造のゲート絶縁膜は、窒化ケイ素層及び酸化ケイ素層からなることが好ましく、更には最上層が窒化ケイ素層からなることがより好ましい。
また、請求項11〜13に係る発明によればそれぞれ請求項4〜6に係る発明の液晶表示装置を製造することができる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するものであって、本発明をこの液晶表示装置及びその製造方法に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。
図1は本発明の一実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図であり、図2は図1の液晶表示装置のA−A断面図であり、また、図3(a)〜図3(j)は図1の液晶表示装置のアレイ基板を製造する製造工程を示す断面図である。なお、図3(a)〜図3(j)はいずれも図1のA−A断面に対応する位置の状態を示す。
本実施例の液晶表示装置10は、ガラス等からなる透明基板11、12上に各種配線等が形成されたアレイ基板13及びカラーフィルタ基板14からなる一対の基板の表面外周部をシール材(図示省略)により貼り合わせ、その内部に液晶層15が封入された構成を備えている。
アレイ基板13には、マトリクス状に形成された複数本の走査線16及び信号線17と、複数本の走査線16間に平行に設けられた複数本の補助容量線18と、ソース電極S、ゲート電極G、ドレイン電極D、及び半導体層19からなるTFTと、走査線16と信号線17とで囲まれた領域を覆うように設けられたITO(Indium Tin Oxide)ないしはIZO(Indium Zinc Oxide)等からなる透明な画素電極20とが設けられている。なお、TFTの半導体層19としてはアモルファスシリコン(a−Si)が通常用いられるが、場合によってはポリシリコン(p−Si)を用いる場合もある。
カラーフィルタ基板14には、アレイ基板13の画素領域に合わせてマトリクス状に設けられたブラックマトリクス21と、このブラックマトリクス21により囲まれた領域に設けられる赤(R)、緑(G)、青(B)等のカラーフィルタ22と、カラーフィルタ22を覆うように設けられた共通電極23とが通常設けられている。ただし、本発明はこれに限定されることなく、横電界方式の場合には共通電極がない場合もあり、白黒表示であればカラーフィルタがない場合もあり、更には、色補完型のカラー表示の場合には三原色ではなくもっと多くの種類のカラーフィルタで構成する場合もある。
次に上述の液晶表示装置のアレイ基板13の製造工程を図1及び図3を参照しながら説明する。先ず、図3(a)に示すように、透明基板11上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図3(b)に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数本の走査線16、ゲート電極G及びこれら複数本の走査線16の間にそれぞれ補助容量線18を形成する。なお、図3(b)においては走査線16から伸びるゲート電極Gと補助容量線18の一部を幅広とすることにより形成された補助容量電極18aも示されている。また、ここで示す走査線16及び補助容量線18は、画素電極との接合コンタクトをとるために、アルミニウムとモリブデンからなる複層構造となっている。
次に、図3(c)に示すように、前記工程によって走査線16と補助容量線18が形成された透明基板11を真空装置内で常法に従ってプラズマCVD(Chemical Vapor Deposition)法等により表面に所定厚さ(例えば4000Å)の窒化ケイ素からなるゲート絶縁膜25を形成し、更に、ゲート絶縁膜25の表面全体に例えばa−Si層及びna−Si層からなる半導体層19を所定の厚さ(例えばa−Si層1800Å及びna−Si層500Å)に形成する。このゲート絶縁膜25及び半導体層19は何れも真空装置から透明基板11を取り出すことなしに連続的に形成することができる。なお、ゲート絶縁膜の厚さは、少なくともTFTのゲート電極Gの表面で静電気によって絶縁破壊しないようにするため、2500〜5500Åとするとよい。
その後、図3(d)に示すように、TFTのゲート電極Gの表面、走査線16及び補助容量線18と信号線17の交差部に対応する位置のゲート絶縁膜25の表面にそれぞれ半導体層19、19及び19が残るように半導体層19をドライエッチングにより除去する。次いで、図3(e)に示すように、これらの半導体層19、19及び19をエッチング用のマスクとして使用し、半導体層19、19及び19により被覆されていない部分のゲート絶縁膜の一部を緩衝フッ酸により湿式エッチングないしはドライエッチングすることにより除去し、所定厚さ(例えば1000Å)の絶縁層26を形成する。この場合、ゲート絶縁膜25は単層膜を使用したため、エッチング時間を制御することにより所定厚さの絶縁層26を得ることができる。
次いで、透明基板11上に導電物質を成膜した後、図3(f)に示すように、走査線16に直交する方向に延びる複数本の信号線17、この信号線17から延設されて半導体層19に接続されるソース電極S、及び、補助容量電極18a上を覆うとともに一端が半導体層19に接続されるドレイン電極Dをパターニングする。これにより、透明基板11の走査線16及び信号線17との交差部近傍にはスイッチング素子となるTFTが形成される。
更に、図3(g)に示すように、これらの各種配線を覆うように透明基板11上に表面の安定化のための無機絶縁性材料からなる保護絶縁膜28を成膜し、続いて、図3(h)に示すように、アレイ基板13の表面を平坦化するためのポリイミド等の有機絶縁材料からなる層間膜29を成膜したのち、図3(i)に示すように、エッチングにより補助容量電極18a上に位置する層間膜29と保護絶縁膜28にコンタクトホール30を形成する。なお、このコンタクトホール30を形成する位置は、補助容量電極18a上に限らないが、コンタクトホール30が形成された部分は液晶表示装置10としてカラーフィルタ基板14と貼り合わせた際にその基板間距離、すなわちセルギャップが他の部分と異なるので、表示品質のバラつきが生じる恐れがあるために、好ましくは遮光性材料である補助容量電極18a上に設けた方がよい。
そして、図3(j)に示すように、走査線16及び信号線17によって囲まれた1画素領域ごとに例えばITOからなる画素電極20を形成する。このとき、光漏れを防止するために、好ましくは画素電極20の一部が走査線16及び信号線17上に位置し、かつ隣接する画素電極20同士が非接続状態となるように設ける。以上の工程によりアレイ基板13が製造される。
上述した製造方法によって形成されたアレイ基板13の補助容量は、補助容量電極18a及び画素電極20に接続されたドレイン電極Dがコンデンサの電極に相当し、補助容量電極18a及びドレイン電極Dとの間に配置された絶縁層26がコンデンサの誘電体に相当し、しかもこの絶縁層26からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ2500〜4500Åよりも大幅に薄い1000Åとなっているから、補助容量電極18aの面積を大きくしなくても補助容量を飛躍的に増大させることができる。
また、TFTのゲート電極Gの表面、走査線16及び補助容量線18と信号線17の交差部に対応する位置に設けられているゲート絶縁膜25は、厚さが2500〜5500Åと厚くなっているために絶縁性は十分に確保されている。加えて、走査線16及び補助容量線18と信号線17の交差部に対応する位置に設けられているゲート絶縁膜25の表面と信号線17との間にはそれぞれ半導体層19及び19を介して信号線17が積層されているため、信号線17に静電気が加わっても半導体層19及び19の存在により静電気の局部集中が生じないようになるため、静電耐圧が向上する。
以上述べたように、本発明の液晶表示装置によれば、補助容量電極18aの面積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。
また、本発明の液晶表示装置の製造方法によれば、ゲート絶縁膜及び半導体層を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層の成膜を行う方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程を1回少なくすることができるとともに、補助容量線の表面に絶縁層を残した半導体層をマスクとしてエッチングにより形成することができるため、リソグラフィー工程を1回少なくすることができ、しかも、ゲート絶縁膜のエッチング工程で生じるコンタミネーションの影響を受け難くなるためにTFTの特性が悪化することが少なくなる。
なお、本発明においては、画素電極20と層間膜29との間ないしは画素電極20の表面に光反射材料からなる反射板を設けると、半透過型ないしは反射型の液晶表示装置とすることもできる。すなわち、半透過型の液晶表示装置とする場合には平面視で反射板をTFT及び補助容量電極18aに重複する領域に反射板を設ければよく、また、反射型の液晶表示装置とする場合には画素電極と重なる領域に反射板を設ければよい。この場合、反射板を設ける層間膜29の表面に微細な凹凸を形成しておくと、反射部の視野角が広くなるので好ましい。
なお、上述の実施例では、ゲート絶縁膜25として単一の窒化ケイ素層からなるものを示したが、このような場合には、ゲート絶縁膜25は均質となるため、ゲート絶縁膜25を緩衝フッ酸により湿式エッチングして厚さの薄い絶縁層26を形成する際にはエッチング時間で厳密に管理する必要がある。しかしながら、このゲート絶縁膜25をエッチング速度が異なる材料からなる複層構造とすれば、エッチング条件をより柔軟とすることができ、製造が容易となる。例えば、最初に透明基板11の温度を高くして硬質な窒化ケイ素膜を設けた後、透明基板11の温度を低くして軟質な窒化ケイ素膜を積層するようにすれば、軟質な窒化ケイ素膜は緩衝フッ酸によりエッチング速度が速いため、多少のエッチング時間の誤差があっても下層の硬質な窒化ケイ素膜はほとんどエッチングされないため、正確な厚さの絶縁層26を得ることができる。
さらに、ゲート絶縁膜25は、酸化ケイ素の単一層からなるものとすることができ、更には窒化ケイ素層と酸化ケイ素層の複層構造からなるものとすることもできる。ただし、エッチングレートの速い膜を最上層に持て来るのがよく、また、絶縁性の点からすると最上層は窒化ケイ素膜からなるものとする方がよい。
本発明の一実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したアレイ基板の一画素分の拡大平面図である。 図1のA−A断面図である。 図3(a)〜図3(j)は、図1の液晶表示装置のアレイ基板の製造工程を示す断面図である。 図4(a)は従来技術のアレイ基板の平面図であり、図4(b)は図4(a)のX−X断面図である。
符号の説明
10 液晶表示装置
11、12 透明基板
13 アレイ基板
14 カラーフィルタ基板
15 液晶層
16 走査線
17 信号線
18 補助容量線
18a 補助容量電極
19、19、19、19 半導体層
20 画素電極
22 カラーフィルタ
23 共通電極
24 導電物質層
25 ゲート絶縁膜
26 絶縁層
28 保護絶縁膜
29 層間膜
30 コンタクトホール

Claims (13)

  1. 透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
    前記走査線と信号線の交差部及び補助容量線と信号線の交差部はそれぞれゲート絶縁膜及び互いに独立して設けられた半導体層により分離されており、
    更に、前記補助容量線の表面には前記ゲート絶縁膜の厚さよりも薄い絶縁層を介して前記薄膜トランジスタのドレイン電極が延在されていることを特徴とする液晶表示装置。
  2. 前記ゲート絶縁膜及び絶縁層は同一の材料からなることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記ゲート絶縁膜は複層構造を有し、前記絶縁層は前記複層構造のゲート絶縁膜の少なくとも一層と同一の材料からなることを特徴とする請求項1に記載の液晶表示装置。
  4. 前記ゲート絶縁膜の厚さは2500〜5500Åであり、前記絶縁層の厚さは500〜1500Åであることを特徴とする請求項1に記載の液晶表示装置。
  5. 前記画素電極と前記ドレイン電極との間には層間絶縁膜が形成されており、前記層間絶縁膜の前記補助容量線上に位置する部分にはコンタクトホールが形成されており、前記コンタクトホールを介して前記画素電極と前記ドレイン電極の前記補助容量線上に延在された部分とが電気的に接続されていることを特徴とする請求項1に記載の液晶表示装置。
  6. 前記画素電極の前記薄膜トランジスタ及び補助容量線上に位置する背面、あるいは、前記画素電極の背面全域を覆うように反射板が形成されていることを特徴とする請求項1〜5のいずれかに記載の液晶表示装置。
  7. 透明基板上に薄膜トランジスタのゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する工程と、
    前記透明基板上の全面を覆うようにゲート絶縁膜及び半導体層を順次形成する工程と、
    前記半導体層を、前記ゲート電極の表面、前記走査線及び補助容量線と信号線の交差部に対応する位置を残して、選択的に除去する工程と、
    露出している前記ゲート絶縁膜の一部をエッチングにより除去して前記ゲート絶縁膜の厚さよりも薄い絶縁層を形成する工程と、
    前記走査線及び補助容量線上に位置する半導体層と前記絶縁層の表面に前記走査線に直交する方向に複数本の信号線を設け、前記走査線及び信号線の交点近傍に薄膜トランジスタのソース電極及びドレイン電極を設けるとともに、前記ドレイン電極を前記補助容量線上の絶縁層を被覆するように延在させて補助容量を形成する工程と、
    前記走査線及び信号線に囲まれた複数の領域のそれぞれに画素電極を形成するとともに、前記画素電極を前記薄膜トランジスタのドレイン電極に電気的に接続する工程と、
    を含むことを特徴とする液晶表示装置の製造方法。
  8. 前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に基板温度を変えることによって複層構造としたことを特徴とする請求項7に記載の液晶表示装置の製造方法。
  9. 前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにしたことを特徴とする請求項8に記載の液晶表示装置の製造方法。
  10. 前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を換えることにより組成の異なる複層構造としたことを特徴とする請求項7に記載の液晶表示装置の製造方法。
  11. 前記ゲート絶縁膜の厚さを2500〜5500Åとし、前記絶縁層の厚さを500〜1500Åとしたことを特徴とする請求項7に記載の液晶表示装置の製造方法。
  12. 前記画素電極を形成する前に、前記透明基板の表面全体に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記補助容量線上に位置する部分にコンタクトホールを設ける工程を含み、前記画素電極の形成時にコンタクトホールを介して前記ドレイン電極と前記画素電極とを電気的に接続するようにしたことを特徴とする請求項7に記載の液晶表示装置の製造方法。
  13. 前記画素電極を形成する前に、前記画素電極の薄膜トランジスタ及び補助容量線に対応する位置の背面、あるいは、前記画素電極の背面全域を覆うように反射板を形成する工程を更に備えることを特徴とする請求項7〜12のいずれかに記載の液晶表示装置の製造方法。
JP2005315729A 2005-10-31 2005-10-31 液晶表示装置及びその製造方法 Pending JP2007121793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005315729A JP2007121793A (ja) 2005-10-31 2005-10-31 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005315729A JP2007121793A (ja) 2005-10-31 2005-10-31 液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007121793A true JP2007121793A (ja) 2007-05-17

Family

ID=38145691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005315729A Pending JP2007121793A (ja) 2005-10-31 2005-10-31 液晶表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007121793A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
KR20100116006A (ko) * 2009-04-21 2010-10-29 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102064196A (zh) * 2009-11-13 2011-05-18 精工爱普生株式会社 半导体装置用基板及其制造方法、半导体装置及电子设备
JP2013008955A (ja) * 2011-05-24 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
CN114721194A (zh) * 2022-04-25 2022-07-08 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283519A (ja) * 1988-05-10 1989-11-15 Sanyo Electric Co Ltd 液晶表示装置
JPH0281029A (ja) * 1988-09-19 1990-03-22 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH03260632A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH07191348A (ja) * 1993-12-27 1995-07-28 Rohm Co Ltd 液晶表示装置の製法
JPH1048668A (ja) * 1996-08-02 1998-02-20 Sharp Corp 液晶表示装置及びその製造方法
JP2001013520A (ja) * 1999-06-28 2001-01-19 Alps Electric Co Ltd アクティブマトリックス型液晶表示装置
JP2003098538A (ja) * 2001-09-20 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283519A (ja) * 1988-05-10 1989-11-15 Sanyo Electric Co Ltd 液晶表示装置
JPH0281029A (ja) * 1988-09-19 1990-03-22 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH03260632A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH07191348A (ja) * 1993-12-27 1995-07-28 Rohm Co Ltd 液晶表示装置の製法
JPH1048668A (ja) * 1996-08-02 1998-02-20 Sharp Corp 液晶表示装置及びその製造方法
JP2001013520A (ja) * 1999-06-28 2001-01-19 Alps Electric Co Ltd アクティブマトリックス型液晶表示装置
JP2003098538A (ja) * 2001-09-20 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
KR20100116006A (ko) * 2009-04-21 2010-10-29 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101626899B1 (ko) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102064196A (zh) * 2009-11-13 2011-05-18 精工爱普生株式会社 半导体装置用基板及其制造方法、半导体装置及电子设备
JP2011107260A (ja) * 2009-11-13 2011-06-02 Seiko Epson Corp 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
JP2013008955A (ja) * 2011-05-24 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
CN114721194A (zh) * 2022-04-25 2022-07-08 广州华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114721194B (zh) * 2022-04-25 2024-06-04 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
JP4301259B2 (ja) 液晶表示装置及びその製造方法
WO2019169848A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
TWI455207B (zh) 半導體裝置的製造方法
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US7989807B2 (en) Thin-film transistor substrate, method of manufacturing same and display apparatus having same
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JP4211855B2 (ja) 液晶表示装置及びその製造方法
JP2005056821A (ja) 平板表示装置及びその製造方法
WO2011080879A1 (ja) アクティブマトリクス基板及びその製造方法
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20090077117A (ko) 표시 기판 및 이의 제조 방법
CN100485470C (zh) 液晶显示器及其制造方法
JP2008170664A (ja) 液晶表示装置及びその製造方法
CN111679517A (zh) 一种显示面板及其制造方法,显示装置
JP2007121793A (ja) 液晶表示装置及びその製造方法
JP4900332B2 (ja) 液晶表示装置の製造方法
JPH08160454A (ja) 液晶表示装置
JP2007334297A (ja) 液晶表示装置及びその製造方法
JP2005018069A (ja) 液晶表示装置
KR20070069054A (ko) 전기 광학 장치, 그 제조 방법, 및 전자기기
JP4946250B2 (ja) 液晶表示装置
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
US8530291B2 (en) Method for manufacturing display device
JP4940926B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802