KR100480310B1 - 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 - Google Patents
2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 Download PDFInfo
- Publication number
- KR100480310B1 KR100480310B1 KR10-2002-0057829A KR20020057829A KR100480310B1 KR 100480310 B1 KR100480310 B1 KR 100480310B1 KR 20020057829 A KR20020057829 A KR 20020057829A KR 100480310 B1 KR100480310 B1 KR 100480310B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- charger
- manufacturing
- active layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 title description 6
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 85
- 239000011229 interlayer Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법에 관한 것으로, 박막 트랜지스터 및 충전기를 갖는 디스플레이 픽셀의 제조방법에 있어서, 기판 상부에 활성층을 형성하는 단계와 활성층 상부에 게이트 산화막, 게이트 층 및 캡핑 층을 순차적으로 증착하는 단계와 게이트 층 및 캡핑 층을 식각하여 게이트를 형성하는 단계와 게이트의 측면에 스페이서를 형성하고, 전체 상부에 이온 주입을 실시하는 단계 및 전체 상부에 도전층을 증착하여 게이트와 도전층 및 게이트와 활성층 사이에 충전기를 형성하는 단계를 포함한다. 따라서, 충전기가 화소에서 차지하는 면적을 1/2 이하로 줄일 수 있는 효과가 있다.
Description
본 발명은 디스플레이(display)의 픽셀(pixel)을 구성하는 충전기의 구조에 관한 것으로서, 특히 2 층의 충전기를 갖는 디스플레이 픽셀 및 그 제조방법에 관한 것이다.
디스플레이의 픽셀(pixel)이란 2차원 화상을 표본화할 때 그 하나하나의 표본 화점을 의미하는 것으로서, 텔레비전이나 사진 전송 또는 화상 신호를 컴퓨터에 입력하려고 주사할 때 화상을 분해하는 최소의 점, 즉 공간적인 화상의 구성 요소를 말한다. 픽셀은 그 수가 많을수록 화상의 해상도가 좋아진다.
능동 구동 디스플레이의 구동에 있어서는 최소한 하나의 박막 트랜지스터(Thin Film Transistor:TFT)와 하나의 충전기(capacitor)가 필요하다. 한국특허 출원번호 제2000-38454 호에 개시된 "박막 트랜지스터 어레이 및 그 제조방법"에서는 충전기에 대한 전기용량 값을 균일하게 하여 불균일 휘도와 같은 불량을 저감하고 화상의 균일성을 향상하는 방법을 제공한다. 즉, 충전 커패시터의 상부 전극과 절연층으로 이루어지는 유전체와의 사이에 반도체 층 아일랜드 패턴을 배치함으로써 충전 커패시터의 유전체로서 기능하는 절연층이 반도체 층 아일랜드 패턴 공정 동안 오버 에칭(over etching)하는 것을 방지한다.
그런데 디스플레이의 해상도가 높아질수록 화소의 크기가 줄어들게 되므로 높은 개구율(numerical aperture)과 효율을 위해서는 충전기가 화소 내에서 차지하는 면적의 감소가 요구된다. 도 1a 및 도 1b는 종래 기술에 의한 디스플레이의 충전기 구조를 설명하기 위한 단면도이다. 도 1a를 참조하면, 충전기로 사용하는 부분은 기판(100)과 게이트(102)이고, 도 1b에서는 게이트(106)와 금속(104)을 사용하고 있다. 이렇게 종래 기술에 의한 디스플레이의 충전기 구조는 단층을 이용하므로, 충전기가 화소 내에서 차지하는 면적을 감소시키는데 어려움이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 종래의 단층을 이용한 충전기 대신 2 층을 이용함으로써 충전기가 화소에서 차지하는 면적을 감소시킬 수 있는 2 층 충전기를 갖는 디스플레이 픽셀을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 종래의 단층을 이용한 충전기 대신 2 층을 이용함으로써 충전기가 화소에서 차지하는 면적을 감소시킬 수 있는 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법를 제공하는 데 있다.
상기 과제를 이루기 위해, 본 발명에 의한 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법은, 기판 상부에 활성층을 형성하는 단계와 활성층 상부에 게이트 산화막, 게이트 층 및 캡핑 층을 순차적으로 증착하는 단계와 게이트 층 및 캡핑 층을 식각하여 게이트를 형성하는 단계와 게이트의 측면에 스페이서를 형성하고, 전체 상부에 이온 주입을 실시하는 단계 및 전체 상부에 도전층을 증착하여 게이트와 도전층 및 게이트와 활성층 사이에 충전기를 형성하는 단계를 포함하는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 본 발명에 의한 2 층 충전기를 갖는 디스플레이 픽셀은, 충전기는 게이트와 게이트 주위를 둘러싸는 도전층 및 게이트와 게이트 하부의 활성층 사이에 형성된 구조인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 2는 본 발명의 일실시예에 의한 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법을 설명하기 위한 단면도로서, 박막 트랜지스터가 형성되는 부분인 TFT 영역과 충전기가 형성되는 부분인 capacitor 영역으로 이루어진다.
도 2a를 참조하면, 기판 위에 활성층(200)을 형성한다. 기판은 유리 또는 실리콘을 사용하며, 활성층(200)은 기판 위에 비정질 실리콘을 증착하고, 충전기로 사용될 부분에는 P+ 이온 주입을 함으로써 형성할 수 있다. 또는 활성층은 붕소(B) 등의 P+ 이온이 도핑된 물질을 사용할 수도 있다. 이어서, 레이저를 이용하여 비정질 실리콘을 다결정 실리콘으로 변화시킨다. 레이저는 제논 클로라이드(XeCl) 엑시머(excimer) 레이저 또는 (KrF) 등을 사용할 수 있는데, 2mm×2mm의 정사각형 빔을 마스크를 통해서 주사하거나, 2cm×100㎛의 라인빔을 마스크 없이 사용할 수 있다.
이어서 도 2b를 참조하면, 활성층(200) 상부에 게이트 산화막(202), 게이트 층(204) 및 캡핑 층(206)을 순차적으로 증착한다. 게이트 산화막(202)은 옥사이드(Oxide) 또는 질화막(Nitride)을 사용하며, 두께는 500~2000Å 인 것이 바람직하다. 게이트 층(204)은 폴리실리콘(polysilicon) 또는 알루미늄(Al) 등의 금속을 사용하며, 두께는 2000~5000Å 인 것이 바람직하다. 그리고, 캡핑 층(206)은 유전율이 큰 절연체(SiN, SiON)를 사용하며, 두께는 2000~4000Å 인 것이 바람직하다.
이어서 도 2c를 참조하면, 게이트가 형성될 영역 이외의 부분의 게이트 층(204) 및 캡핑 층(206)을 식각하여 게이트를 형성하고, 전체 상부에 스페이서 층(208)을 증착한다. 스페이서 층(208)은 옥사이드(Oxide) 또는 질화막(Nitride)을 사용할 수 있다.
이어서 도 2d를 참조하면, 비대칭 식각을 통해 스페이서(208)를 형성한다. 즉, 게이트(204) 양 측면의 스페이서 층(208)을 제외한 게이트(204) 상부의 스페이서 층을 제거하고, 게이트가(204) 형성된 영역 이외의 부분의 스페이서 층(208) 및 게이트 산화막(202)을 식각하여 제거한다. 다음 전체 상부에 P+ 이온 주입을 실시하여 PMOS 를 형성한다. 이때 스페이서 두께를 조정함으로써 P+ 의 오프셋 정도를 조정할 수 있는데, 스페이서의 두께는 1000~4000Å 인 것이 바람직하다.
도 2e를 참조하면, 층간 절연막(210)을 증착하고 식각하여 콘택 홀(212)을 형성한다. 이때 충전기 쪽에는 게이트 상부와 소스 및 드레인 영역을 동시에 식각 한다.
이어서, 도 2f를 참조하면, 전체 상부에 도전층(214)을 증착한다.
이러한 구조에서는 충전기가 게이트(204)와 활성층(200) 사이 및 게이트(204) 상부와 도전층(214) 사이에 동시에 형성되게 된다. 따라서 종래의 충전기가 차지하는 면적을 1/2로 줄일 수 있다.
이하에서는 본 발명의 다른 실시예에 대하여 설명한다. 도 3은 본 발명의 다른 실시예에 의한 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법을 설명하기 위한 단면도로서, 박막 트랜지스터가 형성되는 부분인 TFT 영역과 충전기가 형성되는 부분인 capacitor 영역으로 이루어진다.
기판위에 활성층, 게이트 산화막, 게이트 층, 캡핑층, 스페이서 층을 형성하여 박막 트랜지스터 영역과 충전기 영역의 게이트를 형성하는 과정은 상술한 실시예와 동일하게 실시한다. 즉, 도 2d 까지는 상술한 실시예와 동일하게 실시하고, 이어서 도 3a와 같이 층간 절연막(210)을 증착하고 식각하여 콘택 홀(212)을 형성한다. 그러나, 도 2e와 다른 점은 충전기가 형성되는 영역에는 층간 절연막을 모두 식각하여 제거한다. 이어서, 도 3b를 참조하면, 전체 상부에 도전층(214)을 증착한다. 이러한 구조로 층간 절연막을 증착하고 식각하면, 상술한 바와 같이 게이트(204)와 활성층(200) 사이 및 게이트(204) 상부와 도전층(214) 사이에 충전기가 형성될 뿐만 아니라, 게이트의 스페이서 부분도 충전기로 사용할 수 있다.
이하에서는 본 발명의 또 다른 실시예에 대하여 설명한다. 도 4는 본 발명의 다른 실시예에 의한 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법을 설명하기 위한 단면도로서, TFT 영역과 capacitor 영역으로 이루어진다. 기판위에 활성층, 게이트 산화막, 게이트 층, 캡핑층, 스페이서 층을 형성하여 박막 트랜지스터 영역과 충전기 영역의 게이트를 형성하는 과정은 도 2a 내지 도 2c에서 설명한 실시예와 동일하게 실시한다. 즉, 도 2c 까지는 상술한 실시예와 동일하게 실시하고, 이어서 도 4를 참조하면, 전체 상부에 도전층(214)을 증착한다. 따라서, 층간 절연막을 증착하여 콘택 홀을 형성하는 과정을 생략하므로 상술한 실시예에 비해 마스크 단계를 하나 줄일 수 있다. 그러나, 도 3a및 도 3b에서 설명한 실시예와 같이 게이트(204)와 활성층(200) 사이 및 게이트(204) 상부와 도전층(214) 사이에 충전기가 형성될 뿐만 아니라, 게이트의 스페이서 부분도 충전기로 사용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법은, 게이트와 활성층 사이, 게이트 상부와 도전층 사이 및 게이트의 스페이서 부분을 충전기로 사용할 수 있으므로 충전기가 화소에서 차지하는 면적을 1/2 이하로 줄일 수 있는 효과가 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1a 및 도 1b은 종래 기술에 의한 디스플레이의 충전기 구조를 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 의한 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법을 설명하기 위한 단면도.
도 3a 및 도 3b는 본 발명의 다른 실시예에 의한 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법을 설명하기 위한 단면도.
도 4는 본 발명의 다른 실시예에 의한 2 층 충전기를 갖는 디스플레이 픽셀을 설명하기 위한 단면도.
Claims (4)
- 박막 트랜지스터 및 충전기를 갖는 디스플레이 픽셀의 제조방법에 있어서,(a) 기판 상부에 비정질 실리콘을 증착하고, 상기 비정질 실리콘의 충전기 영역에 이온주입을 실시한 후, 레이저를 주사하여 상기 비정질 실리콘을 다결정 실리콘으로 변화시켜 활성층을 형성하는 단계;(b) 상기 활성층 상부에 게이트 산화막, 게이트 층 및 캡핑 층을 순차적으로 증착하는 단계;(c) 상기 게이트 층 및 캡핑 층을 식각하여 게이트를 형성하는 단계;(d) 상기 게이트의 측면에 스페이서를 형성하고, 전체 상부에 이온 주입을 실시하는 단계; 및(e) 전체 상부에 도전층을 증착하여 상기 게이트와 상기 도전층 및 상기 게이트와 상기 활성층 사이에 충전기를 형성하는 단계를 포함하는 것을 특징으로 하는 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법.
- 제 1항에 있어서, 상기 (d) 단계 후에전체 상부에 층간 절연막을 증착하는 단계; 및상기 충전기 영역의 게이트 상부 및 소스, 드레인 영역의 상기 층간 절연막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 2 층 충전기를 갖는 디스플레이 픽셀의 제조방법.
- 삭제
- 동일 활성층 상에 게이트 층과 캡핑 층으로 형성된 게이트 및 상기 게이트의 측면에 형성된 스페이서로 각각 이루어진 박막 트랜지스터 및 충전기를 포함하되,상기 충전기는 게이트와 상기 게이트 주위를 둘러싸는 도전층 및 상기 게이트와 상기 게이트 하부의 활성층 사이에 형성된 구조인 것을 특징으로 하는 2 층 충전기를 갖는 디스플레이 픽셀.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057829A KR100480310B1 (ko) | 2002-09-24 | 2002-09-24 | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057829A KR100480310B1 (ko) | 2002-09-24 | 2002-09-24 | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040026380A KR20040026380A (ko) | 2004-03-31 |
| KR100480310B1 true KR100480310B1 (ko) | 2005-04-07 |
Family
ID=37328865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0057829A KR100480310B1 (ko) | 2002-09-24 | 2002-09-24 | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480310B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0141774B1 (ko) * | 1994-06-17 | 1998-06-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR19980040056A (ko) * | 1996-11-28 | 1998-08-17 | 김광호 | 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법 |
| KR19990003542A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR20000057776A (ko) * | 1999-01-21 | 2000-09-25 | 야마자끼 순페이 | 반도체 장치 및 그의 제작방법 |
| JP2001013520A (ja) * | 1999-06-28 | 2001-01-19 | Alps Electric Co Ltd | アクティブマトリックス型液晶表示装置 |
-
2002
- 2002-09-24 KR KR10-2002-0057829A patent/KR100480310B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0141774B1 (ko) * | 1994-06-17 | 1998-06-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR19980040056A (ko) * | 1996-11-28 | 1998-08-17 | 김광호 | 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법 |
| KR19990003542A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR20000057776A (ko) * | 1999-01-21 | 2000-09-25 | 야마자끼 순페이 | 반도체 장치 및 그의 제작방법 |
| JP2001013520A (ja) * | 1999-06-28 | 2001-01-19 | Alps Electric Co Ltd | アクティブマトリックス型液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040026380A (ko) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793072A (en) | Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor | |
| US6197625B1 (en) | Method of fabricating a thin film transistor | |
| KR101274708B1 (ko) | 평판 표시장치용 어레이 기판 및 그의 제조방법 | |
| US5008218A (en) | Method for fabricating a thin film transistor using a silicide as an etch mask | |
| US8093596B2 (en) | Pixel structure | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US8216891B2 (en) | LCD TFT array plate and fabricating method thereof | |
| US20030127665A1 (en) | Poly-silicon thin film transistor and method for fabricating thereof | |
| US20020145142A1 (en) | Polysilicon thin film transistor with a self-aligned LDD structure | |
| US20120280332A1 (en) | Pixel structure and method for fabricating the same | |
| JP2007141992A (ja) | 表示装置とその製造方法 | |
| KR100480310B1 (ko) | 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| TWI449004B (zh) | 畫素結構及其製造方法 | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| KR100488945B1 (ko) | 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널제조방법 | |
| JP3166256B2 (ja) | 液晶表示装置 | |
| US6576403B2 (en) | Method for forming a thin film transistor with a lightly doped drain structure | |
| JPH10229195A (ja) | 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| KR100707010B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| US7399669B2 (en) | Semiconductor devices and methods for fabricating the same including forming an amorphous region in an interface between a device isolation layer and a source/drain diffusion layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100323 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |