CN102314031B - 液晶显示器用的薄膜晶体管阵列板 - Google Patents
液晶显示器用的薄膜晶体管阵列板 Download PDFInfo
- Publication number
- CN102314031B CN102314031B CN201010214587.8A CN201010214587A CN102314031B CN 102314031 B CN102314031 B CN 102314031B CN 201010214587 A CN201010214587 A CN 201010214587A CN 102314031 B CN102314031 B CN 102314031B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- electrode
- liquid crystal
- array plate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明涉及一种液晶显示器用的薄膜晶体管阵列板，包含一基板、多个相平行的扫描线、多个与扫描线相隔、相交叉且共同将基板界定出多个像素区的数据线、多个分别形成在像素区的第一薄膜晶体管、像素电极与透明储存电容电极、至少一电性隔绝每一对储存电容电极与像素电极的介电层，及多个形成在介电层上的导电桥接线。介电层形成有多个分别位于像素区且分别填置有一导体的导孔。每一导体具有一上端及一与其对应的储存电容电极电连接的下端。导电桥接线跨越位于两相邻像素区间的扫描线与数据线的其中一者。导电桥接线的两端分别桥接位于两相邻像素区的导体上端。本发明的功效在于，提升液晶显示器用的薄膜晶体管阵列板的开口率高并降低其电路的阻值。
Description
技术领域
本发明是有关于一种薄膜晶体管阵列板，特别是指一种液晶显示器用的薄膜晶体管阵列板。
背景技术
参图1、2A及2B，一种现有技术的液晶显示器用的薄膜晶体管阵列板1，是适用于八区域型(domain)液晶显示器，其包含：一基板11、多个相互平行的扫描线(scan line)12、多个与这些扫描线12相隔、相交叉且与这些扫描线12共同将该基板11界定出多个像素区111的数据线(data line)13、多个分别形成在这些像素区111的第一薄膜晶体管14及第二薄膜晶体管15、多个分别形成在这些像素区111并分别具有相间隔设置的一第一区161与一第二区162的像素电极16、多个分别位于这些像素区111并平行于这些扫描线12且界于两相邻的扫描线12之间的共用(common)电极17、一上介电层181、一下介电层182，及一具有相间隔设置的一第一段191与一第二段192的储存电容(storage capacitor)电极19。
每一第一薄膜晶体管14包括一与其相对应的扫描线12电连接的栅极141、一与其相对应的数据线13电连接的源极142，及一漏极143。每一第二薄膜晶体管15包括一与其对应的第一薄膜晶体管14的栅极141连接的栅极151、一与其对应的第一薄膜晶体管14的漏极143电连接的源极152，及一漏极153。
每一像素电极16的第一区161与第二区162是分别与其对应的第一薄膜晶体管14的漏极143与第二薄膜晶体管15的漏极153电连接。
这些共用电极17是形成在这些像素电极16的下方，且于其平行方向上与其两相邻的像素区111的共用电极17相连接。
每一储存电容电极19是位于其对应的像素电极16下方并位于其对应的共用电极17上方，且每一储存电容电极19的第一段191与第二段192是分别与其对应的像素电极16的第一区161及第二区192电连接。
在该现有技术的液晶显示器用的薄膜晶体管阵列板1中，这些扫描线12、栅极141、151及共用电极17是分别形成在该基板11上并由一第一图案化(patterned)金属层(M1)所界定而成；该下介电层182是形成在该第一图案化金属层(M1)上；这些数据线13、源极141、151、漏极143、153与这些储存电容电极19是分别形成在该下介电层182上，并由一第二图案化金属层(M2)所界定而成；该上介电层181是形成在该第二图案化金属层(M2)上；这些像素电极16是分别形成在该上介电层181上并由一图案化透明导电层(transparentconductive layer，简称TCL)所界定而成。因此，每一像素区111内的共用电极17、下介电层182与储存电容电极19的第一段191共同界定出一第一储存电容(如图2A所示，Cs1)；每一像素区111内的共用电极17、下介电层182与储存电容电极19的第二段192共同界定出一第二储存电容(如图2B所示，Cs2)；且每一像素区111内的储存电容电极19的第一段191、上介电层181与像素电极16的第二区162共同界定出一用以控制液晶分子的倾角的补偿电容(如图2B所示，Ccp0)。
液晶本身由于无法自行发光，其显示器的显示机制则必须依赖背光(back light)模块的光源。因此，被应用于液晶显示器中的薄膜晶体管阵列板的开口率(aperture ratio)则构成了影响液晶显示器的显示亮度的主要因素。然而，该现有技术的液晶显示器用的薄膜晶体管阵列板1为了降低这些共用电极17与储存电容电极19的阻值而使用该第一、二图案化金属层(M1、M2)来定义出这些共用电极17与储存电容电极19。因此，也牺牲掉该现有技术的液晶显示器用的薄膜晶体管阵列板1的整体开口率。
经前述说明可知，提升液晶显示器用的薄膜晶体管阵列板的开口率高并降低其电路的阻值，是此技术领域者所待克服的难题。
发明内容
为解决现有技术液晶显示器用的薄膜晶体管阵列板的开口率低并且其电路阻值高的问题，有必要提供一种薄膜晶体管阵列板的开口率高并降低其电路的阻值的液晶显示器。
本发明液晶显示器用的薄膜晶体管阵列板，包含：一基板、多个相互平行的扫描线、多个与这些扫描线相隔、相交叉且与这些扫描线共同将该基板界定出多个像素区的数据线、多个分别形成在这些像素区的第一薄膜晶体管、多个分别形成在这些像素区并分别与其对应的第一薄膜晶体管电连接的像素电极、多个分别形成在这些像素区的透明的储存电容电极、至少一绝缘地隔开每一对储存电容电极与像素电极的介电层，及多个形成在该介电层上的导电桥接线。
每一储存电容电极是位于其对应的像素电极下方。
该介电层与每一对储存电容电极与像素电极共同界定一个储存电容。该介电层形成有多个分别位于这些像素区且分别是填置有一导体的导孔。每一导体具有一上端及一与其对应的储存电容电极电连接的下端。
每一导电桥接线跨越位于两相邻像素区之间的扫描线与数据线的其中的一者，且每一导电桥接线的两端分别桥接位于两相邻像素区的该介电层的这些导孔内的导体的上端。
本发明的功效在于，提升液晶显示器用的薄膜晶体管阵列板的开口率高并降低其电路的阻值。
附图说明
图1是一俯视示意图，说明一种现有技术的液晶显示器用的薄膜晶体管阵列板。
图2A是沿着该图1的直线Ⅱ-Ⅱ所取的局部剖视示意图，说明该现有技术的薄膜晶体管阵列板的一第一储存电容(Cs1)的膜层结构。
图2B是沿着该图1的直线Ⅱ-Ⅱ所取的局部剖视示意图，说明该现有技术的薄膜晶体管阵列板的一第二储存电容(Cs2)与一补偿电容(Ccp0)的膜层结构。
图3是一俯视示意图，说明本发明液晶显示器用的薄膜晶体管阵列板的一第一较佳实施例。
图4是沿着该图3的直线Ⅳ-Ⅳ所取的局部剖视示意图，说明本发明该第一较佳实施例的一导电桥接线的桥接关系与一储存电容(Cs)的膜层结构。
图5是一俯视示意图，说明本发明液晶显示器用的薄膜晶体管阵列板的一第二较佳实施例。
图6是沿着该图5的直线Ⅵ-Ⅵ所取的局部剖视示意图，说明本发明该第二较佳实施例的导电桥接线的桥接关系与储存电容(Cs)的膜层结构。
图7是一俯视示意图，说明本发明液晶显示器用的薄膜晶体管阵列板的一第三较佳实施例。
图8是沿着该图7的直线Ⅷ-Ⅷ所取的局部剖视示意图，说明本发明该第三较佳实施例的一补偿电容(Ccp)的膜层结构。
图9是一俯视示意图，说明本发明液晶显示器用的薄膜晶体管阵列板的一第四较佳实施例。
图10是沿着该图9的直线Ⅹ-Ⅹ所取的局部剖视示意图，说明本发明该第四较佳实施例两相邻像素区的储存电容电极的共用段的连接关系与储存电容(Cs)的膜层结构。
图11A是沿着该图9的直线Ⅺ-Ⅺ所取的局部剖视示意图，说明本发明该第四较佳实施例的导电桥接线的桥接关系与储存电容(Cs)的膜层结构。
图11B是沿着该图9的直线Ⅺ-Ⅺ所取的局部剖视示意图，说明本发明一第五较佳实施例的导电桥接线的桥接关系与储存电容(Cs)的膜层结构。
图12是一俯视示意图，说明本发明液晶显示器用的薄膜晶体管阵列板的一第六较佳实施例。
图13是沿着该图12的直线XIII-XIII所取的局部剖视示意图，说明本发明该第六较佳实施例的补偿电容(Ccp)的膜层结构。图2是本发明液晶显示装置一较佳实施方式的结构示意图。
主要元件符号说明
基板 2
像素区 21
扫描线 3
数据线 4
第一薄膜晶体管 51
栅极 511
源极 512
漏极 513
第二薄膜晶体管 52
栅极 521
源极 522
漏极 523
像素电极 6
第一区 61
第二区 62
储存电容电极 7
共用段 71
连接段 72
共用段 73
连接段 74
介电层 8
导体 81
上端 811
下端 812
导电桥接线 91
金属导线 921
金属导线 922
补偿电容电极 93
储存电容 Cs
补偿电容 Ccp
具体实施方式
有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式的六个较佳实施例的详细说明中，将可清楚地呈现。
在本发明被详细描述的前，要注意的是，在以下的说明内容中，类似的组件是以相同的编号来表示。
参阅图3及图4，本发明的液晶显示器用的薄膜晶体管阵列板的一第一较佳实施例，是适用于四区域型(domain)的液晶显示器。本发明该第一较佳实施例，包含：一基板2、多个相互平行的扫描线3、多个与这些扫描线3相隔、相交叉且与这些扫描线3共同将该基板2界定出多个像素区21的数据线4、多个分别形成在这些像素区21的第一薄膜晶体管51、多个分别形成在这些像素区21的像素电极6、多个分别形成在这些像素区21的透明的储存电容电极7、两绝缘地隔开每一对储存电容电极7与像素电极6且与每一对储存电容电极7与像素电极6上下叠接的介电层8，及多个导电桥接线91。
每一第一薄膜晶体管51包括一与其相对应的扫描线3电连接的栅极511、一与其相对应的数据线4电连接的源极512，及一漏极513。
每一像素电极6具有一与其对应的第一薄膜晶体管51的漏极513电连接的第一区61。
每一储存电容电极7是位于其对应的像素电极6下方。每一透明的储存电容电极7具有一平行于这些扫描线3的共用段71及两自该共用段71沿着平行于这些数据线4反向延伸的连接段72，且该共用段71与其相邻的像素区21的共用段71相串连。
在本发明该第一较佳实施例中，这些透明的储存电容电极7是分别用以作为一共用线(common line)使用；因此，这些介电层8与每一对储存电容电极7与像素电极6共同界定一个储存电容(storagecapacitor，Cs)。
该下介电层8形成有多个分别位于这些像素区21且分别是填置有一导体81的导孔。每一导体81具有一上端811及一与其对应的储存电容电极7的连接段72的一末端电连接的下端812。在本发明该第一较佳实施例中，这些导体81分别是由形成这些导电桥接线91的材料所构成。
每一导电桥接线91是形成在该下介电层8上并跨越位于两相邻像素区21之间的扫描线3，且每一导电桥接线91的两端分别桥接位于两相邻像素区21的该下介电层8的这些导孔内的导体81的上端811。
在本发明该第一较佳实施例中，这些透明的储存电容电极7(即，共用线)是由一第一图案化透明导电层(TCL1)所界定而成；这些扫描线3与这些第一薄膜晶体管51的栅极511是由一第一图案化金属层(M1)所界定而成；这些数据线4、第一薄膜晶体管51的源极512、漏极513与这些导电桥接线91是由一第二图案化金属层(M2)所界定而成；这些像素电极6是由一第二图案化透明导电层(TCL2)所界定而成。此处值得说明的是，本发明该第一较佳实施例，一方面是利用该第一图案化透明导电层(TCL1)所构成的共用线取代现有技术中所使用的金属的共用电极，进而提升本发明该第一较佳实施例的开口率；另一方面，利用每一导电桥接线91来串联这些共用线(即，这些储存电容电极7)，进而降低这些共用线的阻值。
参阅图5及图6，本发明的液晶显示器用的薄膜晶体管阵列板的一第二较佳实施例，大致上是相同于该第一较佳实施例，其不同处是在于，本发明该第二较佳实施例更包含多个分别位于这些像素区21内且与其对应的储存电容电极7的连接段72的末端电连接且上下叠接的金属导线921，且每一导体81的下端812与其对应的金属导线921电连接。
在本发明该第二较佳实施例中，这些扫描线3、这些第一薄膜晶体管51的栅极511与这些金属导线921是由该第一图案化金属层(M1)所界定而成。本发明该第二较佳实施例进一步地利用这些金属导线921来降低这些共用线(即，这些储存电容电极7)的阻值。
参阅图7及图8，本发明的液晶显示器用的薄膜晶体管阵列板的一第三较佳实施例，大致上是相同于该第一较佳实施例，其不同处是在于，本发明该第三较佳实施例是适用于八区域型(domain)的液晶显示器，并更包含多个分别形成在这些像素区21的第二薄膜晶体管52，及多个分别形成在这些像素区21内并位于其对应的像素电极6下方且与其对应的储存电容电极7电性隔绝的透明的补偿电容(compensation capacitor，Ccp)电极93。
每一第二薄膜晶体管52包括一与其对应的第一薄膜晶体管51的栅极511电连接的栅极521、一与其对应的第一薄膜晶体管51的漏极513电连接的源极522，及一漏极523。每一像素电极6更具有一与其第一区61相互间隔设置并与其对应的第二薄膜晶体管52的漏极523电连接的第二区62。
每一补偿电容电极93是与其对应的像素电极6的第一区61电连接，且每一对对应的补偿电容电极93、像素电极6的第二区62与这些介电层8共同界定出一补偿电容(Ccp)。在本发明该第三较佳实施例中，这些透明的储存电容电极7(即，共用线)与这些透明的补偿电容电极93是由该第一图案化透明导电层(TCL1)所界定而成；因此，与该现有技术的薄膜晶体管阵列板1相较的下，本发明该第三较佳实施例的整体开口率较高。
参阅图9、图10及图11A，本发明的液晶显示器用的薄膜晶体管阵列板的一第四较佳实施例，大致上是相同于该第一较佳实施例，其不同处是在于，本发明该第四较佳实施例的每一导电桥接线91跨越位于两相邻像素区21之间的数据线4。
每一储存电容电极7具有一平行于这些数据线4的共用段73及两自该共用段73沿着平行于这些扫描线3方向延伸的连接段74，且该共用段73与其相邻的像素区21的共用段73相串连。
在本发明该第四较佳实施例中，这些导体81是设置在该上介电层8，每一导体81的下端812是与其对应的储存电容电极7的连接段74的一末端电连接；每一导电桥接线91是形成在该上介电层8上并跨越位于两相邻像素区21之间的数据线4，且每一导电桥接线91的两端分别桥接位于两相邻像素区21的该上介电层8的导体81的上端811；此外，这些像素电极6与这些导电桥接线91是由该第二图案化透明导电层(TCL2)所界定而成。
参阅图9、图10及图11B，本发明的液晶显示器用的薄膜晶体管阵列板的一第五较佳实施例，大致上是相同于该第四较佳实施例，其不同处是在于，本发明该第五较佳实施例更包含多个分别位于这些像素区21内且与其对应的储存电容电极7的连接段74的末端电连接且上下叠接的金属导线922，每一导体81的下端812与其对应的金属导线922电连接。
在本发明该第五较佳实施例中，这些数据线4、第一薄膜晶体管51的源极512、漏极513与这些金属导线922是由该第二图案化金属层(M2)所界定而成。
参阅图12及图13，本发明的液晶显示器用的薄膜晶体管阵列板的一第六较佳实施例，大致上是相同于该第三、四较佳实施例，其不同处是在于，本发明该第六较佳实施例的这些补偿电容(Ccp)电极93是形成在该下介电层8上，且每一对对应的该补偿电容电极93、像素电极6的第二区62与该上介电层8共同界定出该补偿电容(Ccp)。
综上所述，本发明液晶显示器用的薄膜晶体管阵列板，开口率高且其薄膜晶体管阵列的电路的阻值低，故确实能达成本发明的目的。
Claims (11)
1.一种液晶显示器用的薄膜晶体管阵列板,其特征在于:其包含一基板、多个相互平行的扫描线、多个与这些扫描线相隔、相交叉且与这些扫描线共同将该基板界定出多个像素区的数据线、多个分别形成在这些像素区的第一薄膜晶体管、多个分别形成在这些像素区并分别与其对应的第一薄膜晶体管电连接的像素电极、多个分别形成在这些像素区的透明的储存电容电极、至少一绝缘地隔开每一对储存电容电极与像素电极的介电层,及多个形成在该介电层上的导电桥接线，每一储存电容电极是位于其对应的像素电极下方，该介电层与每一对储存电容电极与像素电极共同界定一个储存电容,该介电层形成有多个分别位于这些像素区且分别填置有一导体的导孔,每一导体具有一上端及一与其对应的储存电容电极电连接的下端,每一导电桥接线跨越位于两相邻像素区之间的扫描线与数据线的其中的一者,且每一导电桥接线的两端分别桥接位于两相邻像素区的该介电层的这些导孔内的导体的上端。
2.如权利要求l所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一像素电极具有一与其对应的第一薄膜晶体管电连接的第一区。
3.如权利要求2所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一第一薄膜晶体管包括一与其相对应的扫描线电连接的栅极、一与其相对应的数据线电连接的源极，及一漏极；每一像素电极的第一区是与其对应的第一薄膜电晶体管的漏极电连接。
4.如权利要求1所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一导电桥接线跨越位于两相邻像素区之间的扫描线。
5.如权利要求4所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一储存电容电极具有一平行于这些扫描线的共用段及一自该共用段沿着平行于这些数据线的方向延伸的连接段,且该共用段与其相邻的像素区的共用段相串连,每一导体的下端是与其对应的储存电容电极的连接段的一末端电连接。
6.如权利要求5所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:其更包含多个分别位于这些像素区内且与其对应的储存电容电极的连接段的末端电连接的金属导线,每一导体的下端与其对应的金属导线电连接。
7.如权利要求l所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一导电桥接线跨越位于两相邻像素区之间的数据线。
8.如权利要求7所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一储存电容电极具有一平行于这些数据线的共用段及一自该共用段沿着平行于这些扫描线的方向延伸的连接段,且该共用段与其相邻的像素区的共用段相串连,每一导体的下端是与其对应的储存电容电极的连接段的一末端电连接。
9.如权利要求8所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:其更包含多个分别位于这些像素区内且与其对应的储存电容电极的连接段的末端电连接的金属导线,每一导体的下端与其对应的金属导线电连接。
10.如权利要求3所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:其更包含:多个分别形成在这些像素区的第二薄膜晶体管及多个分别形成在这些像素区内并位于其对应的像素电极下方且与其对应的储存电容电极电性隔绝的透明的补偿电容电极,其中,每一像素电极更具有一与其第一区相互间隔设置并与其对应的第二薄膜晶体管电连接的第二区,每一补偿电容电极与其对应的像素电极的第一区电连接,且该介电层与每一对应的补偿电容电极、像素电极的第二区共同界定出一补偿电容。
11.如权利要求10所述的液晶显示器用的薄膜晶体管阵列板,其特征在于:每一第二薄膜晶体管包括一与其对应的第一薄膜晶体管的栅极电连接的栅极、一与其对应的第一薄膜晶体管的漏极电连接的源极,及一漏极,其中,每一像素电极的第二区是与其对应的第二薄膜晶体管的漏极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010214587.8A CN102314031B (zh) | 2010-07-01 | 2010-07-01 | 液晶显示器用的薄膜晶体管阵列板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010214587.8A CN102314031B (zh) | 2010-07-01 | 2010-07-01 | 液晶显示器用的薄膜晶体管阵列板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102314031A CN102314031A (zh) | 2012-01-11 |
| CN102314031B true CN102314031B (zh) | 2014-08-06 |
Family
ID=45427320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010214587.8A Active CN102314031B (zh) | 2010-07-01 | 2010-07-01 | 液晶显示器用的薄膜晶体管阵列板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102314031B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208506A (zh) * | 2013-03-28 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制作方法 |
| CN111474790A (zh) * | 2020-05-14 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和液晶显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
| TW574540B (en) * | 2002-09-13 | 2004-02-01 | Toppoly Optoelectronics Corp | Pixel structure of TFT LCD |
| JP2008164740A (ja) * | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
| CN201097060Y (zh) * | 2007-07-30 | 2008-08-06 | 上海广电光电子有限公司 | 垂直取向模式的液晶显示装置 |
| CN101526705B (zh) * | 2008-03-07 | 2011-02-16 | 群康科技(深圳)有限公司 | 液晶显示面板、薄膜晶体管基板及其制造工艺 |
-
2010
- 2010-07-01 CN CN201010214587.8A patent/CN102314031B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102314031A (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10289243B2 (en) | Touch control display device and manufacturing method thereof | |
| CN106873839B (zh) | 一种触控显示面板及触控显示装置 | |
| CN107742481B (zh) | 一种异形显示面板及显示装置 | |
| CN107491213B (zh) | 显示面板和显示装置 | |
| KR20220160003A (ko) | 디스플레이 기판 및 디스플레이 장치 | |
| WO2010084642A1 (ja) | 表示装置内蔵型タッチパネル | |
| CN102394247B (zh) | 薄膜晶体管元件及显示面板的像素结构与驱动电路 | |
| CN116610231A (zh) | 触控显示面板及触控显示装置 | |
| CN107490913B (zh) | 阵列基板、显示面板及显示装置 | |
| CN111477672B (zh) | 一种显示基板及其制备方法、显示面板和显示装置 | |
| US8643802B2 (en) | Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method | |
| US8531432B2 (en) | Touch panel with built-in display device | |
| CN109388265B (zh) | 一种阵列基板、触控显示面板及显示装置 | |
| CN202975551U (zh) | 一种阵列基板及显示装置 | |
| KR20110133923A (ko) | 평판 표시 장치 및 그 제조 방법 | |
| CN102306650A (zh) | 像素结构及其制作方法 | |
| CN102713998A (zh) | 阵列基板和液晶显示面板 | |
| CN105068344A (zh) | 显示面板及其像素阵列 | |
| CN108878453A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN106449652A (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
| CN102902119A (zh) | 液晶显示面板 | |
| CN105204252A (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
| CN112289194B (zh) | 显示面板和显示装置 | |
| CN106886112A (zh) | 阵列基板、显示面板和显示装置 | |
| CN107966861A (zh) | 液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: INNOLUX DISPLAY CORPORATION Free format text: FORMER OWNER: QIMEI ELECTRONIC CO LTD Effective date: 20140625 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140625 Address after: 518109 Longhua, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 1, floor 4, Applicant after: Qunkang Technology (Shenzhen) Co., Ltd. Applicant after: Innolux Display Group Address before: 518109 Longhua, Shenzhen, town, Foxconn science and Technology Industrial Park E District, building 1, floor 4, Applicant before: Qunkang Technology (Shenzhen) Co., Ltd. Applicant before: Chimei Optoelectronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |