DE69729673T2 - Chipträger und Halbleiteranordnung mit diesem Chipträger - Google Patents

Chipträger und Halbleiteranordnung mit diesem Chipträger Download PDF

Info

Publication number
DE69729673T2
DE69729673T2 DE69729673T DE69729673T DE69729673T2 DE 69729673 T2 DE69729673 T2 DE 69729673T2 DE 69729673 T DE69729673 T DE 69729673T DE 69729673 T DE69729673 T DE 69729673T DE 69729673 T2 DE69729673 T2 DE 69729673T2
Authority
DE
Germany
Prior art keywords
substrate
chip
carrier
semiconductor device
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69729673T
Other languages
English (en)
Other versions
DE69729673D1 (de
Inventor
Masahide Nara-shi Tsukamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69729673D1 publication Critical patent/DE69729673D1/de
Publication of DE69729673T2 publication Critical patent/DE69729673T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, insbesondere betrifft die Erfindung ein Trägersubstrat, das zur Unterbringung in festen Baugruppen für einen Halbleiterchip (LSI-Chip) verwendet wird, sowie eine Halbleitervorrichtung mit einem mit dem Halbleiterchip ausgestatteten Trägersubstrat.
  • Das Halbleitergehäuse, das derzeit allgemein verwendet wird, ist eine flache Grundelementplatte aus Kunststoff (QFP), wobei Eingangs-/Ausgangsleitungen aus vier Seiten des Gehäuses gezogen werden. Da elektronische Vorrichtungen in verschiedenen Bereichen verschiedene Funktionen haben und deren Leistung verbessert ist, werden LSIs größer. Daher nehmen die Eingangs/Ausgangsanschlüsse eines QFP aus Kunststoff zu und das QFP-Gehäuse bzw. die entsprechende Platte wird größer. Um eine zu große Gehäusegröße zu vermeiden, werden die Konstruktionsregeln für einen Halbleiterchip genau bestimmt und dessen Leitungsteilung ist sehr eng, so dass das Gehäuse bzw. die Platte dem Trend angepasst ist, die verschiedenen elektronischen Einrichtungen zu miniaturisieren.
  • Ein LSI mit mehr als 400 Stiften bzw. Steckverbindungen ist jedoch schwer wirksam zu löten. Darüber hinaus ist es unmöglich, die Leitungsteilung äußerst eng zu machen. Daher kann ein derart hoch integriertes LSI nicht vollständig miniaturisiert werden.
  • Darüber hinaus verursacht der Unterschied zwischen den Wärmeausdehnungskoeffizienten einer Halbleiterbaugruppe und einer Trägerleiterplatte Probleme, wenn die Halbleiterbaugruppe an der Trägerleiterplatte montiert wird. Es ist äußerst schwierig, genau viele dünne Einlass-/Auslassleitungen der Halbleiterbaugruppe und viele feine Elektrodenanschlüsse an der Leiterplatte zu binden.
  • Darüber hinaus wird ein Kunststoff-QFP einer Halbleiterbaugruppe mit vielen Kontaktstiften größer und ebenso werden die Kontaktstifte größer. Daraus resultiert eine verzögerte Signalübertragung und das Signal kann nicht mit hoher Geschwindigkeit verarbeitet werden.
  • Um dieses und weitere Probleme mit Kunststoff-QFP zu lösen, werden derzeit eine Kugel-Gittergruppe (BGA) und eine Lötaugen- bzw. Kontaktflecken-Gittergruppe (LGA) anstelle des QFP vorgeschlagen. Eine BGA weist kugelförmige Bindungsanschlüsse auf der Rückseite der Halbleiterbaugruppe zweidimensional angeordnet auf. Eine LGA weist viele flache Elektrodenpads auf der Rückseite der Halbleiterbaugruppe angeordnet auf.
  • Diese BGA und LGA werden in CBGA (Keramikkugel-Gittergruppe), PBGA (Kunststoffkugel-Gittergruppe), TBGA (Bandkugel-Gittergruppe) und TLGA (Bandkontaktfleck-Gittergruppe) klassifiziert, abhängig von ihren Trägersubstratmaterialien. Eine PBGA ist vergleichsweise billig und wird häufig verwendet. Bei PBGA wird ein Harzsubstrat (zum Beispiel Glas-Epoxidsubstrat), verstärkt mit Glasfaser, für das Trägersubstrat verwendet. Eine TBGA oder TLGA wird durch Anbringen eines umfänglichen Versteifers um eine Fläche eines doppelseitigen flexiblen Trägersubstrates mit Durchkontakten hergestellt und durch Befestigen und Formen eines Halbleiterchips auf einer Ausnehmung, welche auf dem von dem umfänglichen Versteifer umgebenen Trägersubstrat ausgebildet ist. Die TBGA wird mit Lötkugeln auf der anderen Fläche des Trägersubstrates versehen, wohingegen die TLGA keine solche Lötkugeln aufweist.
  • Die Keramiken, welche für das Trägersubstrat von CBGA verwendet werden, sind jedoch teuer. Darüber hinaus ist es schwierig, eine zuverlässige Bindung in dem CBGA zu erhalten, da das keramische Trägersubstrat einen Wärmeexpansionskoeffizienten aufweist, welcher viel niedriger ist als der von Glasepoxid (die Hauptplatine). Es tritt nämlich eine Trennung infolge des Unterschieds der Wärmeausdehnungskoeffizienten auf. Ein Problem der PBGA ist, dass sich die Ausbeute bei der Herstellung des Trägersubstrates und seiner Verpackung in die Hauptplatine verschlechtert, da die in dem Substrat enthaltenen Glasfasern ein Verziehen bzw. Verwerfen und Spannung des Substrates erhöhen. Obwohl teure doppelseitige flexible Substrate als Trägersubstrate zur Verpackung solcher TBGA und TLGA verwendet werden, verhindert die Flexibilität die Flachheit des Substrates und so ist es schwierig, solche Substrate in guter Ausbeute herzustellen.
  • Im Ergebnis sind herkömmliche BGA und LGA teuer. Darüber hinaus verursacht die große Spanne zwischen den Wärmeausdehnungskoeffizienten des flexiblen Substrates und des Halbleiterchips eine schlechte Bindungszuverlässigkeit, wenn der Halbleiterchip an das Trägersubstrat gebunden wird und wenn das gebundene Trägersubstrat auf eine Glasepoxid-Hauptplatine montiert wird.
  • Um solche Probleme zu lösen, zielt die vorliegende Erfindung darauf ab, einen Chipträger mit ausgezeichneter Bindungszuverlässigkeit zu liefern und eine diesen verwendende Halbleitereinrichtung. Eine ausgezeichnete Bindungszuverlässigkeit zeigt sich, indem kein Bruch oder keine Trennung auftritt, wenn die Wärmeausdehnungskoeffizienten zwischen dem LSI-Chip und dem Chipträger oder zwischen dem Chipträger und der Hauptplatine in einer Halbleitereinrichtung verschieden sind, welche leicht hergestellt wird und für verschiedene elektronische Einrichtungen verwendet wird.
  • Um die oben erwähnten Ziele zu erreichen, umfasst ein Chipträger der vorliegenden Erfindung ein Trägersubstrat und eine periphere bzw. umfängliche Versteifung, welche am Umfang bzw. der Peripherie des Trägersubstrates vorgesehen ist. Der umfängliche Versteifer ist aus einem Material mit einem Wärmeexpansionskoeffizienten hergestellt, der höher ist als der des Trägersubstrates. Das Trägersubstrat umfasst ein flexibles Isoliersubstrat, das Aramidfaser als Verstärker enthält, erste Kontakt- bzw. Anschlussflecken, welche auf einer Seite (Stirnseite) des flexiblen Isoliersubstrates ausgebildet sind, und zweite Anschluss- bzw. Kontaktflecken, welche auf der anderen Seite (Stirnseite) des flexiblen Isoliersubstrates ausgebildet sind. Die ersten Anschlussflecken und die zweiten Anschlussflecken sind integral miteinander über Löcher verbunden, welche in das flexible Isoliermaterial gestanzt sind. Bei Verwendung eines Chipträgers der vorliegenden Erfindung wird das Trägersubstrat ohne Deformierung flach gehalten, sogar wenn das Trägersubstrat bei hohen Temperaturen während der Packung bzw. des Aufbaus oder dem Austesten belassen wird, da der umfängliche Versteifer das Trägersubstrat mit Spannung versieht. Im Ergebnis wird die Ausbeute bei der Packung erhöht. Der Wärmeausdehnungskoeffizient eines herkömmlichen flexiblen Substrates, das einen Polyimidfilm verwendet, ist sehr verschieden von dem eines Silicium-Halbleiterchips. Andererseits weist ein Trägersubstrat, das Aramidfaser als einen Verstärker enthält, einen Wärmeausdehnungskoeffizienten auf, der verschieden von dem eines Silicium-Halbleiterchips ist. Daher bricht das Trägersubstrat der vorliegenden Erfindung infolge von Wärmezyklen, etc. während Zuverlässigkeitstest im Wesentlichen nicht. Darüber hinaus ist der Wärmeausdehnungskoeffizient des Trägersubstrates niedriger als der der Glasepoxid umfassenden Hauptplatine und das Trägersubstrat ist flexibler als die Hauptplatine, wodurch sich eine Verlötung leicht durchführen lässt. Mit anderen Worten wird Spannung auf den durch Löten verbundenen Teilen reduziert, weil das Harz des Trägersubstrates und das der Hauptplatine bei höheren Temperaturen erweicht wird. Bei niedrigeren Temperaturen schrumpft die Hauptplatine mehr als das Trägersubstrat, und das Trägersubstrat lockert sich, da der Wärmeausdehnungskoeffizient des Trägersubstrates niedriger als der der Hauptplatine ist. Im Ergebnis wird Spannung in den durch Löten verbundenen Teilen reduziert.
  • Bei dem Chipträger der vorliegenden Erfindung wird bevorzugt, dass der umfängliche Versteifer Metalle umfasst, welche die oben angegebenen Erfordernisse erfüllen. Bei diesem bevorzugten Beispiel kann vom Halbleiterchip erzeugte Wärme wirksamer abgestrahlt werden; wenn der Chipträger, welcher mit dem Halbleiterchip ausgerüstet ist, in einer elektronischen Vorrichtung integriert und betrieben wird.
  • Es wird auch bevorzugt, dass der umfängliche Versteifer in einer Zickzack-Form ausgebildet ist, so dass die von dem Halbleiterchip erzeugte Wärme wirksamer abgeleitet wird.
  • Es wird bevorzugt, dass das Trägersubstrat ein mehrschichtiges Harzsubstrat mit inneren Durchbohrungen ist, wobei die offenen Enden der Durchbohrungen nicht der Oberfläche des flexiblen Isoliersubstrates ausgesetzt sind, so dass die Bindungsflecken bzw. -pads freier angeordnet werden können, verglichen mit dem Fall eines flexiblen Substrates mit Durchkontakten.
  • Bei dem Chipträger wird bevorzugt, dass die ersten Kontakt- bzw. Bondingflecken und die zweiten Kontakt- bzw. Bondingflecken in voneinander unterschiedlichen Mustern gebildet werden, so dass die zweiten Kontaktflecken frei gemäß dem Schaltmuster auf der Hauptleiterplatte angeordnet werden können. So kann sehr einfach eine hochdichte Schaltung zur Verfügung gestellt werden.
  • Es wird auch bevorzugt, dass Kugeln auf der Oberfläche der zweiten Bondungsflecken vorgesehen werden, so dass ein Löten leicht durchgeführt werden kann. Die Kugeln sind beispielsweise Lötkugeln für elektrisches Bonden.
  • Eine Halbleitereinrichtung der vorliegenden Erfindung umfasst ein Trägersubstrat, eine umfängliche Versteifung, die am Umfang des Trägersubstrates vorgesehen ist, einen Halbleiterchip, der auf der Ausnehmung befestigt ist, die durch das Trägersubstrat und den umfänglichen Versteifer gebildet ist. Der umfängliche Versteifer wird aus einem Material mit einem Wärmeausdehnungskoeffizienten hergestellt, welcher höher als der des Trägersubstrates ist. Das Trägersubstrat umfasst ein flexibles Isoliersubstrat, das Aramidfaser als einen Verstärker enthält, erste Bondingflecken, die auf einer Fläche des flexiblen Isoliersubstrates ausgebildet sind und zweite Bondingflecken, die auf der anderen Fläche des flexiblen Isoliersubstrates ausgebildet sind. Die ersten Kontakt- bzw. Bondingflecken und die zweiten Kontakt- bzw. Bondingflecken sind elektrisch miteinander über Durchkontakte verbunden, welche in das flexible Isoliersubstrat gestanzt sind. Da der Wärmeausdehnungskoeffizient des umfänglichen Versteifers höher als der des Trägersubstrates ist, wird das Trägersubstrat infolge Zugspannung flach gehalten, sogar wenn die Halbleitervorrichtung bei hohen Temperaturen in eine Hauptplatine gepackt wird. Im Ergebnis wird sich der Chipträger nicht verwerfen und die Halbleitereinrichtung wird wirksam vor Bruch und Trennung, verursacht durch den Unterschied der Wärmeausdehnungskoeffizienten, bewahrt.
  • Bei der Halbleitereinrichtung wird bevorzugt, dass der umfängliche Versteifer mit Metallen gebildet wird, welche das oben erwähnte Erfordernis erfüllen. Bei dem bevorzugten Beispiel kann von dem Halbleiterchip erzeugte Wärme wirksamer abgeleitet werden, wenn der mit dem Halbleiterchip ausgerüstete Chipträger in eine elektronische Vorrichtung eingebaut und betrieben wird.
  • Es wird auch bevorzugt, dass der umfängliche Versteifer in einer Zickzack-Form ausgebildet wird, so dass von dem Halbleiterchip erzeugte Wärme wirksamer abgeleitet werden kann. Es wird bevorzugt, dass das Trägersubstrat ein mehrschichtiges Harzsubstrat mit innerem Durchkontakt ist, wobei die offenen Enden der Durchkontakte nicht der Oberfläche des flexiblen Isoliersubstrates ausgesetzt sind, so dass die Kontakt- bzw. Bondingflecken freier im Vergleich zu dem Fall einer flexiblen Platine mit Durchkontakten angeordnet werden kann. Es wird bevorzugt, dass die ersten Kontaktflecken und die zweiten Kontaktflecken in voneinander unterschiedlichen Mustern ausgebildet werden, so dass die zweiten Kontaktflecken frei gemäß dem Schaltmuster auf der Hauptleiterplatte angeordnet werden können und so eine hochdichte Schaltung leicht vorgesehen wird. Es wird auch bevorzugt, dass die Kugeln auf der Oberfläche der zweiten Kontaktflecken vorgesehen werden, so dass ein leichtes Löten durchgeführt werden kann. Die Kugeln sind beispielsweise Lötkugeln für elektrisches Bonding.
  • Bei der Halbleitereinrichtung wird bevorzugt, dass der umfängliche Versteifer dünner als der Halbleiterchip ist, so dass die Dicke der Halbleitereinrichtung gemäß der Dicke des Halbleiterchips ohne Beschränkung durch die Dicke des umfänglichen Versteifers eingestellt werden kann.
  • Bei dem Halbleiter der Erfindung wird bevorzugt, dass der Halbleiterchip flip-chip bestückt wird, so dass die Entfernung zwischen dem Element in dem Halbleiterchip zu den Gehäuse- bzw. Bestückungskontaktflecken (die zweiten Kontaktflecken) die kürzeste wird. Im Ergebnis können seine Kapazitanz und Induktanz im Vergleich zu jenen herkömmlicher Techniken reduziert werden und die elektrischen Eigenschaften können verbessert werden.
  • Bei der Halbleitereinrichtung wird bevorzugt, dass der Halbleiterchip flächenmatrixartige Anschlusselektroden aufweist, so dass die elektrischen Eigenschaften verbessert werden können.
  • Bei der Halbleitereinrichtung wird bevorzugt, dass eine gerippte Wärmesenke vorgesehen ist, welche die obere Fläche des Halbleiterchips und den Umfang des Chipträgers abdeckt. Bei dieser Ausführungsform wird bevorzugt, dass die während des Betriebs der Halbleitervorrichtung erzeugte Wärme wirksam abgestrahlt wird und die Zuverlässigkeit der Halbleitervorrichtung und der elektrischen Anordnung verbessert wird.
  • 1 ist eine Querschnittsansicht, welche einen Trägerchip einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine perspektivische Ansicht, welche den Chipträger der Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist eine Querschnittsansicht, welche ein mehrschichtiges Harzsubstrat mit inneren Durchkontakten zeigt, welche für ein Trägersubstrat eines Chipträgers der Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 4 ist eine Querschnittsansicht, welche ein erste Beispiel einer Halbleitervorrichtung zeigt.
  • 5 ist eine Querschnittsansicht, welche ein zweites Beispiel einer Halbleitervorrichtung zeigt.
  • 6 ist eine Querschnittsansicht, welche ein drittes Beispiel einer Halbleitervorrichtung zeigt.
  • 7 ist eine schematische Ansicht des umfänglichen Versteifers, der bei dem dritten Beispiel verwendet wird.
  • 8 ist eine Querschnittsansicht, welche ein viertes Beispiel einer Halbleitervorrichtung zeigt.
  • 9 ist eine Querschnittsansicht, welche ein fünftes Beispiel einer Halbleitervorrichtung zeigt.
  • 10 ist eine Querschnittsansicht, welche ein sechstes Beispiel einer Halbleitervorrichtung zeigt.
  • Die Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf Zeichnungen und Beispiele erklärt.
  • Die 1 und 2 sind Querschnittsansichten und perspektivische Ansichten, welche einen Chipträger einer Ausführungsform der vorliegenden Erfindung zeigen. In den 1 und 2 umfasst der Chipträger ein Trägersubstrat 108 und einen umfänglichen Versteifer 106. Das Trägersubstrat 108 umfasst ein flexibles Isoliersubstrat 101, das durch Aramidfaser verstärkt ist, erste Bonding- bzw. Kontaktflächen 102, die auf einer Oberfläche des flexiblen Isoliersubstrates 101 ausgebildet sind, und zweite Bonding- bzw. Kontaktflächen 105, welche auf der anderen Seite der Platine 101 angeordnet sind, sowie Durchkontakte 103, in welche Leiter 104 eingebettet sind.
  • Ein Beispiel eines solchen flexiblen Isoliersubstrates 101, das Aramidfasern als Verstärker enthält, ist ein Stoff oder Vliesstoff aus Aramidfasern, in welche Epoxidharz imprägniert ist. die ersten Kontaktflecken 102 und die zweiten Kontaktflecken 105 sind beispielsweise Kupferfilme. Die ersten Kontaktflecken 102 und die zweiten Kontaktflecken 105 sind elektrisch miteinander durch Leiter 104 verbunden, welche in die Durchkontakte 103 eingebettet sind. Die Leiter 104 werden durch Mischen von Epoxidharz mit Kupferpulver hergestellt.
  • Dieses Trägersubstrat 108 ist als ein mehrschichtiges Harz substrat mit inneren Durchkontakten bekannt. Ein Beispiel ist ALIVH (eingetragene Marke), hergestellt von Matsushita Electric Industrial Ltd. (siehe DENSHIZAIRYOU (Electronic Parts and Materials) Okt. 1995, S. 50 – 58).
  • Ein umfänglicher Versteifer 106 ist am Umfang des Trägersubstrates 108 mit einem Kleber 107 angebracht. Der umfängliche Versteifer 106 ist aus hohlem, rechteckförmigem Glasepoxid gebildet (ein Komplex aus Glasfaser als Verstärker und imprägniertem Epoxidharz). Es ist ziemlich bevorzugt, dass das Trägersubstrat 108 und der umfängliche Versteifer 106 nicht zu fest miteinander verbunden sind. Handelsübliche doppelseitige Klebebänder, auf Silicium oder Epoxid basierende flexible Klebstoffe können zum Kleben verwendet werden.
  • Die Gruppierung bzw. Matrix der ersten Kontaktflecken 102 entspricht jener der Anschlusselektroden des Halbleiterchips, der auf diesem Trägersubstrat 108 angeordnet ist, und dem Bondingverfahren. Wenn die Anschlusselektroden des Halbleiterchips umfänglich gruppiert sind und es sich um eine Flip-Chip-Packung handelt, werden die ersten Kontaktflecken 102 umgekehrt zu den Anschlusselektroden des Halbleiterträgerchips gruppiert. Wenn die Anschlusselektroden des Halbleiterchips über die gesamte Chipoberfläche verteilt sind, genannt Flächen-Pad-Typ oder Flächenmatrix-Typ, werden sie ebenfalls umgekehrt angeordnet. Wenn der Halbleiterchip und das Trägersubstrat 108 über einen Draht verbunden werden, werden die ersten Kontaktflecken 102 den Umfang des Halbleiterchips umgebend angeordnet.
  • Bei dieser Ausführungsform umfasst der umfängliche Versteifer 106 Glasepoxid und seine Wärmeausdehnungskoeffizient beträgt 15 ppm/°C. Das Trägersubstrat 108 ist ein Komplex aus Kupferfilmen, Aramidfaser und Harz und sein Wärmeausdehnungskoeffizient hängt vom Verhältnis der mit dem Kupferfilm bedeckten Oberflä che zur Gesamtoberfläche ab. Bei dieser Ausführungsform beträgt er 6 bis 10 ppm/°C. Mit anderen Worten, der umfängliche Versteifer 106 ist so ausgeführt, dass er einen Wärmeausdehnungskoeffizienten aufweist, der höher ist als der des Trägersubstrates 108. Der Wärmeausdehnungskoeffizient des umfänglichen Versteifers 106 ist bevorzugt höher als der des Trägersubstrates 108, und zwar um 3 bis 20 ppm/°C, bevorzugter 5 bis 10 ppm/°C. Bei dieser Ausführungsform unterliegt das Trägersubstrat 108 dem Einfluss der Zugspannung, wenn der Halbleiterchip auf dem Chipträger befestigt und unter Verwendung von Harz bei hohen Temperaturen angeklebt wird. Als ein Ergebnis wird das Trägersubstrat in einem flachen Zustand ohne Deformation gehalten und damit wird die Herstellungsausbeute verbessert.
  • Wie oben erwähnt, wird die Halbleitervorrichtung, umfassend einen Chipträger und einen Halbleiterchip, durch den umfänglichen Versteifer 106 in einem flachen Zustand gehalten, so dass die flache Oberfläche eingehalten werden kann, wenn diese Halbleitervorrichtung in eine Hauptplatine eingepackt wird. Daher kann die Packung leicht durchgeführt werden und die Bindungszuverlässigkeit ist verbessert. Die Bindungszuverlässigkeit wird noch höher sein, sogar nachdem die Halbleitervorrichtung in die Glasepoxid-Hauptplatine eingelötet wird. Das Trägersubstrat und die Hauptplatine werden durch Löten bei hohen Temperaturen bis zu 200°C verbunden und beide beginnen während des Abkühlens zu schrumpfen. Das Trägersubstrat löst sich jedoch infolge seiner niedrigeren Wärmeausdehnungskoeffizienten und die Spannung wird nicht gehalten, da das Trägersubstrat flexibel ist. Dieses Verhältnis kann aufrecht erhalten werden, sogar wenn die Temperatur niedriger als Raumtemperatur ist.
  • Eine Halbleitervorrichtung, umfassend ein Trägersubstrat, hergestellt aus Polyimidband etc., weist einen Wärmeausdehnungskoeffizienten auf, welcher viel höher als der von Glasepoxid ist (30 bis 40 ppm/°C), so dass die Zugfestigkeit beim Abkühlen größer sein wird. Die Spannung wird darüber hinaus bei niedrigeren Temperaturen erhöht und als Ergebnis werden die Verbindungsstellen aufgrund der Wärmezyklen gebrochen.
  • Das Trägersubstrat, das in 1 gezeigt ist, kann einzeln hergestellt oder als Band zum Zwecke der Massenproduktion erzeugt werden. Die Materialien des umfänglichen Versteifers können aus verschiedenen Typen ausgewählt werden, wie Metallen, Keramiken und Harze. Obwohl das Substrat in 1 ein doppelseitiges Substrat ist, beschränkt das die vorliegende Erfindung nicht darauf, es sind nämlich auch mehrschichtige Substrate verwendbar.
  • 3 ist eine vergrößerte Querschnittsansicht, welche ein mehrschichtiges Harzsubstrat mit inneren Durchkontakten zeigt. Wie in 3 gezeigt ist, sind die ersten Kontaktflecken 102 und die zweiten Kontaktflecken 105 miteinander über Durchkontakte 103 verbunden, welche in den Isoliersubstraten (101a, 101b und 101c), welche jede Schicht zusammensetzen, ausgebildet. Die Durchkontakte bzw. Durchbohrungen sind mit Leitern (104a, 104b und 104c) ausgefüllt, welche aus leitfähiger Paste hergestellt sind. Die ersten Kontaktflecken 102 sind auf der äußersten Oberfläche vorgesehen, so dass die offenen Enden der Durchkontakte 103 nicht ausgesetzt sind. Bei dieser Ausführungsform sind die ersten Kontaktflecken 102 auf dem mehrschichtigen Harzsubstrat mit inneren Durchkontakten (Trägersubstrat 108) entsprechend dem Anschlusselektrodenmuster des LSI-Chips ausgebildet, das auf der Oberfläche befestigt ist. Das Muster der zweiten Kontaktflecken 105 kann durch das Verdrahtungsmuster der inneren Schichten des mehrschichtigen Substrates mit inneren Durchkontakten variieren, um dem Verdrahtungs- bzw. Leitungsmuster der Hauptleiterplatte zu entsprechen.
  • Wenn das oben erwähnte mehrschichtige Substrat mit Durchkontakten als Trägersubstrat 108 verwendet wird, kann der Einfluss von elektromagnetischer Strahlung und Rauschen etc. durch Vorsehen einer Erdungs- und Energiequellenschicht auf dem Verdrahtungs- bzw. Leitungsabschnitt der inneren Schicht verhindert werden. Verbindung mit feinerer Verteilung wird durch Verwendung eines mehrschichtigen Harzsubstrates mit inneren Durchkontakten realisiert und so können kleinere Halbleitervorrichtungen hergestellt werden.
  • Diese Erfindung ist nicht auf die oben erwähnten Ausführungsformen beschränkt, worin ein doppelschichtiges Substrat und ein mehrschichtiges Substrat mit inneren Durchkontakten als Trägersubstrate verwendet werden, sondern es kann auch ein gewöhnliches mehrschichtiges Substrat mit Durchbohrungen verwendet werden. Wie oben erwähnt worden ist, ist es wesentlich, Aramidfaser als Verstärker zur Herstellung des Trägersubstrates zu verwenden. Obwohl einige andere Materialien das Wärmeexpansionskoeffizienten-Verhältnis einhalten können, ist ein Trägersubstrat, das Aramidfaser als Verstärker enthält, das Beste für das Substratmaterial, weil der absolute Wert seines Wärmeausdehnungskoeffizienten ähnlich zu dem des Halbleiterchips (Silicium) ist. Aus der obigen Erläuterung ist auch ersichtlich, dass diese Struktur ein besseres Ergebnis liefert als ein Trägersubstrat mit einem Polyimidfilm.
  • Bei dieser Ausführungsform ist es auch möglich, Kugeln auf den Oberflächen der zweiten Kontaktflächen des Trägersubstrates vorzusehen, um bei der Konstruktion der Hauptplatine gegenüber zu liegen, wie im Falle von BGA, TBGA oder PBGA. Diese Struktur resultiert in einem einfachen Löten. Obwohl im Allgemeinen Lötkugeln verwendet werden, werden seit kurzem auch Kupferkugeln verwendet.
  • Im Folgenden wird eine einen Chipträger der vorliegenden Erfindung verwendende Halbleitereinrichtung der vorliegenden Erfindung erläutert.
  • 4 zeigt eine Halbleitereinrichtung in einem ersten Beispiel, bei dem der Chipträger der Ausführungsform verwendet wird. Bei dem ersten Beispiel wird ein zweiseitiges Substrat mit inneren Durchkontakten (ALIVH), umfassend ein Aramidfaservlies und Epoxidharz, als flexibles Isoliersubstrat 101 verwendet, das das Trägersubstrat 108 bildet. Die ersten Kontaktflecken 105 sind Kupferfilme und die Oberfläche ist mit Au/Ni beschichtet bzw. plattiert.
  • Wie in 4 gezeigt ist, wird die Halbleitervorrichtung des ersten Beispiels hergestellt, indem ein LSI-Chip 201 auf der hohlen rechtwinkligen Ausnehmung montiert wird, die durch den umfänglichen Versteifer 106 des in 1 gezeigten Chipträgers definiert ist. Ein Schutzfilm 203 ist auf dem LSI-Chip 201 ausgebildet und Anschlusselektroden 202 (dünne Filme aus Aluminium) sind an den in diesem Schutzfilm vorgesehenen Fenstern ausgebildet. Goldbumpen bzw. -anschlüsse 204 sind an den Anschlusselektroden 202 unter Verwendung einer Drahtbindungsvorrichtung ausgebildet. Der LSI-Chip wurde nach unten gedreht, um den Positionen der Anschlusselektroden mit den ersten Kontaktflecken auf dem Trägersubstrat übereinzustimmen, und dann auf dem Trägersubstrat unter Zwischenlagerung des leitfähigen Klebstoffes 206 befestigt. Nachdem der leitfähige Klebstoff bei 120°C ausgehärtet war, wurde ein Dichtmittel 205 in den Spalt zwischen dem Trägersubstrat und dem Halbleiterchip gegossen und bei 150°C ausgehärtet. Das Trägersubstrat ist während dieses Verfahrens noch flach und Probleme, wie Deformierung, werden beim Montieren des LSI-Chips nicht auftreten. Dieses Verfahren zur Konstruktion eines Halbleiterchips ist im Allgemeinen als Ansatzbumpen-Flip-Chip-Konstruktion bekannt.
  • Die elektrischen Eigenschaften dieser Erfindung werden bemerkenswert verbessert, wenn ein Halbleiterchip mit flächenmatrixartigen Anschlusselektroden unter Verwendung dieser Flip-Chip-Konstruktion aufgebaut wird, da der Abstand zwischen den Elementen innerhalb des Halbleiterchips und den Kontaktflecken des Gehäuses (die zweiten Kontaktflecken) verkürzt wird und im Ergebnis Kapazitanz und Induktanz im Vergleich mit jener der herkömmlichen Techniken verbessert werden können. Daher liefert dieses Verfahren die beste Konstruktion für Halbleiterchips, welche für Hochgeschwindigkeitssignale vorgesehen sind.
  • Bei dem ersten Beispiel kann ein dünnes Substrat von etwa 0,1 mm für das Trägersubstrat 108 verwendet werden, so dass die Gesamtdicke der Halbleitervorrichtung auf 0,6 mm oder weniger einstellbar ist. Es wird bevorzugt, dass der umfängliche Versteifer dünner als der Halbleiterchip ausgebildet wird, so dass der umfängliche Versteifer die Dicke nicht beschränken wird. Die Rückseite des Halbleiterchips (LSI-Chip) einer Halbleitervorrichtung der vorliegenden Erfindung ist exponiert, so dass Wärme rasch abgestrahlt wird. Die gerippte Wärmesenke kann direkt angeordnet sein. Bei dieser Struktur ist ein (Press-)-Formen nicht erforderlich, und es tritt keine zusätzliche Belastung bzw. Spannung auf, da die Rückseite des LSI-Chips frei gelassen werden kann. Daher ist die Zuverlässigkeit verbessert.
  • Die vorliegende Erfindung ist nicht auf die Flip-Chip-Konstruktion beschränkt. Eine andere Konstruktionsmethode ist die, dass der LSI-Chip nach vorne gedreht und an dem Trägersubstrat befestigt wird und die Anschlusselektroden an dem LSI-Chip, und die ersten Kontaktflecken auf dem Trägersubstrat werden durch Drahtbindung verbunden. Bei diesem Verfahren sollte die Oberfläche des LSI-Chips und des Trägersubstrates (press-)geformt sein.
  • 5 zeigt eine Halbleitervorrichtung des zweiten Beispiels, worin der Chipträger der Ausführungsform dieser Erfindung verwendet wird. Das zweite Beispiel soll die Halbleitervorrichtung durch Vorsehen eines umfänglichen Versteifers 106 um den Halbleiterchip 201 miniaturisieren. In diesem Fall wird das Dichtmittel 205 auch in die Lücke zwischen Halbleitervorrichtung 201 und umfänglichem Versteifer 107 (106) gefüllt.
  • 6 zeigt die Halbleitervorrichtung des dritten Beispiels, worin der Chipträger der Ausführungsform der vorliegenden Erfindung verwendet wird. Bei dem dritten Beispiel ist der umfängliche Versteifer 106 der Halbleitervorrichtung des zweiten Beispiels aus Metall mit guter Wärmeleitfähigkeit hergestellt, um die Wärmeabstrahlungseigenschaften zu verbessern. Das in 6 gezeigte dritte Beispiel ist ähnlich zu dem in 5 gezeigten zweiten Beispiel, mit der Ausnahme von Materialien und Form des umfänglichen Versteifers 106. Das Material wird vorzugsweise aus Metallen ausgewählt. Obwohl Metalle gute Wärmeleitfähigkeit aufweisen, wie Aluminium und Kupfer, welche bevorzugt sind, können auch andere Metalle verwendet werden. Formen, welche die Wärmeemission stimulieren, werden bevorzugt. Bei dem dritten Beispiel ist der umfängliche Versteifer in einer Zickzack-Form ausgebildet, um den Oberflächenbereich zu vergrößern und damit die Wärmeemission zu beschleunigen, wie in 7 gezeigt ist. Wie beispielsweise aus 7 gesehen werden kann, kann die Form des umfänglichen Versteifers eine kompakte sinusförmige Konfiguration aufweisen. Dieser metallische, zickzackförmige, umfängliche Versteifer 106 kontrolliert die Zugfestigkeit, welche auf das Trägersubstrat angewendet wird. Die Zugfestigkeit wird durch den Unterschied der Wärmeausdehnungskoeffizienten zwischen dem Trägersubstrat 108 und dem peripheren Versteifer 106 verursacht.
  • 8 zeigt die Halbleitervorrichtung des vierten Beispiels, in welchem der Chipträger der Ausführungsform der vorliegenden Erfindung verwendet wird. Bei dem vierten Beispiel ist eine gerippte Wärmesenke 601 (Aluminium etc.) mit ausgezeichneter Wärmeleitfähigkeit auf der Oberfläche des LSI-Chips angebracht, wie in Beispiel 1 beschrieben, und zwar unter Verwendung eines Klebstoffes 602 mit guter Wärmeleitfähigkeit. Auf diese Weise kann Wärme leicht abgestrahlt werden, sogar wenn ein Halbleiterchip verwendet wird, der viel Wärme erzeugt. Die Abstrahlungseigenschaft ist besonders gut, da die gerippte Wärmesenke direkt auf der Rückseite des Halbleiterchips befestigt ist.
  • 9 zeigt eine Halbleitervorrichtung des fünften Beispiels, in welchem ein Chipträger der Ausführungsform der vorliegenden Erfindung verwendet wird. Bei diesem Beispiel ist eine gerippte Wärmesenke 601 (Aluminium etc.) mit ausgezeichneter Wärmeleitfähigkeit auf der Oberfläche des in den zweiten und dritten Beispielen erklärten LSI-Chips befestigt, indem ein Klebstoff 602 mit guter Wärmeleitfähigkeit verwendet wird. Auf diese Weise kann ebenfalls Wärme leicht abgestrahlt werden, sogar wenn ein Halbleiterchip verwendet wird, welcher viel Wärme erzeugt. Ähnlich wie oben, ist die Abstrahlungseigenschaft besonders gut, da die gerippte Wärmesenke direkt auf der Rückseite des Halbleiterchips befestigt ist.
  • 10 zeigt eine Halbleitervorrichtung des sechsten Beispiels, worin ein Chipträger der Ausführungsform der vorliegenden Erfindung verwendet wird. Bei diesem sechsten Beispiel ist eine gerippte Wärmesenke 701 auf dem umfänglichen Versteifer 106 durch einen Klebstoff 702 vorgesehen. Während die gerippte Wärmesenke 601 des fünften Beispiels nur an der oberen Fläche des LSI-Chips 201, der die Halbleitervorrichtung umfasst, vorgesehen ist, ist die gerippte Wärmesenke (eine kronenkranzför mige Wärmesenke) 701 nicht nur auf der oberen Oberfläche des LSI-Chips sondern auch am Umfang des umfänglichen Versteifers 106 vorgesehen, so dass die gerippte Wärmesenke 701 den umfänglichen Versteifer umgibt. Auf diese Weise kann Wärme wirksam abgestrahlt werden, sogar wenn eine leistungsfähigere Halbleitervorrichtung integriert bzw. aufgebaut wird.
  • Obwohl Kontaktierung bzw. Bindung bzw. Bonding zwischen den Halbleiterchips und den Trägersubstraten bei den obigen Beispielen hauptsächlich durch die Anschlussbumpen-Flip-Chip-Konstruktion durchgeführt wird, ist die vorliegende Erfindung nicht darauf beschränkt; andere Verfahren, wie ein Bondingverfahren unter Verwendung von Lötkugeln (C4-Verfahren) stehen ebenfalls zur Verfügung.
  • Obwohl ein Halbleiterchip für jedes Beispiel dieser Erfindung verwendet wird, ist die vorliegende Erfindung nicht darauf beschränkt; viele Halbleiterchips können zu einem Multichip-Modul (MCM) zusammengefasst werden.
  • Es ist auch möglich, ein MCM-Komposit durch Befestigen eines QFP herzustellen, welcher nicht nur für einen nackten Halbleiterchip verwendet wird, sondern auch für einen gepackten Halbleiterchip, SMD-Technik. Es ist des Weiteren möglich, passive Teile wie einen Kondensator und einen Resistor zu befestigen.
  • Wie oben erwähnt, liefert die vorliegende Erfindung einen Chipträger, dessen Trägersubstrat sich nicht wirft oder irgendwelche anderen Deformationen zeigt, sogar wenn der Halbleiter während des Herstellungsverfahrens bei hohen Temperaturen gehalten wird. Im Ergebnis ist die Herstellungsausbeute verbessert. Darüber hinaus weist eine Halbleitervorrichtung, welche den Chipträger umfasst, eine ausgezeichnete Zuverlässigkeit im Bonden zwischen dem LSI-Typ und dem Trägersubstrat auf und eine hoch zuverlässige Bindung kann erhalten werden, wenn die Halbleitervorrichtung in eine Hauptplatine gepackt bzw. integriert wird.

Claims (17)

  1. Chipträger, der ein Trägersubstrat und eine am Umfang des Trägersubstrats vorgesehene periphere Versteifung umfasst, wobei das Trägersubstrat ein flexibles Isoliersubstrat umfasst, welches als Verstärker Aramidfasern enthält, erste, auf einer (Stirn)Seite des flexiblen Isoliersubstrats ausgebildete Kontaktflecken und zweite, auf der anderen (Stirn)Seite des flexiblen Isoliersubstrats ausgebildete Kontaktflecken, wobei die ersten Kontaktflecken und die zweiten Kontaktflecken über in das flexible Isoliersubstrat gestanzte Durchgangslöcher elektrisch miteinander verbunden sind, wobei die umfängliche Versteifung aus einem Material besteht, dessen Wärmeausdehnungskoeffizient höher ist als der des Trägersubstrats.
  2. Chipträger nach Anspruch 1, wobei die umfängliche Versteifung ein Metall ist.
  3. Chipträger nach Anspruch 1, wobei die umfängliche Versteifung im Zickzack-Muster ausgebildet ist.
  4. Chipträger nach Anspruch 1, wobei das Trägersubstrat ein Mehrschichtsubstrat aus Harz mit inneren Durchgangslöchern ist, und verhindert wird, dass die offenen Enden der Durchgangslöcher der Oberfläche des flexiblen Isoliersubstrats ausgesetzt werden.
  5. Chipträger nach Anspruch 1, wobei die ersten Kontaktflecken und die zweiten Kontaktflecken mit unterschiedlichen Mu stern ausgebildet sind.
  6. Chipträger nach Anspruch 1, wobei an der Oberfläche der zweiten Kontaktflecken Kugeln vorgesehen sind.
  7. Halbleitervorrichtung, umfassend einen Chipträger, der ein Trägersubstrat und eine am Umfang des Trägersubstrats vorgesehene umfängliche Versteifung umfasst, wobei das Trägersubstrat ein flexibles Isoliersubstrat umfasst, welches als Verstärker Aramidfasern enthält, erste, auf einer (Stirn)Seite des flexiblen Isoliersubstrats ausgebildete Kontaktflecken und zweite, auf der anderen (Stirn)Seite des flexiblen Isoliersubstrats ausgebildete Kontaktflecken, wobei die ersten Kontaktflecken und die zweiten Kontaktflecken über in das flexible Isoliersubstrat gestanzte Durchgangslöcher elektrisch miteinander verbunden sind, wobei die umfängliche Versteifung aus einem Material besteht, dessen Wärmeausdehnungskoeffizient höher ist als der des Trägersubstrats, und einen Halbleiterchip, der in einer durch das Trägersubstrat und die umfängliche Versteifung begrenzten Ausnehmung angeordnet ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die umfängliche Versteifung ein Metall ist.
  9. Halbleitervorrichtung nach Anspruch 7, wobei die umfängliche Versteifung im Zickzack-Muster ausgebildet ist.
  10. Halbleitervorrichtung nach Anspruch 7, wobei das Trägersubstrat ein Mehrschichtsubstrat aus Harz mit inneren Durchgangslöchern ist, und verhindert wird, dass die offenen Enden der Durchgangslöcher der Oberfläche des flexiblen Isoliersubstrats ausgesetzt werden.
  11. Halbleitervorrichtung nach Anspruch 7, wobei die ersten Kontaktflecken und die zweiten Kontaktflecken mit unterschiedlichen Mustern ausgebildet sind.
  12. Halbleitervorrichtung nach Anspruch 7, wobei an der Oberfläche der zweiten Kontaktflecken Kugeln vorgesehen sind.
  13. Halbleitervorrichtung nach Anspruch 7, wobei die umfängliche Versteifung dünner ist als der Halbleiterchip.
  14. Halbleitervorrichtung nach Anspruch 7, wobei das Halbleiterchip Flip-Chip-gepackt ist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei das Halbleiterchip flächenmatrixartige Anschlusselektroden besitzt.
  16. Halbleitervorrichtung nach Anspruch 7, wobei an einer Oberfläche des Halbleiterchips eine gerippte Wärmesenke vorgesehen ist.
  17. Halbleitervorrichtung nach Anspruch 7, wobei eine gerippte Wärmesenke vorgesehen ist, um eine Oberfläche des Halbleiterchips und die Peripherie des Chipträgers abzudecken.
DE69729673T 1996-03-19 1997-03-17 Chipträger und Halbleiteranordnung mit diesem Chipträger Expired - Fee Related DE69729673T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6340596 1996-03-19
JP06340596A JP3437369B2 (ja) 1996-03-19 1996-03-19 チップキャリアおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
DE69729673D1 DE69729673D1 (de) 2004-08-05
DE69729673T2 true DE69729673T2 (de) 2005-08-04

Family

ID=13228371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69729673T Expired - Fee Related DE69729673T2 (de) 1996-03-19 1997-03-17 Chipträger und Halbleiteranordnung mit diesem Chipträger

Country Status (6)

Country Link
US (1) US5841194A (de)
EP (1) EP0797253B1 (de)
JP (1) JP3437369B2 (de)
CN (1) CN1085891C (de)
DE (1) DE69729673T2 (de)
HK (1) HK1003684A1 (de)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597913B2 (ja) * 1995-07-20 2004-12-08 松下電器産業株式会社 半導体装置とその実装方法
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
JP3173459B2 (ja) * 1998-04-21 2001-06-04 日本電気株式会社 半導体装置の製造方法
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6242815B1 (en) 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
US6577018B1 (en) * 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
DE60220405T2 (de) * 2001-06-04 2008-01-31 Polymer Group, Inc. Dreidimensionales vliesstoffsubstrat für leiterplatte
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US6490161B1 (en) 2002-01-08 2002-12-03 International Business Machines Corporation Peripheral land grid array package with improved thermal performance
US7015616B2 (en) * 2002-04-01 2006-03-21 Honeywell International, Inc. System and method for providing coil retention in the rotor windings of a high speed generator
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
JP4067529B2 (ja) 2003-03-26 2008-03-26 富士通株式会社 半導体装置
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
TWI348748B (en) * 2003-10-07 2011-09-11 Rohm Co Ltd Semiconductor device and method of fabricating the same
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
JP2007532003A (ja) * 2004-03-31 2007-11-08 アプライド　マテリアルズ　インコーポレイテッド 半導体デバイスの製造中に導電性断片を移送する方法及び装置
JP4342366B2 (ja) * 2004-04-09 2009-10-14 日本特殊陶業株式会社 配線基板の製造方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
JP4631636B2 (ja) * 2005-09-22 2011-02-16 富士ゼロックス株式会社 アンテナ
WO2007037055A1 (ja) * 2005-09-29 2007-04-05 Nec Corporation 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法
EP1988759A4 (de) * 2006-02-03 2012-10-31 Panasonic Corp Verbindungsteil einer leiterplatte und verbindungsstruktur einer leiterplatte
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
KR20090041936A (ko) * 2007-10-25 2009-04-29 주식회사 동부하이텍 반도체 소자의 금속 패드
US7843058B2 (en) * 2007-10-30 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip packages with spacers separating heat sinks and substrates
KR20090056077A (ko) * 2007-11-29 2009-06-03 엘지전자 주식회사 인쇄회로기판과 그 제조방법 및 인쇄회로기판 제조용 패널
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
TW200943505A (en) * 2008-04-02 2009-10-16 Advanced Semiconductor Eng Reinforced package carrier and method for manufacturing the same as well as method for manufacturing semiconductor packages
KR101169686B1 (ko) * 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법
US9847268B2 (en) * 2008-11-21 2017-12-19 Advanpack Solutions Pte. Ltd. Semiconductor package and manufacturing method thereof
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
US8232138B2 (en) * 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
CN102376675B (zh) * 2010-08-04 2015-11-25 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
CN102299082B (zh) * 2010-08-31 2014-04-16 先进封装技术私人有限公司 半导体承载元件的制造方法及应用其的封装件的制造方法
US8810025B2 (en) 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
US8691624B2 (en) * 2011-11-28 2014-04-08 Infineon Technologies Ag Die fixing method and apparatus
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
JP2014045025A (ja) * 2012-08-24 2014-03-13 Sony Corp 配線基板及び配線基板の製造方法
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US20140233166A1 (en) * 2013-02-19 2014-08-21 Norman E. O'Shea Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices
US9287194B2 (en) 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US9385091B2 (en) 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US10032692B2 (en) 2013-03-12 2018-07-24 Nvidia Corporation Semiconductor package structure
US9760132B2 (en) * 2013-09-19 2017-09-12 Nvidia Corporation Stiffening electronic packages by disposing a stiffener ring between substrate center area and conductive pad
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
CN105722299B (zh) 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
CN104465534A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 带支架的基板
KR20170059833A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 스트립기판 및 그 제조 방법
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
CN108573875A (zh) * 2017-03-14 2018-09-25 兴讯科技股份有限公司 双面载放零件的电子芯片模块
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10424527B2 (en) 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
JP7203087B2 (ja) * 2018-03-30 2023-01-12 リンテック株式会社 保護膜形成用複合シート及びその製造方法
EP3671831A1 (de) * 2018-12-18 2020-06-24 MediaTek Inc Halbleiterpaketstruktur
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513603A (ja) * 1974-06-27 1976-01-13 Matsushita Electric Ind Co Ltd Teepuseigyosochi
US4318954A (en) * 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
JPH0287655A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置
US5067008A (en) * 1989-08-11 1991-11-19 Hitachi Maxell, Ltd. Ic package and ic card incorporating the same thereinto
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
JPH0513603A (ja) * 1991-07-02 1993-01-22 Hitachi Ltd 半導体集積回路装置
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置
JP2531125B2 (ja) * 1994-04-11 1996-09-04 日本電気株式会社 Ｉｃチップキャリアモジュ―ル
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JPH091855A (ja) * 1995-06-16 1997-01-07 Canon Inc 画像処理装置

Also Published As

Publication number Publication date
CN1085891C (zh) 2002-05-29
CN1163480A (zh) 1997-10-29
EP0797253A2 (de) 1997-09-24
DE69729673D1 (de) 2004-08-05
JP3437369B2 (ja) 2003-08-18
US5841194A (en) 1998-11-24
EP0797253A3 (de) 1999-04-14
HK1003684A1 (en) 1998-11-06
EP0797253B1 (de) 2004-06-30
JPH09260527A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE69023091T2 (de) Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE60202425T2 (de) Hochfrequenz-Halbleiter-Vorrichtung
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE19709295B4 (de) Halbleiterbaugruppe
DE69014202T2 (de) Verfahren zur erdung eines chip-trägers mit kontaktfeldern von ultrahoher dichte.
DE10332009B4 (de) Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19904258A1 (de) Halbleitervorrichtung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE102007002707A1 (de) System-in Package-Modul
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE4305793A1 (de) Leistungsmodul
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE19828489A1 (de) Halbleiterbauelement
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee