JP3437369B2 - チップキャリアおよびこれを用いた半導体装置 - Google Patents

チップキャリアおよびこれを用いた半導体装置

Info

Publication number
JP3437369B2
JP3437369B2 JP06340596A JP6340596A JP3437369B2 JP 3437369 B2 JP3437369 B2 JP 3437369B2 JP 06340596 A JP06340596 A JP 06340596A JP 6340596 A JP6340596 A JP 6340596A JP 3437369 B2 JP3437369 B2 JP 3437369B2
Authority
JP
Japan
Prior art keywords
chip
substrate
semiconductor device
connection pad
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06340596A
Other languages
English (en)
Other versions
JPH09260527A (ja
Inventor
勝秀 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP06340596A priority Critical patent/JP3437369B2/ja
Priority to US08/814,984 priority patent/US5841194A/en
Priority to EP97104493A priority patent/EP0797253B1/en
Priority to DE69729673T priority patent/DE69729673T2/de
Priority to CN97103066A priority patent/CN1085891C/zh
Publication of JPH09260527A publication Critical patent/JPH09260527A/ja
Priority to HK98102722A priority patent/HK1003684A1/xx
Application granted granted Critical
Publication of JP3437369B2 publication Critical patent/JP3437369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであって、詳しくは、半導体チップ（以下、「Ｌ
ＳＩチップ」ともいう）を実装するために用いられるキ
ャリア基板ならびにこれに半導体チップを搭載した半導
体装置に関するものである。
【０００２】
【従来の技術】現在、多ピン半導体パッケージの主流
は、パッケージの四つの側面から入出力リード線を引き
出すプラスチックＱＦＰ（クワッドフラットパッケー
ジ）である。このプラスチックＱＦＰは、各分野におけ
る電子機器の多機能化、高性能化に応じたＬＳＩの大規
模化の進行に伴い、その入出力端子数が増加して、ＱＦ
Ｐのパッケージ形状も大きくなっている。そこで、この
パッケージ形状の大型化を防止するために、半導体チッ
プのデザインルールの超微細化を進めると共に、そのリ
ードピッチを狭くすることによって、多種類に亘る電子
機器の小型化に対応している。
【０００３】しかし、４００ピンを超える規模のＬＳＩ
になると、半田付けの量産性等の問題から、狭ピッチ化
にも限界があり、小型化等に充分に対応しきれなくな
る。また、半導体パッケージをマザープリント配線基板
に実装する際の問題として、両者が有する熱膨張係数の
相違がある。この異なる熱膨張係数を持つ半導体パッケ
ージの多数の入出力リードと、プリント配線基板上の多
数の電極端子とを信頼性良く接続することは、極めて困
難である。この困難さは、周囲温度の変化によって生じ
る歪を吸収して緩和するために必要とされるリードピン
の一定長さと、微細なピッチを構成するために細く形成
されたリード端子の温度変化等による変形に起因するも
のである。
【０００４】さらに、多数ピン化した半導体パッケージ
は、プラスチックＱＦＰの形状の拡大と長いリードピン
のために、信号の伝送が遅れ高速信号処理ができなくな
る。このようなプラスチックＱＦＰが抱える多くの問題
を解決するために、最近、ＱＦＰに代わって、半導体パ
ッケージの裏面に球状の接続端子を２次元のアレイ状に
配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）
や、半導体パッケージの裏面に多数の平らな電極パッド
を配置したＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）
と呼ばれる、いずれもＱＦＰのようなリードピンを持た
ない表面実装型ＬＳＩパッケージが注目を集めている。
【０００５】上記ＢＧＡは、キャリア基板の材質によっ
てＣＢＧＡ（セラミックボールグリッドアレイ）、ＰＢ
ＧＡ（プラスチックボールグリッドアレイ）あるいはＴ
ＢＧＡ（テープボールグリッドアレイ）と呼ばれてお
り、ＬＧＡにもＴＬＧＡ（テープランドグリッドアレ
イ）と呼ばれるものがある。ＰＢＧＡは、キャリア基板
として、ガラス繊維を補強材とする樹脂基板（例えばガ
ラスエポキシ基板）を用いるもので、他のものに比較し
て安価であり広く普及し始めている。ＴＢＧＡあるいは
ＴＬＧＡは、スルーホールをもつ両面フレキシブルキャ
リア基板の一方の面の周辺に、フレキシブル基板を支え
る周辺部材を固着し、この周辺部材により囲まれた凹部
に半導体チップを登載し、モールドしたものである。Ｔ
ＢＧＡは、キャリア基板の他の面に半田ボール等が設け
られており、ＴＬＧＡには、半田ボールは設けられてい
ない。
【０００６】
【発明が解決しようとする課題】しかしながら、ＣＢＧ
Ａは、キャリア基板として用いるセラミックが高価であ
り、且つその熱膨張係数がマザー基板であるガラスエポ
キシの熱膨脹係数よりも大変小さいために、熱膨脹係数
の相違に起因する断線等により接続の信頼性が悪化す
る。
【０００７】またＰＢＧＡは、基板中にガラス繊維が入
っているために反りや歪みが強く、そのため製造時なら
びにマザー基板への実装時に歩留まりが低下する。さら
に、ＴＢＧＡ、ＴＬＧＡと呼ばれるパッケージは、キャ
リア基板としてコストの高い両面フレキシブル基板を使
用するが、フレキシブルであるがために平面を保ちにく
く歩留まりのよい製造が困難である。
【０００８】以上のことから、従来のＢＧＡおよびＬＧ
Ａは、コストが高く、また、フレキシブル基板の熱膨張
係数が半導体チップの熱膨脹係数よりも非常に大きいた
めに、半導体チップとキャリア基板との接続、ならびに
ガラスエポキシマザー基板への実装時の接続の信頼性も
悪化する。
【０００９】本発明はこれらの課題を解決するためにな
されたもので、製造が容易で各種電子機器に使用される
半導体装置において、ＬＳＩチップとチップキャリア、
チップキャリアとマザー基板との熱膨張係数の相違に起
因する破壊や断線等が発生しない、接続信頼性に優れた
チップキャリアおよびそれを用いた半導体装置を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明に係るチップキャリアは、アラミド繊維を補強
材とするフレキシブル絶縁基板の両面に形成された第１
の接続パッドと第２の接続パッドとが前記絶縁基板に穿
孔されているバイアホールを介して電気的に接続された
構造を有するキャリア基板の外周部に、熱膨張係数が前
記キャリア基板のそれよりも大きい材料よりなる環状部
材を設けたことを特徴とする。
【００１１】こうすることにより、前記チップキャリア
は実装時もしくは試験時等において高温状態下に置かれ
たとしても、前記環状部材が前記キャリア基板に張力を
与え変形が発生せず、キャリア基板が平面に保持され
る。したがって、実装時には歩留まりが向上する。また
試験時には、キャリア基板がアラミド繊維を補強材にし
ているので、従来のポリイミドフィルムを用いたフレキ
シブル基板とシリコン半導体チップ程に熱膨張係数がか
け離れていない構成となり、熱サイクル等による破壊は
ほとんどない。さらに、このキャリア基板はガラスエポ
キシのマザー基板の熱膨張係数より小さくかつフレキシ
ブルであるために半田付け接続の信頼性がよい。
【００１２】また、前記環状部材は上記条件を満たす金
属により形成されることが好ましい。こうすることによ
り、チップキャリアに半導体チップを搭載して電子機器
に実装して動作させたとき、半導体チップより発生する
熱を効果的に放散することができる。
【００１３】さらに、前記環状部材がジグザク状である
ことが好ましく、前記環状部材の周囲形状を波型形状と
することや、前記環状部材の周囲にフィンを備えた構造
とすることも好ましい。こうすることにより、半導体チ
ップより発生する熱をより効果的に放散することができ
る。
【００１４】また、前記キャリア基板として、前記キャ
リア基板として、前記バイアホールが前記絶縁基板の表
面に開口端を露出していないインナバイア樹脂多層基板
を用いることも好ましい。こうすることにより、スルー
ホールを用いたフレキシブル基板に比べ接続パッド配列
の設計の自由度が向上する。
【００１５】さらに、前記第１の接続パッドと第２の接
続パッドとがそれぞれ異なるパターンで形成されること
も好ましい。こうすることにより、マザープリント基板
上の配線パターンに対応して第２の接続パッドの位置を
自由に設定することができ、高密度配線を行う場合に効
果がある。前記第２の接続パッド上にボールを設けるこ
とも好ましい。ここで、ボールとは、半田ボール等の電
気的接続を行うためのものをいう。
【００１６】また、本発明に係る半導体装置は、前記チ
ップキャリアの前記キャリア基板と前記環状部材とによ
り形成された凹部に、半導体チップを搭載したことを特
徴とする。さらに、前記半導体チップがエリアアレイ型
端子電極を有することが好ましく、このエリアアレイ型
端子電極を有する半導体チップが、フリップチップ実装
されていることが好ましい。
【００１７】このような構造にすることにより、前記半
導体装置をマザー基板に実装する際の高温時において
も、前記環状部材の熱膨脹係数が前記キャリア基板の熱
膨脹係数よりも大きいため、キャリア基板には引っ張り
応力が働き平面に保持されるので、チップキャリアに反
りが発生することがなくなる。したがって、熱膨脹係数
の差異に起因する半導体装置の破壊や接続不良等を、効
果的に防止することができる。
【００１８】さらに、前記半導体チップの上面に放熱板
を備えた構造が好ましく、前記半導体チップの上面およ
び前記チップキャリアの周縁部を覆うように放熱板を備
えた構造も好ましい。こうすることにより、半導体装置
の動作時の発熱をより効果的に放散させて、半導体装置
や電子機器の信頼性を高めることができる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面および実施例に基づいて説明する。図１（ａ）
および（ｂ）は、本発明の実施形態に係るチップキャリ
アの断面図および斜視図を示している。図１において、
キャリア基板１０８は、アラミド繊維を補強材とするフ
レキシブル絶縁基板１０１と、このフレキシブル絶縁基
板１０１の一方の面に設けられた第１の接続パッド１０
２と、他方の面に設けられた第２の接続パッド１０５
と、導電体１０４を埋め込んだバイアホール１０３とに
より構成されており、第１の接続パッド１０２と第２の
接続パッド１０５とは、バイアホール１０３を介して電
気的に接続されている。
【００２０】アラミド繊維を補強材とするフレキシブル
絶縁基板１０１は、例えば、アラミド繊維の織布あるい
は不織布にエポキシ樹脂を含浸させたものである。第１
の接続パッドならびに第２の接続パッドは、例えば銅箔
で形成されている。第１の接続パッド１０２と第２の接
続パッド１０５とはバイアホール１０３内に埋め込まれ
た導電体１０４により電気的に接続されている。導電体
１０４は、エポキシ樹脂に銅の紛体を混合したものが用
いられる。
【００２１】このようなキャリア基板１０８は、インナ
バイア樹脂多層基板〔たとえば ALIVH（登録商標：ＡＬ
ＩＶＨ 松下電器産業(株)製造 参考文献；「電子材
料」１９９５、１０月号Ｐ５０〜５８）〕として知られ
ている。
【００２２】また、キャリア基板１０８の周縁部には、
ロの字形状を有するガラスエポキシ（ガラス繊維を補強
材にしエポキシ樹脂を含浸した複合体）等で形成された
環状部材１０６が接着剤１０７によりキャリア基板１に
取り付けられている。接着剤１０７によるキャリア基板
１０８と環状部材１０６との接着状態は、固着させるよ
りも少しゆるい接合が好ましい。そのための接着剤とし
ては、市販の両面接着テープ、シリコン系やエポキシ系
の可撓性の接着剤等がある。
【００２３】第１の接続パッドの配列は、このキャリア
基板に搭載される半導体チップの端子電極配列とその接
続方法とに対応している。半導体チップの端子電極の配
置が周辺型の場合で以下に述べるフリップチップチップ
実装の場合は、第１の接続パッドの配列は半導体チップ
の端子電極の裏返しの配置になる。また、半導体チップ
の端子電極がチップ表面全体に分布している場合（エリ
アパッドあるいはエリアアレイ型と呼ばれる）には、や
はり裏返しのアレイ状になる。ワイアボンドで半導体チ
ップとキャリア基板とを接合する場合は、第１の接続パ
ッドの配列は半導体チップの外周を取り囲むような配列
となる。
【００２４】本実施形態において、環状部材１０６はガ
ラスエポキシで形成されており、その熱膨張係数は１５
ｐｐｍ／℃である。銅箔とアラミド繊維と樹脂からなる
複合体であるキャリア基板の熱膨張係数は、銅箔の残銅
率に依存し、この場合６〜１０ｐｐｍ／℃である。すな
わち、環状部材１０６の熱膨張係数がキャリア基板１０
８の熱膨張係数よりも大きくなるように設計する。
【００２５】このように設計したことにより、本実施形
態においては、半導体チップを搭載して高温で樹脂を用
いて接着する際にキャリア基板１０８に引っ張り応力が
働くこととなり、キャリア基板１０８は常に平面に保持
され、変形を生じることがない。そのために製造歩留ま
りが向上する。
【００２６】また、以上のように構成した半導体装置
は、環状部材１０６により平面に保持されるので、この
半導体装置をマザー基板に実装する際においても平面性
を保つので、実装しやすくまた実装時の接続信頼性も向
上する。さらに、ガラスエポキシマザー基板にハンダ付
け実装した後でも接合の信頼性は高い。ハンダ付け時の
高温（〜２００℃）で接合されたキャリア基板とマザー
基板とは、冷却時に共に収縮してゆくがキャリア基板の
熱膨張係数が小さいために弛む結果となり、キャリア基
板はフレキシブルであるためにストレスがたまらない。
常温より更に低い温度になってもこの関係は保たれる。
【００２７】一方、ポリイミドテープを基材とするキャ
リア基板を用いた場合には、熱膨張係数がガラスエポキ
シよりも遥に高い（３０〜４０ｐｐｍ／℃）ためにハン
ダ付け後の冷却時に強い張力が働く。低温では更に強い
ストレスが働き、冷熱サイクルで接合部が破壊する。
【００２８】環状部材の材質はかなり広い範囲から選択
でき、例えば、金属、セラミックおよび樹脂等が考えら
れる。図１に説明したキャリア基板は両面の２層基板で
あったが、本発明はこれに限定されるものではなく、キ
ャリア基板として多層基板を用いてもよい。
【００２９】図２に、インナバイア樹脂多層基板の断面
拡大図を示す。この図に示すように、第１の接続パッド
１０２と第２の接続パッド１０５とは、各層を構成する
絶縁基板１０１ａ，１０１ｂ，１０１ｃに開けた穴１０
３（このバイアホール１０３には導電性ペースト等の導
電体１０４ａ，１０４ｂ，１０４ｃが充填されている）
を介して層間接続されており、最外層面には、バイアホ
ール１０３の開口端は露出せず第１の接続パッド１０２
が設けられている。この際、インナバイア樹脂多層基板
（キャリア基板）の第１の接続パッド１０２は、その上
面に搭載されるＬＳＩチップの端子電極のパターンに対
応して設けられ、第２の接続パッド１０５のパターン
は、インナバイア樹脂多層基板の内層部の配線パターン
を介してマザープリント配線基板の配線パターンに対応
してそれぞれ異なった形状として設けることができる。
【００３０】なお、キャリア基板として上記のインナバ
イア多層基板を使用する場合、内層配線部にグランド、
電源層を設けることにより、電磁放射やノイズ等の影響
を防止することが可能となる。また、インナバイアホー
ル多層基板を用いるとより細かいピッチの接続ができる
ためにより小型の半導体装置を作ることができる。
【００３１】以上の説明においては、キャリア基板とし
て２層基板およびインナバイアホール多層基板を用いた
場合について説明したが、本発明はこれに限定されるも
のではなく、通常の貫通スルーホール多層基板を用いて
もよい。
【００３２】アラミド繊維を補強材とするキャリア基板
を用いることは重要である。熱膨張係数の関係は他の材
料でも保つことはできるが絶対値が半導体チップの（シ
リコンの）熱膨張係数に近い基板材料としてはアラミド
繊維を補強材とするキャリア基板が最適である。前述し
たようにポリイミドフィルムを用いたキャリア基板で
は、上記のような良好な結果を示すことはない。
【００３３】本実施形態においては、実装時のキャリア
基板のマザー基板側、すなわち第２の接続パッド上にＢ
ＧＡやＴＢＧＡやＰＢＧＡのようにボールを設けること
も可能であり、このような構成にすることにより、半田
付けが容易となる。ボールの材質は半田ボールが一般的
であるが、最近銅製のボールもある。
【００３４】次に、本発明の実施形態に係るチップキャ
リアを用いた半導体装置について説明する。図３は、本
発明の実施形態に係るチップキャリアを用いた半導体装
置の第１の実施例を示している。この第１の実施例にお
いては、アラミド不織布−エポキシ樹脂１０１よりなる
インナバイア両面基板（ＡＬＩＶＨ）をキャリア基板１
０８として用いている。第１の接続パッド１０５は銅箔
であり、その表面はＡｕ／Ｎｉメッキである。
【００３５】本実施例は、図３に示すように、ＬＳＩチ
ップ２０１を図１に示すチップキャリアのロの字形状の
環状部材１０６の凹部に装填して半導体装置を構成し
た。ＬＳＩチップキャリア２０１の表面には保護膜２０
３を形成し、この保護膜２０３に設けた窓部にアルミニ
ウムの薄膜よりなる端子電極２０２を形成した。そし
て、端子電極２０２上にワイアボンド装置で金のバンプ
２０４を形成した。
【００３６】次に、ＬＳＩチップを下向きにして端子電
極とキャリア基板の第１の接続パッドの位置を合わせ、
導電性接着剤２０６を鋏んでキャリア基板上に搭載し
た。１２０℃で導電性接着剤を硬化させ、キャリア基板
と半導体チップの間に封止材２０５を流し込んで１５０
℃で硬化させた。この間キャリア基板は、平面を保ちＬ
ＳＩチップ搭載時に変形等の不都合が起こることはな
い。この半導体チップの実装方法は、スタッドバンプフ
リップチップ実装と呼ばれる。
【００３７】エリアアレイ型端子電極を有する半導体チ
ップを、上記フリップチップ実装によって実装すると、
本発明の電気的特性は著しく向上する。それは、半導体
チップ内の素子からパッケージの接続パッド（第２の接
続パッド）までの距離が最短化され、付属する容量やイ
ンダクタンスが他のものより小さくすることができるか
らである。そのために高速信号を取り扱う半導体チップ
の場合は、この実装方法によるものが最適のパッケージ
形態である。
【００３８】この第１の実施例によれば、キャリア基板
１０８として０．１ｍｍ程度の薄い基板を使用できるた
め、半導体装置の全体の厚さを０．６ｍｍ以下とするこ
ともできる。また、本実施例による半導体装置の半導体
チップ(ＬＳＩチップ)の裏面は裸のままで露出している
ために放熱が容易である。放熱板を直接着けることも可
能である。さらに、ＬＳＩチップの裏面を裸のままにし
ておくだけでよいため、モールドの費用もかからず、ま
た余計な歪みがかからない。したがって、信頼性が向上
する。
【００３９】また、本発明はフリップチップチップ実装
に限定されるものではなく、ＬＳＩチップを表に向けて
キャリア基板に搭載し、ＬＳＩチップ上の端子電極とキ
ャリア基板上の第１の接続パッドにワイアボンドで接続
する実装法も可能である。この場合は表面をモールドす
る必要がある。
【００４０】図４は、本発明の実施形態に係るチップキ
ャリアを用いた半導体装置の第２の実施例を示してい
る。この第２の実施例は、環状部材１０６が半導体チッ
プ２０１の近傍を囲むように構成させ、半導体装置の小
型化を計ったものである。この場合、封止材２０５は半
導体チップ２０１と環状部材１０７の間にも充填する。
【００４１】図５は、本発明の実施形態に係るチップキ
ャリアを用いた半導体装置の第３の実施例を示してい
る。この第３の実施例は、上記第２の実施例の半導体装
置における環状部材を熱伝導性の良い金属で作り放熱特
性を向上させたものである。図５（ａ）に示す第３の実
施例は、図４を用いて説明した第２の実施例と比較し
て、環状部材の材質ならびに形状が異なる。
【００４２】本実施例においては、材質は金属であり、
アルミや銅等の熱伝導性が良好な金属が適当である。ま
た、その形状は放熱を促進するような形状が好ましく、
図５（ｂ）に示すように放熱しやすいように表面積を増
やしたジグザグ形状としている。この環状部材の形状と
しては、この他にも例えば、波型形状やフィンを備えた
ような形状等でもよい。この図５（ｂ）に示した金属製
のジグザグ形状の環状部材１０６は、この環状部材１０
６とキャリア基板１０８との間における熱膨脹による寸
法差を吸収する役割も果たす。
【００４３】図６は、本発明の実施形態に係わるチップ
キャリアを用いた半導体装置の第４の実施例を示してい
る。この第４の実施例は、上記第１の実施例から第３の
実施例におけるＬＳＩチップの上面に、アルミニウム等
の熱伝導性に優れた放熱板６０１を熱伝導性の良い接着
剤６０２で取付けたものである。
【００４４】図６（ａ）は、第１の実施例に放熱板６０
１を取付けた状態を示したものであり、図６（ｂ）は、
第２の実施例および第３の実施例に放熱板を取付けた状
態を示したものである。こうすることにより、発熱量の
多い半導体チップを搭載してもその熱放散を容易に行う
ことができる。また、半導体チップの裏側に直接放熱板
を取り付けるので、特に放熱特性がよい。
【００４５】図７は、本発明の実施形態に係るチップキ
ャリアを用いた半導体装置の第５の実施例を示してい
る。この第５の実施例は、上記第４の実施例の半導体装
置における放熱板６０１を、ＬＳＩチップ２０１の上面
にのみ設けるのではなく、接着剤７０２を介して、環状
部材１０６の外周部をも囲み込むように設けたものであ
る。このときの放熱板を、冠状放熱板７０１という。こ
のようにすることで、更に大きなパワーの半導体チップ
のパッケージとした場合においても、その際に発生する
熱を効率よく放散することができる。
【００４６】また、以上の各実施例において、半導体チ
ップとキャリア基板との接続は、スタッドバンプフリッ
プチップ実装方式を用いる場合について主に説明した
が、本発明はこれに限定されるものではなく、例えば、
半田ボールを使った接続方法（Ｃ４方式と呼ばれてい
る）でもよい。
【００４７】さらに、以上の各実施例においては、搭載
する半導体チップが１個である場合について説明した
が、本発明はこれに限定されるものではなく、複数個の
半導体チップを実装してＭＣＭとすることも可能であ
る。
【００４８】また、裸の半導体チップばかりでなくパッ
ケージした半導体チップ即ちＳＭＴに使われているＱＦ
Ｐをのせて複合ＭＣＭの様なものを作ることも可能であ
り、さらに、同時にコンデンサーや抵抗などの受動部品
を搭載することも可能である。
【００４９】
【発明の効果】以上説明したように、本発明によれば、
半導体装置製造時の高温時においてもキャリア基板に反
り等が発生しないチップキャリアを得ることができるの
で、製造歩留まりが高くなる。また、そのチップキャリ
アを用いて半導体装置を構成することにより、ＬＳＩチ
ップとキャリア基板との接続信頼性を向上させると同時
にマザー基板へ実装したときにも接続の高い信頼性を得
ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るチップキャリアの断面
図および斜視図
【図２】本発明の実施形態に係るチップキャリアのキャ
リア基板として用いられるインナバイア樹脂多層基板の
断面図
【図３】本発明の第１の実施例に係る半導体装置の断面
図
【図４】本発明の第２の実施例に係る半導体装置の断面
図
【図５】本発明の第３の実施例に係る半導体装置の断面
図および環状部材の概略図
【図６】本発明の第４の実施例に係る半導体装置の断面
図
【図７】本発明の第５の実施例に係る半導体装置の断面
図
【符号の説明】
１０１ アラミド繊維を補強材とするフレキシブル絶
縁基板 １０２ 第１の接続パッド １０３ バイアホール １０４ 導電体 １０５ 第２の接続パッド １０６ 環状部材 １０７ 接着剤 １０８ キャリア基板 ２０１ 半導体チップ（ＬＳＩチップ） ２０２ 端子電極 ２０３ 保護膜 ２０４ バンプ ２０５ 封止材 ２０６ 導電性接着剤 ６０１ 放熱板 ６０２ 接着剤 ７０１ 冠状放熱板 ７０２ 接着剤

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 アラミド繊維を補強材とするフレキシブ
    ル絶縁基板の両面に形成された第１の接続パッドと第２
    の接続パッドとが前記絶縁基板に穿孔されているバイア
    ホールを介して電気的に接続された構造を有するキャリ
    ア基板の外周部に、熱膨張係数が前記キャリア基板のそ
    れよりも大きい材料よりなる環状部材を設けたことを特
    徴とするチップキャリア。
  2. 【請求項２】 前記環状部材が金属である請求項１記載
    のチップキャリア。
  3. 【請求項３】 前記環状部材がジグザク状である請求項
    １または２記載のチップキャリア。
  4. 【請求項４】 前記環状部材の周囲を波型形状とした請
    求項１または２記載のチップキャリア。
  5. 【請求項５】 前記環状部材の周囲にフィンを備えた請
    求項１または２記載のチップキャリア。
  6. 【請求項６】 前記キャリア基板は、前記バイアホール
    が前記絶縁基板の表面に開口端を露出していないインナ
    バイア樹脂多層基板である請求項１から５のいずれか１
    項記載のチップキャリア。
  7. 【請求項７】 前記第１の接続パッドと第２の接続パッ
    ドとがそれぞれ異なるパターンで形成された請求項１か
    ら６のいずれか１項記載のチップキャリア。
  8. 【請求項８】 前記第２の接続パッド上にボールを設け
    た請求項１から７のいずれか１項記載のチップキャリ
    ア。
  9. 【請求項９】 請求項１から８のいずれか１項記載のチ
    ップキャリアの前記キャリア基板と前記環状部材とによ
    り形成された凹部に、半導体チップを搭載したことを特
    徴とする半導体装置。
  10. 【請求項１０】 前記半導体チップがフリップチップ実
    装されている請求項９記載の半導体装置。
  11. 【請求項１１】 前記半導体チップがエリアアレイ型端
    子電極を有する請求項１０記載の半導体装置。
  12. 【請求項１２】 前記半導体チップの上面に放熱板を備
    えた請求項９，１０または１１記載の半導体装置。
  13. 【請求項１３】 前記半導体チップの上面および前記チ
    ップキャリアの周縁部を覆うように放熱板を備えた請求
    項９，１０または１１記載の半導体装置。
JP06340596A 1996-03-19 1996-03-19 チップキャリアおよびこれを用いた半導体装置 Expired - Fee Related JP3437369B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP06340596A JP3437369B2 (ja) 1996-03-19 1996-03-19 チップキャリアおよびこれを用いた半導体装置
US08/814,984 US5841194A (en) 1996-03-19 1997-03-14 Chip carrier with peripheral stiffener and semiconductor device using the same
EP97104493A EP0797253B1 (en) 1996-03-19 1997-03-17 Chip carrier and semiconductor device using the same
DE69729673T DE69729673T2 (de) 1996-03-19 1997-03-17 Chipträger und Halbleiteranordnung mit diesem Chipträger
CN97103066A CN1085891C (zh) 1996-03-19 1997-03-19 芯片载体及使用它的半导体装置
HK98102722A HK1003684A1 (en) 1996-03-19 1998-03-31 Chip carrier and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06340596A JP3437369B2 (ja) 1996-03-19 1996-03-19 チップキャリアおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH09260527A JPH09260527A (ja) 1997-10-03
JP3437369B2 true JP3437369B2 (ja) 2003-08-18

Family

ID=13228371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06340596A Expired - Fee Related JP3437369B2 (ja) 1996-03-19 1996-03-19 チップキャリアおよびこれを用いた半導体装置

Country Status (6)

Country Link
US (1) US5841194A (ja)
EP (1) EP0797253B1 (ja)
JP (1) JP3437369B2 (ja)
CN (1) CN1085891C (ja)
DE (1) DE69729673T2 (ja)
HK (1) HK1003684A1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597913B2 (ja) * 1995-07-20 2004-12-08 松下電器産業株式会社 半導体装置とその実装方法
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
JP3173459B2 (ja) * 1998-04-21 2001-06-04 日本電気株式会社 半導体装置の製造方法
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
EP1030366B1 (en) * 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US6975021B1 (en) 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6242815B1 (en) 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
US6577018B1 (en) * 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP2004528466A (ja) * 2001-06-04 2004-09-16 ポリマー・グループ・インコーポレーテツド 回路板用の３次元不織基板
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US6490161B1 (en) 2002-01-08 2002-12-03 International Business Machines Corporation Peripheral land grid array package with improved thermal performance
US7015616B2 (en) * 2002-04-01 2006-03-21 Honeywell International, Inc. System and method for providing coil retention in the rotor windings of a high speed generator
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
US7339276B2 (en) * 2002-11-04 2008-03-04 Intel Corporation Underfilling process in a molded matrix array package using flow front modifying solder resist
WO2004086498A1 (ja) 2003-03-26 2004-10-07 Fujitsu Limited 半導体装置
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
TWI348748B (en) * 2003-10-07 2011-09-11 Rohm Co Ltd Semiconductor device and method of fabricating the same
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
US7407081B2 (en) * 2004-03-31 2008-08-05 Applied Materials, Inc. Methods and apparatus for transferring conductive pieces during semiconductor device fabrication
JP4342366B2 (ja) * 2004-04-09 2009-10-14 日本特殊陶業株式会社 配線基板の製造方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
JP4631636B2 (ja) * 2005-09-22 2011-02-16 富士ゼロックス株式会社 アンテナ
WO2007037055A1 (ja) * 2005-09-29 2007-04-05 Nec Corporation 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法
JP4889658B2 (ja) * 2006-02-03 2012-03-07 パナソニック株式会社 回路基板
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
KR20090041936A (ko) * 2007-10-25 2009-04-29 주식회사 동부하이텍 반도체 소자의 금속 패드
US7843058B2 (en) * 2007-10-30 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip packages with spacers separating heat sinks and substrates
KR20090056077A (ko) * 2007-11-29 2009-06-03 엘지전자 주식회사 인쇄회로기판과 그 제조방법 및 인쇄회로기판 제조용 패널
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
TW200943505A (en) * 2008-04-02 2009-10-16 Advanced Semiconductor Eng Reinforced package carrier and method for manufacturing the same as well as method for manufacturing semiconductor packages
KR101169686B1 (ko) * 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법
WO2010059133A1 (en) * 2008-11-21 2010-05-27 Advanpack Solutions Private Limited Semiconductor package and manufacturing method thereof
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
US8232138B2 (en) * 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
CN102376675B (zh) * 2010-08-04 2015-11-25 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
TWI429048B (zh) * 2010-08-31 2014-03-01 Advanpack Solutions Pte Ltd 半導體承載元件的製造方法及應用其之半導體封裝件的製造方法
US8810025B2 (en) 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
US8691624B2 (en) * 2011-11-28 2014-04-08 Infineon Technologies Ag Die fixing method and apparatus
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
JP2014045025A (ja) * 2012-08-24 2014-03-13 Sony Corp 配線基板及び配線基板の製造方法
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US20140233166A1 (en) * 2013-02-19 2014-08-21 Norman E. O'Shea Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices
US9287194B2 (en) 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US10032692B2 (en) 2013-03-12 2018-07-24 Nvidia Corporation Semiconductor package structure
US9760132B2 (en) * 2013-09-19 2017-09-12 Nvidia Corporation Stiffening electronic packages by disposing a stiffener ring between substrate center area and conductive pad
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
CN105722299B (zh) 2014-12-03 2018-08-31 恒劲科技股份有限公司 中介基板及其制法
CN104465534A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 带支架的基板
KR20170059833A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 스트립기판 및 그 제조 방법
JP2017113077A (ja) * 2015-12-21 2017-06-29 ソニー・オリンパスメディカルソリューションズ株式会社 内視鏡装置
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
CN108573875A (zh) * 2017-03-14 2018-09-25 兴讯科技股份有限公司 双面载放零件的电子芯片模块
US10424527B2 (en) 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
CN111466014B (zh) * 2018-03-30 2024-01-02 琳得科株式会社 保护膜形成用复合片及其制造方法
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS513603A (ja) * 1974-06-27 1976-01-13 Matsushita Electric Ind Co Ltd Teepuseigyosochi
US4318954A (en) * 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
JPH0287655A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体装置
US5067008A (en) * 1989-08-11 1991-11-19 Hitachi Maxell, Ltd. Ic package and ic card incorporating the same thereinto
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
JPH0513603A (ja) * 1991-07-02 1993-01-22 Hitachi Ltd 半導体集積回路装置
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置
JP2531125B2 (ja) * 1994-04-11 1996-09-04 日本電気株式会社 Ｉｃチップキャリアモジュ―ル
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JPH091855A (ja) * 1995-06-16 1997-01-07 Canon Inc 画像処理装置

Also Published As

Publication number Publication date
JPH09260527A (ja) 1997-10-03
US5841194A (en) 1998-11-24
EP0797253B1 (en) 2004-06-30
DE69729673T2 (de) 2005-08-04
HK1003684A1 (en) 1998-11-06
DE69729673D1 (de) 2004-08-05
EP0797253A3 (en) 1999-04-14
CN1085891C (zh) 2002-05-29
CN1163480A (zh) 1997-10-29
EP0797253A2 (en) 1997-09-24

Similar Documents

Publication Publication Date Title
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
US7446408B2 (en) Semiconductor package with heat sink
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
US6573609B2 (en) Microelectronic component with rigid interposer
US6359341B1 (en) Ball grid array integrated circuit package structure
JP3466785B2 (ja) 半導体素子およびその形成方法
US7132744B2 (en) Enhanced die-up ball grid array packages and method for making the same
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US5525834A (en) Integrated circuit package
US5701032A (en) Integrated circuit package
US7679176B2 (en) Semiconductor device and electronic control unit using the same
KR100302537B1 (ko) 반도체장치
KR101096330B1 (ko) 반도체 장치용 패키지
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
JP2891426B2 (ja) 半導体装置
US20030025190A1 (en) Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR19980025878A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP2000058716A (ja) 半導体装置
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
KR20010073452A (ko) 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees