DE69023091T2 - Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren. - Google Patents

Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.

Info

Publication number
DE69023091T2
DE69023091T2 DE69023091T DE69023091T DE69023091T2 DE 69023091 T2 DE69023091 T2 DE 69023091T2 DE 69023091 T DE69023091 T DE 69023091T DE 69023091 T DE69023091 T DE 69023091T DE 69023091 T2 DE69023091 T2 DE 69023091T2
Authority
DE
Germany
Prior art keywords
assembly
lead frame
base plate
layer
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69023091T
Other languages
English (en)
Other versions
DE69023091D1 (de
Inventor
Robert A Newman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69023091D1 publication Critical patent/DE69023091D1/de
Publication of DE69023091T2 publication Critical patent/DE69023091T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Die Erfindung betrifft in Kunststoff gekapselte integrierte Schaltungschippackungen. Es wird die Herstellung einer verbesserten Grundplatte für eine integrierte Schaltungspackung beschrieben, die in der Lage ist, zusätzlich Wärmeableitung und eine mechanische Stütztunktion bei der Herstellung der Platte zu bewirken.
  • Beim Packen integrierter Schaltungsstrukturen ist es bekannt, metallische Bereiche nahe dem integrierten Schaltungschip vorzusehen, die elektrisch als Grundplatten zur Verringerung der Induktanz wirken, und dadurch die Betriebsgeschwindigkeit der Vorrichtung zu erhöhen, und es ist bekannt, eine Wärmeableit- oder Wärmeabfhhreinrichtung vorzusehen.
  • Das US-Patent 4 147 889 an Andrews zum Beispiel offenbart einen Chipträger mit einer gedruckten Leiterplatte, auf deren jeweiligen Flächen eine Metallschicht ausgebildet ist. Die Metallschicht auf einer Fläche weist eine externe Wärmeableiteinrichtung mit einer erheblichen Oberfläche auf, während die Metallschicht auf der Seite, auf der der Chip angebracht wird, zur Bildung von Leiterfingern und einer zentralen metallischen Wärmeableiteinrichtung, mit der der Chip verbondet wird, strukriert ist. Nach Angaben der Patentinhaber können die gedruckte Leiterplatte durchsetzende Löcher vorgesehen werden, die anschließend mit Metall gefüllt werden, um einen direkten Metallkontakt zwischen der Wärmeableiteinrichtung, mit der der Chip verbondet wird, und der externen Wärmeableiteinrichtung zu schaffen.
  • Das US-Patent 4410927 an Butt lehrt eine Ummantelung für ein elektrisches Bauteil, beispielsweise einen integrierten Schaltungschip, mit einem metallischen Basisteil, mit welchem der Chip unter Verwendung eines Epoxy-Klebers verbondet wird. Ein Leiterrahmen wird ebenfalls versiegelt und mit dem metallischen Basisteil verbondet. Ein metallisches Gehäuseteil ist auf dem Basisteil zur Bildung einer geschlossenen Ummantelung.
  • Das US-Patent 4 680 613 an Daniels et al. offenbart eine Packung mit geringer Impedanz für einen integrierten Schaltungschip mit einem Leiterrallmen ohne zentralen Chipträger und einer Grundplatte, welche die Chipbefestigungsplatte bildet und von dem Leiterrahmen beabstandet ist sowie parallel zu diesem verläuft. Eine dielektrische Schicht ist zwischen dem Leiterrahmen und der Grundplatte ausgebildet.
  • Das japanische Patentdokument 59-207645 an Katagiri offenbart eine Haibleitervorrichtung und einen Leiterrahmen, wobei eine Wärmeabführplatte über ein Befestigungsmittel, der ein guter Wärmeleiter ist, mit einem Halbleiterchip verbunden ist. Nach dem Verbinden des Chips mit Leitern über Leitungsdrähte werden der Chip und die Leiter mit einer Kunststoffgußschicht derart versiegelt, daß die Oberfläche der Wärmeabfürhrplatte frei liegt.
  • Es ist üblicherweise jedoch schwieriger, eine metallische Grundplatte/Wärmeableiteinrichtung in einer mit Kunststoff verkapselten integrierten Schaltungspackung zu integrieren, da das Ausrichten und mechanische Zusammensetzen des integrierten Schaltungschips, des Leiterrahmens und der Grundplatte/Wärmeableiteinrichtung vor dem Kapselungsschritt, der die mechanische Verbondung der die Packung bildenden Teile schafft, Schwierigkeiten bereitet.
  • Es ist daher erwünscht, eine in Kunststoff gekapselte integrierte Schaltungspackung, die eine elektrische Grundplatte/thermische Wärmeableiteinrichtung aufweist, und ein Veffahren zum Zusammensetzen einer solchen Struktur zu schaffen, wodurch vor dem Kapseln eine mechanisch stabile und feste Struktur geschaffen wird.
  • Das Dokument Proceedings of the IEEE/CHMT 1989 Electronic Manufacturing Symposium, 1989, New York US, Seiten 221-229; D. Malik et al., zeigt eine gegossene Kunststoffpackung und weist (s. Figur 3) eine mehrlagige Grundplattenanordnung mit einer Grundplatte (Platte B) aus Kupfer, einer doppelseitigen Klebebandschicht (Band B) und einer Energiepatte (Platte A) auf, wobei der Chip auf der Grundplatte befestigt ist.
  • EP-A-0 064 854, Figur 2, zeigt eine Anordnung mit einer Kupfer-Basis 1, auf der eine Schicht 2 aus einem isolierenden Elastomer aufgebracht ist (heispielsweise Epoxy- Harze, Polyimide und so weiter). Das Elastomer wird ausgehärtet und eine metallische Struktur 3 wird auf der Schicht 2 aufgebracht. Eine zweite Elastomerschicht 7 wird anschließend aufgebracht und es erfolgt ein weiteres Aufbringen von Metall, um eine zweite Leiterstruktur 8 zu bilden. Ein Bauteil 4 ist an der Verbindungsstelle 5 mittels Lötmaterials mit der mehrlagigen Anordnung verbondet.
  • Die vorliegende Erfindung schafft eine mehrlagige Grundplattenanordnung zur Verwendung bei der Bildung einer in Kunststoff gekapselten integrierten Schaltungspackung, mit:
  • a) einer metallischen Grundplattenschicht;
  • b) einer Isolierschicht, deren eine Fläche mit der metallischen Grundplattenschicht verbondet ist; und
  • c) einer B-Stufen-Epoxy-Schicht, die mit der gegenüberliegenden Fläche der Isolierschicht verbondet und mit einer anderen Komponente verbondbar ist.
  • Die vorliegende Erfindung schafft ferner ein Verfahren zur Herstellung einer Anordnung aus einem Leiterrahmen eines integrierten Schaltungschips und einer mehrlagigen Grundplattenanordnung, mit den folgenden Schritten:
  • (a) Herstellen einer Grundplattenanordnung durch die folgenden Schritte:
  • (i) Vorsehen eines Grundplattenteils aus Kupfer;
  • (ii) Verbonden eines elektrisch isolierenden Teils mit dem Grundplattenteil; und
  • (iii) Verbonden einer B-Stufen-Epoxy-Schicht mit dem Isolierteil;
  • (b) anschließendes Verbonden der B-Stufen-Epoxy-Schicht der Grundplattenanordnung mit einem Leiterrahmen zur Bildung einer Verbundanordnung;
  • Verbonden eines integrierten Schaltungschips mit derjenigen Seite der Verbundanordnung, die den Leiterrahmen aufweist; und
  • (d) Kapseln der verbondeten Einheit aus Grundplattenanordnung/Leiterrahmen/Chip in einem Kunststoff-Kapselungsmaterial.
    • Kurzbeschreibung der Zeichnungen
  • Figur 1 ist ein vertikaler Schnitt durch die Grundplattenanordnung.
  • Figur 2 ist ein fragmentarischer vertikaler Schnitt durch die mit einem Leiterrahmen verbondete Grundplatte.
  • Figur 3 ist eine Draufsicht auf den in Figur 2 dargestellten Leiterrahmen, wobei die Konturen der damit verbondeten Grundplattenanordnung in gestrichelten Linien dargestellt sind, um eine Sicht auf den darunter befindlichen Leiterrahmen zu ermöglichen.
  • Figur 4 ist ein fragmentarischer vertikaler Schnitt durch die Struktur von Figur 3 entlang der Linie 4-4 und zeigt die Verbondung der Grundplatte mit einem Leiter auf der Leiterplatte.
  • Figur 5 ist eine fragmentarische vertikale Schnittdarstellung der mit einem Leiterrahmen verbondeten Grundplattenanordnung, wobei ein integrierter Schaltungschip mit der Verbundanordnung verbondet ist.
  • Figur 6 ist eine fragmentarische vertikale Schnittdarstellung eines anderen Ausführungsbeispiels, bei dem die erfindungsgemäße Grundplattenanordnung nur mit den Leitern eines Leiterrähmens ohne zentralen Chipträger verbondet ist.
  • Figur 7 ist eine Draufsicht auf den in Figur 6 dargestellten Leiterrahmen, wobei die Konturen der damit verbondeten Grundplattenanordnung in gestrichelten Linien dargestellt sind, um eine Sicht auf den darunter befindlichen Leiterrahmen zu ermöglichen.
  • Figur 8 ist eine fragmentarische vertikale Schnittdarstellung der mit einem Leiterrahmen nach den Figuren 6 und 7 verbondeten Grundplattenanordnung, wobei jedoch ein integrierter Schaltungschip direkt mit der Grundplattenanordnung verbondet ist.
  • Figur 9 ist eine vertikale Schnittdarrstellung einer in Kunststoff gekapselten integrierten Schaltungsstruktur.
  • Figur 10 ist eine schematische Darstellung eines automatisierten Vorgangs, der zur Herstellung einer erfindungsgemäßen integrierten Schaltungsstruktur geeignet ist.
    • Detaillierte Beschreibung der Erfindung
  • In Figur 1 ist eine allgemein mit 10 bezeichnete Grundplattenanordnung dargestellt, die eine Kupfer-Grundplatte 20, eine Isolierschicht 30 und eine B-Stufen-Epoxy-Schicht 40 aufweist, die sämtlich miteinander verbondet sind. Die in Figur 1 gezeigte Darstellung dieser Schichten ist nicht maßstabsgetreu, wobei die Dicke einiger Schichten zu Zwecken der Darstellung übertrieben dargestellt ist. Die Grundplattenanordnung 10, die, wie im folgenden beschrieben, mit einem Leiterrahmen verbondet wird, wird nach einem bevorzugten Aspekt der Erfindung vor dem Verbonden mit dem Leiterrahmen vorab zusammengesetzt.
  • Die Kupfer-Grundplatte 20 der Anordnung 10 wird mit einem elektrisch isolierenden Film 30 unter Verwendung eines hoch temperaturbeständigen Haftmittels 24 verbondet, beispielsweise CL101 (RTM), einem von Chomerics erhäldichen Hochtemperatur- Epoxy-Haftmittel, das Temperaturen bis 300ºC widerstehen kann. Mit der gegenüberliegenden Fläche des Isolierfilms 30 ist die B-Stufen-Epoxy-Schicht 40 unter Verwendung einer zweiten Schicht 34 des selben hoch temperaturbeständigen Haftmittels verbondet.
  • Die Kupfer-Grundplatte 20 weist generell eine Kupferfohe- oder Blechschicht mit einer Dicke zwischen ungefähr 38um und 50um (1,5 bis 20 mil) auf Vorzugsweise liegt die Dicke im Bereich zwischen ungefähr 127um und 254um (5 bis 10 mil), um sowohl die gewünschte elektrische Grundplatte zu bilden, als auch eine gute Wärmeleitfähigkeit zu erzielen.
  • Die Isolierschicht 30 weist ein Material auf, das die Kupfer-Grundplatte 20 von entweder dem Leiterrahmen oder dem integrierten Schaltungschip isoliert, wie im folgenden erläutert. Die Dicke der Isolierschicht 30 liegt zwischen ungefähr 25um bis 76um (1 bis 3 mil) und weist vorzugsweise einen Polyimidfilm beispielsweise aus Kaptin (RTM) auf Höchst vorzugsweise ist die Isolierschicht 30 ein Wärmeleiter, obwohl sie auch elektrisch isolierende Eigenschaften aufweist. Solche Materialien sind im Handel erhältlich, beispielsweise als aluminium-gefüllte Polyimidfilme.
  • Es hat sich beispielsweise gezeigt, daß die erfindungsgemäße Struktur eine um 11% bessere Wärmeleitung aufweist als herkömmlich ausgebildete Strukturen, wenn eine herkömmliche Polyimid-Isolierschicht verwendet wird, jedoch weist sie eine um 15% bis 20% verbesserte Wärmeleitung auf, wenn ein wärmeleitender Polyimid-Isolierfilm verwendet wird.
  • Die B-Stufen-Epoxy-Filmschicht 40 weist ein Epoxy-Harz auf, das in einem Maße teilweise ausgehärtet oder vernetzt ist, daß es Käse dahingehend ähnlich ist, daß es ein nicht klebriger fester Stoff ist, der noch flexibel und bei Zuführung von Wärme zu der Anordnung 10 weiter aushärtbar ist und an anderen Materialien hatten kann. Die Dicke der Epoxy-Schicht 40 liegt im allgemeinen zwischen ungefähr 25um und 76um (1 bis ungefähr 3 mil). Beispiele für kommerziell erhältliche B-Stufen-Epoxy-Harze, die in der Praxis der Erfmdung verwendet werden können, sind Amicon C990 (RTM) Epoxy- Harz (m/o Silberpartikelfüllstoft), erhältlich von Emerson and Cuming, Inc., einer Gesellschaft der W.R. Grace and Company.
  • Wie in den Figuren 2 und 3 dargestellt, wird die Grundplattenanordnung 10 nun mit einem herkömmlichen metallischen Leiterrahmen 50 verbondet, der bei dem in den Figuren 2-5 dargestellten Ausführungsbeispiel mit einem zentralen Chipträger 52 und Leiterfingern 54, die sich auf allen vier Seiten des Leiterrahmens 50 von diesem aus erstrecken, wie am besten aus Figur 3 ersichtlich.
  • Wie ebenfalls in Figur 3 zu erkennen, ist die Länge und die Breite der Grundplattenanordnung 10, d. h. die in Kontakt mit dem Leiterrahmen 50 stehende Fläche der Anordnung 10, größer als die Länge un die Breite des zentralen Chipträgers 52, so daß die Grundplattenanordnung 10 mit den inneren Enden der Leiter 54 des Leiterrahmens in Kontakt und verbondet ist, um der verbondeten Verbundanordnung aus Leiterrahmen und Grundplatte nach dem zur gegenseitigen elektrischen Isolierung der einzelnen Leiter 54 üblichen Abtrennen der Außenbereiche 56 des Leiterrahmens 50 mechanische Festigkeit zu verleihen. Normalerweise wird dieser Abtrennvorgang nach dem Zusammensetzen und dem Verbinden des integrierten Schaltungschips mit dem Leiterrahmen und dem Vergießen des Chips und des Leiterrahmens in einem Kapselungsmaterial durchgeführt, das die erforderliche mechanische Festigkeit bewirkt, um das Abtrennen der äußeren Leiterbereiche 56 des Leiterrahmens von den Leitern 54 zu ermöglichen.
  • Die Grundplattenanordnung 10 wird mit dem Leiterralunen 50 verbondet, indem die Grundplattenanordnung 10 zentral über dem Leiterrahmen 50 angeordnet wird, wobei die freiliegende Fläche der B-Stufen-Epoxy-Schicht 40 auf dem Leiterrahmen 50 aufliegt. Die Grundplattenanordnung 10 und der Leiterrahmen 50 werden sodann für ungefähr 2 bis ungefähr 10 Sekunden, vorzugsweise ungefähr 5 Sekunden, auf eine Temperatur zwischen ungefähr 120ºC und gerade unterhalb 200ºC erwärmt, um die B- Stufen-Epoxy-Schicht 40 ausreichend zu erweichen und zu schmelzen, um den Leiterrahmen 50 über die B-Stufen-Epoxy-Schicht 40 mit der Grundplattenanordnung 10 zu verbonden. Mit einer "Temperatur gerade unterhalb 200ºC" ist eine Temperatur von ungefähr 199ºC gemeint.
  • Es sei darauf hingewiesen, daß es für die Praxis der vorliegenden Erfindung wesentlich ist, daß die Sandwich- oder Verbundanordnung aus Leiterrahmen 50 und Grundplattenanordnung 10 (in einer oxidierenden Atmosphäre) nicht mit einer Temperatur und/oder über eine Zeitdauer erwannt wird, die zum Oxidieren des metallischen Leiterrahmens ausreicht, der üblicherweise unter Verwendung von Kupfer hergestellt und schnell, d.h. innerhalb von 15 bis 20 Sekunden bei Temperaturen über 200ºC, oxidierend ist.
  • Es ist nicht erforderlich, die Aushärtung des B-Stufen-Epoxy-Harzes zu diesem Zeitpunkt zu beenden, da der Chip 100 zuerst entweder mit dem zentralen Chiprahmenträger 52 des metallischen Leiterrahmens 50 oder, wenn kein zentraler Chiprahmenträger vorhanden ist, direkt mit der B-Stufen-Epoxy-Schicht 40 unter Verwendung eines Epoxy-Haftmittels verbondet wird, das aus dem selben Epoxy-Harz besteht, und anschließend können sämtliche Epoxy-Materialien zur selben Zeit ausgehärtet werden.
  • Nach dem Verbonden der Grundplattenanordnung 10 und des Leiterrahmens 50, konnen ein oder mehrere Leiter 54 elektrisch und thermisch mit der Kupfer-Grundplattenschicht 20 verbondet werden, wie in Figur 4 dargestellt, wozu ein elektrisch leitfähiges Epoxy-Material 60 verwendet wird, welches ein mit Silber gefülltes Epoxy- Material sein kann, das ausreichend metallischen Füllstoff aufweist, um das Epoxy- Material elektrisch leitfähig und thermisch leitfähig zu machen. Gegebenenfalls kann die Kupfer-Grundplattenschicht 20 mit einer oder mehreren Kontaktfahnen 22 versehen sein, wie in Figur 4 gezeigt, um ein Verbonden mit den Leitern 54 des Leiterrahmens 50 zu erleichtern. Diese Kontaktfahnen können beispielsweise durch Punktschweißen elektrisch mit den Leitern 54 verbunden werden.
  • Wie in Figur 5 dargestellt, kann ein integrierter Schalungschip 100 nunmehr physikalisch mit dem Rahmenträger 52 der verbondeten Verbundanordnung bei 58 verbondet werden, wobei dazu beispielsweise ein Epoxy-Harz verwendet wird, das dem bei der Bildung der B-Stufen-Epoxy-Schicht 40 verwendeten Material ähnlich ist, mit der Ausnahme, daß das hier verwendete Epoxy-Harz vorzugsweise ein elektrisch leitfähiges Epoxy ist, z. B. ein mit Silberpartikeln gefülltes Epoxy wie beispielsweise das leitfähige Epoxy-Harz Amicon C990 (RTM). Die Verwendung eines solchen elektrisch leitfähigen Epoxy schafit ein floatendes Potential, das kapazitiv mit der Kupfer-Grundplattenschicht 20 gekoppelt ist.
  • Die B-Stufen-Epoxy-Schicht 40 und das als Haftmittel zum Verbonden des integrierten Schaltungschips mit dem Chipträger 52 des Leiterrahmens 50 verwendete leitfähige Epoxy-Harz können sodann durch Erwärmen der Struktur auf eine Temperatur von ungefähr 120ºC bis zu gerade unter 200ºC in einer Stickstoff- oder einer anderen nichtoxidierenden Atmosphäre ausgehäret werden, wobei die Strukr über ungefähr 30 bis 200 Minuten, vorzugsweise ungefähr 30 bis 120 Minuten, üblicherweise ungefähr 90 Minuten, auf dieser Temperatur gehalten wird, um die Epoxy-Harze vollständig auszuhärten.
  • Nach der physikalischen Verbindung des Chips 100 mit dem Leiterträger 52 des Leiterrahmens 50 können die Innenenden der Leiter 54 auf herkömmliche Weise mit den entsprechenden Chip-Pads des Chips 100 unter Verwendung von Verbondungsdrähten 70 (Figur 9) befestigt (elektrisch verbunden) werden. Dies erfolgt üblicherweise mit einem automatischen Drahtverbonder wie beispielsweise dem K&S 1482 (RTM) Golddrahtverbonder, erhältlich von Kulicke and Soffa Industries, Inc..
  • In den Figuren 6- 8 ist ein anderes Ausfürungsbeispiel der Erfindung dargestellt, bei dem der Leiterrahmen 50', wie am besten in Figur 7 zu erkennen, keinen zentralen Chipträger 52 aufweist. Die Grundplattenanordnung 10 ist daher mit dem Leiterrahmen 50' allein durch direktes Verbonden der B-Stufen-Epoxy-Schicht 40 mit den Leiterrahmenfingern 54 verbondet.
  • Bei diesem Ausführungsbeispiel wird der integrierte Schaltungschip 100 direkt mit der B-Stufen-Epoxy-Schicht 40 verbondet, wie in Figur 8 dargestellt, wobei vorzugsweise ein Epoxy-Material als Haftmittel verwendet wird, das wenigstens chemisch und mechanisch mit dem Epoxy-Material in der Epoxy-Schicht 40 der Grundplattenanordnung 10 kompatibel ist. Höchst vorzugsweise weist das Epoxy-Haftmittel das gleiche Epoxy-Harzmaterial auf wie die Epoxy-Schicht 40, jedoch in nicht ausgehärteter Form.
  • Figur 9 ist ein Querschnitt durch das Endprodukt des Ausführungsbeispiels nach den Figuren 6-8 mit der verbondeten Einheit aus Grundplattenanordnung/Leiterrahmen/Chip, die in einem Novolak-Kunststoff-Epoxy-Vergußmaterial 80, beispielsweise Sumitomo 6300H (RTM) gekapselt ist. In der Schnittdarstellung in Figur 9 sind die B- Stufen-Epoxy-Schicht 40 und die Haftmittelschichten 24 und 34 wegen ihrer im Vergleich zur Dicke anderer Bereiche der Struktur geringfügigen Dicke weggelassen. Zwar zeigt Figur 9 das Ausführungsbeispiel der Figuren 6-8 in der Endform, jedoch ist ersichtlich, daß Figur 9 auch die Endform des Ausführungsbeispiels der Figuren 2-5 zeigt, mit Ausnahme der Auslassung des zentralen Chipträgers, auf dem der Chip 100 beim ersten Ausführungsbeispiel befestigt ist.
  • Eine erfindungsgemaße integrierte Schaltungsstruktur, wie durch die Struktur in Figur 9 dargestellt, wurde bezüglich der Wärmeableitung im Vergleich mit einer herkömmlich ausgebildeten in Kunststoff gekapselten integrierten Schaltungsstruktur getestet. Die bekannte Strukr wies beim Betrieb mit 2 Watt einen durchschnittlichen Temperaturanstieg von 32,7ºC pro Watt Energie auf Die erfindungsgemäße in Kunststoff gekapselte integrierte Schaltungsstruktur dagegen wies einen Temperaturanstieg von 29,1ºC pro Watt bei gleichem Energiepegel auf.
  • Ferner hat sich gezeigt, daß ertindungsgemäß hergestellte in Kunststoff gekapselte integrierte Schaltungsstrukren vom Logik-Typ, beispielsweise ein 80286 (RTM) Chip, aufgrund der durch das Vorhandensein der Kupfer-Grundplattenschicht 20 verursachten geringeren Induktanz mit höheren Geschwindigkeiten arbeitet. So ergab beispielsweise ein Testlauf von herkömmlich hergestellten in Kunststoff gekapselten Chips ohne Grundplatte nur 8% 16 MHz Chips, während ein Durchlauf entsprechend der Erfindung 31% 16 MHz Chips ergab.
  • Bei jedem der Ausführungsbeispiele fördert die vorab erfolgende Zusammenfügung oder Bildung der Grundplattenanordnung 10 zu einer Einheit die Automatisierung des Packungsvorgangs. Figur 10 zeigt einen automatisierten Ablauf, der zur Herstellung einer Chippackung unter Verwendung der vorab zusammengesetzten erfindungsgemäßen Grundplattenanordnungen 10 verwendet werden kann.
  • Wie in Figur 10 dargestellt kann ein Magazin oder ein Stapel 120 bereits vorbereiteter Grundplattenanordnungen mit der Kupferseite nach oben an einem bewegbaren Band 130 angeordnet sein, das Leiterrahmen 50 oder 50' aufweist. Ein Robotermechanismus 140 mit einem Unterdruck-Aufnehmerarm 144 kann zum Abnehmen der oberen Grundplattenanordnung 10 und zum zentrierten Anordnen derselben auf einem Leiterrahmen 50 oder 50' bewegt werden.
  • Der Leiterrahmen 50 oder 50' mit der darauf befindlichen Grundplattenanordnung 10 kann sodann durch eine Erwärmungsstation 150, z.B. durch eine Induktanzspule 154, geführt werden, die die Grundplattenanordnung 10 derart ausreichend erwärmt, um ein Verbonden der B-Stufen-Epoxy-Schicht 40 mit dem Leiterrahmen 50 oder 50' zu erreichen.
  • Die Verbundanordnung aus Grundplattenanordnung 10 und Leiterrahmen 50 kann sodann einer Chipanbringungsstation 160 zugeführt werden, in der der integrierte Schaltungschip 100 physikalisch mit der Verbundanordnung verbondet wird, vorzugsweise unter Verwendung eines leitfahigen Epoxy-Haftmittels. Die Anordnung kann anschließend einer Aushärtstation 170 zugeführt werden, in der die B-Stufen-Epoxy- Schicht 40 und das leitfähige Epoxy-Harz in einer nicht-oxidierenden Atmosphäre, beispielsweise Stickstoff oder Argon, bei einer Temperatur zwischen ungefähr 120ºC bis gerade unter 200ºC über einen Zeitraum von ungefähr 30 bis ungefähr 200 Minuten ausgehärtet werden. Die Leiter des Leiterrahmens werden anschließend elektrisch mit Chip-Pads des Chips 100 in einer leiterverbindungsstation 180 verbondet.
  • Die physikalisch und elektrisch verbondete Einheit aus Grundplattenanordnung, Leiterrahmen und Chip kann sodann in eine Verkapselungsforrn 190 verbracht werden und es kann ein Kunststoff-Vergußmaterial in die Form 190 gespritzt werden, um die die Einheit aus Grundplattenanordnung/Leiterrahmenlchip zu verkapseln, wodurch das in Figur 9 dargestellte Produkt erzielt wird.
  • Es wurde eine verbesserte in Kunststoff gekapselte integrierte Schaltungspackung und ein Verfahren zur Herstellung derselben beschrieben, bei dem eine vorab zusammengesetzte Grundplattenunteranordnung mit einem Leiterrahmen und ein integrierter Schaltungschip mit der Verbundanordnung verbondet und elektrisch mit den Leitern des Leiterrahmens vor der Verkapselung in Kunststoff verbunden wird, wodurch die Einheit aus Grundplatte, Leiterrahmen und Chip eine mechanisch feste Anordnung bildet, die in die Kunststoffkapselungsform gesetzt werden kann, ohne daß eine externe Einrichtung zum Zusammenhalten der Anordnung vor dem Kapseln erforderlich wäre.

Claims (30)

1. Mehrlagige Grundplattenanordnung zur Verwendung bei der Bildung einer in Kunststoff gekapselten integrierten Schaltungspackung, mit:
a) einer metallischen Grundplattenschicht;
b) einer Isolierschicht, deren eine Fläche mit der metallischen Grundplattenschicht verbondet ist; und
c) einer B-Stufen-Epoxy-Schicht, die mit der gegenüberliegenden Fläche der Isolierschicht verbondet und mit einer anderen Komponente verbondbar ist.
2. Mehrlagige Grundplattenanordnung nach Anspruch 1, bei der die Isolierschicht ein Polyimidmaterial aufweist.
3. Mehrlagige Grundplattenanordnung nach Anspruch 2, bei der die Isolierschicht ein thermisch leitfähiges Polyimidmaterial aufweist.
4. Mehrlagige Grundplattenanordnung nach Anspruch 1, bei der die Isolierschicht mit der metallischen Grundplattenschicht und mit der B-Stufen-Epoxy-Schicht unter Verwendung eines gegen hohe Temperaturen beständigen Haftmittels verbondet ist, das in der Lage ist, Temperaturen bis zu 3000 C zu widerstehen, um dadurch ein anschließendes Erwärmen der Grundplattenanordnung zum Verbonden der B-Stufen- Schicht mit einem metallischen Leiterrahmen zu ermöglichen.
5. Mehrlagige Grundplattenanordnung nach Anspruch 1, bei der die B-Stufen-Epoxy- Schicht der Anordnung eine Dicke zwischen ungefähr 1 bis ungefähr 3 mil aufweist.
6. Mehrlagige Grundplattenanordnung nach Anspruch 1, bei der die B-Stufen-Epoxy- Schicht der Anordnung mit einem Leiterrahmen verbondbar ist.
7. Mehrlagige Grundplattenanordnung nach Anspruch 6, bei der die B-Stufen-Epoxy- Schicht der Anordnung mit dem Leiterrahmen durch Erwärmen der Anordnung und des Leiterrahmens auf eine Temperatur von ungefähr 120º C bis unter 200º C über einen Zeitraum von nicht mehr als 10 Sekunden verbondbar ist.
8. Mehrlagige Grundplattenanordnung nach Anspruch 1, bei der die metallische Grundplattenschicht eine Dicke zwischen ungefähr 38 um und 508 um (1,5 bis 20 mil) aufweist.
9. Mehrlagige Grundplattenanordnung nach Anspruch 1, bei der die metallische Grundplattenschicht mit einer oder mehreren Kontaktfahnen zur elektrischen Verbindung mit einem oder mehreren Leitern eines Leiterrahmens versehen ist.
10. Anordnung aus der mehrlagigen Grundplattenanordnung nach einem der Ansprüche 1 bis 9, einem Leiterrahmen und einem integrierten Schaltungschip, mit:
(i) der Isolierschicht der mehrlagigen Grundplattenanordnung, die eine thermisch leitfähige Polyimid-Isolierschicht (30) aufweist; und
(ii) einem Leiterrahmen (50), der zur Bildung einer Verbundanordnung mit der B- Stufen-Epoxy-Schicht der Grundplattenanordnung verbondet ist; und
(iii) einem integrierten Schaltungschip (100), der mit der Leiterrahmenseite der Verbundanordnung durch die B-Stufen-Epoxy-Schicht verbondet und mit Leitungen (54) des Leiterrahmens elektrisch verbunden ist.
11. Anordnung nach Anspruch 10, bei der der Leiterrahmen mit einem zentralen Chipträger (52) ausgebildet ist und der integrierte Schaltungschip mit dem zentralen Chipträger durch ein elektrisch leitfähiges Epoxy-Haftmittel verbondet ist.
12. Anordnung nach Anspruch 10, bei der der Leiterrahmen ohne einen zentralen Chipträger (52) ausgebildet ist und der integrierte Schaltungschip mit der B-Stufen- Epoxy-Schicht der mehrlagigen Orundplattenanordnung durch ein elektrisch leitfähiges Epoxy-Haftmittel verbondet ist.
13. Anordnung nach einem der Ansprüche 10 bis 12, bei der die metallische Grundplattenschicht elektrisch und therrnisch mit einer oder mehreren Leitungen des Leiterrahmens verbunden ist.
14. Anordnung nach Anspruch 13, bei der die metallische Grundplattenschicht unter Verwendung eines leitfahigen Epoxy-Harzes (60) elektrisch und thermisch mit einer oder mehreren Leitungen des Leiterrahmens verbunden ist.
15. Anordnung nach Anspruch 14, bei der die metallische Grundplattenschicht mit einer oder mehreren Kontaktfahnen versehen ist, die mit der einen oder den mehreren Leitungen des Leiterrahmens elektrisch verbunden sind.
16. Anordnung nach einem der Ansprüche 10 bis 15, bei der die Grundplattenanordnung rechteckig ist.
17. Anordnung nach einem der Ansprüche 10 bis 16, bei der die metallische Grundplattenschicht eine Dicke zwischen ungefähr 38 um (1,5 mil) und ungefähr 508 um (20 mil) hat.
18. Anordnung nach einem der Ansprüche 10 bis 17, bei der die thermisch leitfähige Polyimid-Isolierschicht die gleiche Länge und Breite hat wie die metallische Grundplattenschicht.
19. Anordnung nach einem der Ansprüche 10 bis 18, bei der die B-Stufen-Epoxy- Schicht die gleiche Länge und Breite hat wie die metallische Grundplattenschicht.
20. Anordnung nach einem der Ansprüche 10 bis 19, bei der der Leiterrahmen rechteckig ist und auf allen vier Seiten innere Leitungsenden aufweist, die derart enden, daß sie eine kleinere Fläche begrenzen als die Grundplattenanordnung, wodurch die Grundplattenanordnung der Leiterrahmenanordnung mechanische Festigkeit verleiht.
21. Verfahren zur Herstellung einer Anordnung aus einem Leiterrahmen eines integrierten Schaltungschips und einer mehrlagigen Grundplattenanordnung, mit den folgenden Schritten:
(a) Herstellen einer Grundplattenanordnung durch die folgenden Schritte:
(i) Vorsehen eines Grundplattenteils (20) aus Kupfer;
(ii) Verbonden eines elektrisch isolierenden Teils (30)
mit dem Grundplattenteil; und
(iii) Verbonden einer B-Stufen-Epoxy-Schicht (40) mit dem Isolierteil;
(b) anschließendes Verbonden der B-Stufen-Epoxy-Schicht der Grundplattenanordnung mit einem Leiterrahmen (50) zur Bildung einer Verbundanordnung;
Verbonden eines integrierten Schaltungschips (100) mit deijenigen Seite der Verbundanordnung, die den Leiterrahmen aufweist.
22. Verfahren nach Anspruch 21, bei dem der Schritt des Verbondens der Grundplattenanordnung mit dem Leiterrahmen beinhaltet, die Anordnungen einer Temperatur von ungefähr 120º C bis unter 200º C auszusetzen, um das Anhaften der B-Stufen- Epoxy-Schicht an der Leiterrahmenanordnung zu bewirken.
23. Verfahren nach Anspruch 21, bei dem die Schritte des Verbondens des Kupfer- Grundplattenteils mit dem Isolierteil und des Isolierteils mit der B-Stufen-Epoxy- Schicht ferner das Verwenden eines Haftmittels umfaßt, das in der Lage ist, einer Temperatur von bis zu 300º C zu widerstehen.
24. Verfahren nach einem der Ansprüche 21 bis 23, mit dem weiteren Schritt des elektrischen und thermischen Verbindens des Kupfer-Grundplattenteils mit einer oder mehreren Leitungen des Leiterrahmens.
25. Verfahren nach Anspruch 21, bei dem der Schritt des Verbindens des Kupfer- Grundplattenteils mit einer oder mehreren Leitungen ferner die Verwendung eines leitfähigen Epoxids (60) zum elektrischen und thermischen Verbinden des Kupfer- Grundplattenteils mit der einen oder den mehreren Leitungen umfaßt.
26. Verfahren nach Anspruch 21, mit dem Herstellen einer oder mehrerer elektrisch und thermisch leitfähiger Verbindungen zwischen einer oder mehreren Kontaktfahnen des Kupfer-Grundplattenteils und der einen oder den mehreren Leitungen.
27. Verfahren nach einem der Ansprüche 21 bis 26, bei dem der Leiterrahmen einen zentralen Chipträger (52) aufweist und der Schritt des Verbondens des Chips mit der Verbundanordnung das Verbonden des Chips mit dem Chipträger beinhaltet.
28. Verfahren nach einem der Ansprüche 21 bis 27, bei dem der Leiterrahmen keinen zentralen Chipträger aufweist und der Schritt des Verbondens des Chips mit der Verbundanordnung das Verbonden des Chips mit der B-Stufen-Bpoxy-Schicht beinhaltet.
29. Verfahren nach Anspruch 21, bei dem der Schritt des Verbondens des Chips mit der B-Stufen-Epoxy-Schicht ferner das Verwenden eines leitfähigen Epoxy-Haftmittels (58) beinhaltet.
30. Verfahren nach Anspruch 29, mit dem weiteren Schritt des Erwärmens von Grundplattenanordnung/Leiterrahmen/Chip in einer nicht oxidierenden Atmosphäre bei einer Temperatur von ungefähr 120º C bis unter 200º C über einen Zeitraum von ungefähr 30 bis ungefähr 200 Minuten, um das leitfähige Epoxy-Haftmittel und die B-Stufen- Epoxy-Schicht zu härten.
DE69023091T 1989-10-02 1990-07-24 Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren. Expired - Lifetime DE69023091T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/415,844 US5068708A (en) 1989-10-02 1989-10-02 Ground plane for plastic encapsulated integrated circuit die packages

Publications (2)

Publication Number Publication Date
DE69023091D1 DE69023091D1 (de) 1995-11-23
DE69023091T2 true DE69023091T2 (de) 1996-05-15

Family

ID=23647438

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69023091T Expired - Lifetime DE69023091T2 (de) 1989-10-02 1990-07-24 Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.

Country Status (5)

Country Link
US (1) US5068708A (de)
EP (1) EP0421579B1 (de)
JP (1) JP2704213B2 (de)
AT (1) ATE129362T1 (de)
DE (1) DE69023091T2 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
DE4012180C1 (de) * 1990-04-14 1991-08-01 Robert Bosch Gmbh, 7000 Stuttgart, De
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
JP2501953B2 (ja) * 1991-01-18 1996-05-29 株式会社東芝 半導体装置
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
JP2586324Y2 (ja) * 1992-03-31 1998-12-02 株式会社ヒロテック 金型交換装置
JP2571754Y2 (ja) * 1992-04-14 1998-05-18 株式会社ヒロテック 把持具交換装置
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
TW238419B (de) * 1992-08-21 1995-01-11 Olin Corp
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
JP2861725B2 (ja) * 1993-04-07 1999-02-24 住友金属鉱山株式会社 半導体装置及びそのリードフレーム
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
SG59997A1 (en) * 1995-06-07 1999-02-22 Ibm Apparatus and process for improved die adhesion to organic chip carries
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
DE19637285B4 (de) * 1995-09-19 2004-08-26 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Halbleiterbauelement und Verfahren zum Zusammenbau hiervon
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
US5982027A (en) * 1997-12-10 1999-11-09 Micron Technology, Inc. Integrated circuit interposer with power and ground planes
US20040055152A1 (en) * 1999-01-05 2004-03-25 James Fraivillig Bonding of a multi-layer circuit to a heat sink
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6627517B1 (en) * 1999-12-08 2003-09-30 Altera Corporation Semiconductor package with improved thermal cycling performance, and method of forming same
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
GB2385984B (en) * 2001-11-07 2006-06-28 Micron Technology Inc Semiconductor package assembly and method for electrically isolating modules
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
EP2468358B1 (de) * 2002-06-28 2013-08-07 Boston Scientific Neuromodulation Corporation Mikrostimulator mit unabhängiger Stromquelle und bidirektionalem Telemetriesystem
TW582078B (en) 2002-11-29 2004-04-01 Chipmos Technologies Bermuda Packaging process for improving effective die-bonding area
US7038305B1 (en) 2003-07-15 2006-05-02 Altera Corp. Package for integrated circuit die
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US20100304180A1 (en) * 2007-12-04 2010-12-02 E.I Du Pont De Nemours And Company Bendable circuit structure for led mounting and interconnection
US8247248B2 (en) * 2009-05-15 2012-08-21 Achrolux Inc. Methods and apparatus for forming uniform layers of phosphor material on an LED encapsulation structure
KR101895416B1 (ko) * 2011-12-23 2018-09-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US8963305B2 (en) 2012-09-21 2015-02-24 Freescale Semiconductor, Inc. Method and apparatus for multi-chip structure semiconductor package
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US9673164B2 (en) 2014-04-25 2017-06-06 Nxp Usa, Inc. Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9986646B2 (en) 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof
DE102016102588B4 (de) * 2016-02-15 2021-12-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JPS5662349A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device
GB2097998B (en) * 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS59207646A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPS63148670A (ja) * 1986-12-12 1988-06-21 Texas Instr Japan Ltd リ−ドフレ−ム材
JPS63124759U (de) * 1987-02-09 1988-08-15
JP2754534B2 (ja) * 1987-02-09 1998-05-20 株式会社日立製作所 半導体装置及びその製造方法
US4783428A (en) * 1987-11-23 1988-11-08 Motorola Inc. Method of producing a thermogenetic semiconductor device

Also Published As

Publication number Publication date
US5068708A (en) 1991-11-26
EP0421579B1 (de) 1995-10-18
JPH03126233A (ja) 1991-05-29
ATE129362T1 (de) 1995-11-15
EP0421579A3 (en) 1991-10-23
EP0421579A2 (de) 1991-04-10
JP2704213B2 (ja) 1998-01-26
DE69023091D1 (de) 1995-11-23

Similar Documents

Publication Publication Date Title
DE69023091T2 (de) Gehäuse für in Plastik eingebettete integrierte Schaltungen und Herstellungsverfahren.
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE69223021T2 (de) Halbleiteranordnung mit Wärmesenke und Kunststoffkörper und hochzuverlässige Mittel zur elektrischen Verbindung mit der Wärmesenke
DE69527330T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69525280T2 (de) Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69526539T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69426347T2 (de) Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE69229489T2 (de) Herstellungsverfahren einer Halbleiterpackung mit Drähten und eine Oberfläche mit planarisierter Dünnfilmdecke
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69428181T2 (de) Vorrichtung mit Chipgehäuse und Verfahren zu Ihrer Herstellung
DE69129668T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer bei niederer Temperatur ausgehärteten Epoxy-Vergussmasse
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
DE69526543T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69525420T2 (de) In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
DE19821715A1 (de) Gehäuse mit einem Schaltkreisbauelement
DE10009733A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition