CN108573875A - 双面载放零件的电子芯片模块 - Google Patents

双面载放零件的电子芯片模块 Download PDF

Info

Publication number
CN108573875A
CN108573875A CN201710155028.6A CN201710155028A CN108573875A CN 108573875 A CN108573875 A CN 108573875A CN 201710155028 A CN201710155028 A CN 201710155028A CN 108573875 A CN108573875 A CN 108573875A
Authority
CN
China
Prior art keywords
support plate
fluting
chip module
electronic chip
placing part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710155028.6A
Other languages
English (en)
Inventor
曾子章
谢秀明
朱官柏
谭瑞敏
唐伟森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
APM Communication Inc
Original Assignee
APM Communication Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by APM Communication Inc filed Critical APM Communication Inc
Priority to CN201710155028.6A priority Critical patent/CN108573875A/zh
Publication of CN108573875A publication Critical patent/CN108573875A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种双面载放零件的电子芯片模块，包括：一载板，该载板的上方用于安装至少一第一组件；该载板的下方用于固定到一基板上；其中，该载板的下方具有凹陷的至少一安装开槽，该至少一安装开槽的槽底面用于安装至少一第二组件；其中，该安装开槽为一底面在该载板上而开口朝外的开槽，其中，安装于该安装开槽中的该至少一第二组件的底面朝向该载板的外部，而形成非埋入式的结构。

Description

双面载放零件的电子芯片模块
技术领域
本发明涉及电子芯片模块，尤其是一种双面载放零件的电子芯片模块。
背景技术
现有技术中的芯片组封装结构，是在基板上安装所需要的电子组件，然后在电子组件上拉出导线，以作为导接外部组件之用。封装时，在电子组件的上方附加一层塑酯作为保护封装层，以保护电子组件、导线及相关的芯片组组件。
但上述现有技术中的芯片组封装结构，电子组件都是安装在基板上方，因此，当所需安装的电子组件较多时，则需占用相当大的安装面积，因此，也需要使用大面积的基板，而也增加了整体芯片组结构的面积，不利于空间上的利用，并且，也提高了整体的制造成本。现今电子零件的制作大多是要求体积越来越小，所以相对其电路板的整体体积也必须缩小，以达到轻薄短小的目的。但是传统的电路板往往将重多的电子零件散布在大面积的基板上，随着零件数的增加，整个基板的面积也随着增大。而上述现有技术中所使用的零件布局方式所能达到的体积缩小相当有限，所以发明人基于其在电路领域上多年的经验，希望能想出一种有效的方式以使得电路板的面积大大的缩小，而达到电子组件积体化的目的。
发明内容
所以本发明的目的是为了解决上述现有技术上的问题，本发明中提出一种双面载放零件的电子芯片模块，应用上下表面均可以安装电子组件的载板结构，可以使得同一片载板承载更多的电子组件，整体上减少了载板的面积，因为在上下表面均可承载电子组件，所以体积可以减少约一半，并且，整个导线的长度也可以缩短，导线可以通过载板中间的盲通孔连接到另一侧的电子组件，而且导线的布线方式可以由原来的二维布线方式变成三维的布线方式，所以在零件的空间配置上增加了更大的弹性。并且，也节省制造成本。因为下表面的电子组件植入在载板下方的开槽内部，所以对整个厚度的增加相当有限。
为达到上述目的，本发明中提出一种双面载放零件的电子芯片模块，包括：一载板，该载板的上方用于安装至少一第一组件；该载板的下方用于固定到一基板上；其中，该载板的下方具有凹陷的至少一安装开槽，该至少一安装开槽的槽底面用于安装至少一第二组件；其中，该安装开槽为一底面在该载板上而开口朝外的开槽，其中，安装于该安装开槽中的该至少一第二组件的底面朝向该载板的外部，而形成非埋入式的结构。其中，该载板为一多层载板。其中，在该载板下方未形成安装开槽处配置连接件，该载板通过该连接件固定到该基板上。其中，该安装开槽将该多层载板的底部至少一层镂空，而形成凹陷的开槽。其中，该至少一安装开槽为多个安装开槽，用以安装该至少一第二组件。其中，该载板的上表面还包括至少一定位开槽，其中，该至少一第一组件安装到该载板的上方的该定位开槽中；其中，该定位开槽为一底面在该载板上而开口朝外的开槽，其中，安装于该定位开槽中的该至少一第一组件的底面朝向该载板的外部，而形成非埋入式的结构。
本发明还包括一封装结构，应用封装材料封装该载板及零件；该连接件延伸出该封装结构之外，以使得该封装结构可以被安装到该基板上或连接其他的组件。其中，在该载板上形成多个盲通孔，以作为导线导接之用。其中，该连接件为铜柱、锡球或焊垫。其中，该第一组件及该第二组件的接点连接导体组件而通过该盲通孔延伸到该载板下方形成一导电路径，以作为信号或电的传输之用，然后连接到该基板上。
其中，该安装开槽应用化学蚀刻、镭射钻孔、机械定深钻、电浆蚀刻、在多层板工艺中先形成开孔再行压合其中的至少一种方式或上列多种方式的组合所形成。
其中，该定位开槽应用化学蚀刻、镭射钻孔、机械定深钻、电浆蚀刻、在多层板工艺中先形成开孔再行压合其中的至少一种方式或上列多种方式的组合所形成。
本发明的有益效果为：可以使得同一片载板承载更多的电子组件，整体上减少了载板的面积，也节省制造成本。
附图说明
图1显示本发明的一实施例的剖面示意图；
图2显示本发明的一实施例安装于基板的剖面示意图；
图3显示本发明的多层载板由底面观视的立体图；
图4显示本发明的封装结构的一实施例；
图5显示本发明的另一实施例。
附图标记说明
1 载板
10 多层载板
11 盲通孔
15 安装开槽
17 定位开槽
20 基板
30 连接件
70 导电结构
100 第一组件
101 第一组件
102 第一组件
110 导体组件
200 第二组件
201 第二组件
202 第二组件
203 第二组件
510 锡球
600 封装结构。
具体实施方式
现谨就本发明的结构组成及所能产生的功效与优点，配合附图，根据本发明的一较佳实施例详细说明如下。
请参考图1至图5所示，显示本发明的双面载放零件的电子芯片模块，包括下列组件：
一载板1，该载板1的上方用于安装各式电子组件。该载板1的下方用于黏附到一基板20上。其中，该载板1的下方具有凹陷的至少一安装开槽15，该安装开槽15的槽底面用于安装各式电子组件。其中，该安装开槽15为一底面在该载板1上而开口朝外的开槽，其中，安装于该安装开槽15中的电子组件的底面朝向该载板1的外部，而形成非埋入式的结构。
其中，在该载板1上可以适当的形成多个盲通孔11，以作为导线导接之用。
较佳的，该载板1可以为一多层载板10。
图1显示本发明的一实施例。其结构包括：
一多层载板10，该多层载板10的下方形成安装开槽15。在该多层载板10上可形成多个盲通孔11，以作为导线导接之用。
图1中显示该安装开槽15将该多层载板10的底部至少一层镂空，而形成凹陷的开槽。图1中显示该安装开槽15将该多层载板10的底部两层镂空。但本发明的范围并不限于在多层载板上形成开槽，凡是在单层载板上形成开槽的技术仍在本发明的范围内。
其中，该安装开槽15应用化学蚀刻、镭射钻孔、机械定深钻、电浆蚀刻、在多层板工艺中先形成开孔再行压合其中的至少一种方式或上列多种方式的组合所形成。
至少一第一组件100、101、102安装到该多层载板10的上方。其中，该第一组件100、101以锡膏500黏贴到该多层载板10的上方；而该第一组件102以锡球510黏贴到该多层载板10的上方。上述黏贴的方法并非用于限制本发明的范围，半导体技术上所使用的各种不同的连接方式均在本发明的范围内。
至少一第二组件200、201、202安装到该多层载板10的下方的安装开槽15中。其中，该至少一第二组件200、201、202均以锡膏500黏贴到该多层载板10的下方的安装开槽15中。
如图2所示，将该多层载板10安装到一基板20上时，在该多层载板10下方未形成安装开槽15处配置连接件30，再以该连接件30黏附到该基板20上，如图所示。其中，该连接件30可以是铜柱、锡球或焊垫。其中，当该连接件30为铜柱时，其通过电镀方式配置于该多层载板10下方未形成安装开槽15处；其中，当该连接件30为锡球时，其通过植入方式配置于该多层载板10下方未形成安装开槽15处；其中，当该连接件30为焊垫时，其通过蚀刻方式配置于该多层载板10下方未形成安装开槽15处。
所以应用本发明的结构，可以同时在该载板1的两端均安装各式不同的电子组件，增加整个载板1的利用度，而且也节省整体的制造成本及产品空间。
图3显示本发明的立体结构，其为本发明的多层载板10由底面观视的立体图，图中显示如需要可以在该多层载板10的底面形成多个安装开槽15，用以安装至少一第二组件203。
图5中显示本发明的另一实施例，为了不导致整体厚度的增加，也可以在该载板1的上下两面均形成开槽。在本实施例中，芯片模块的结构与上一实施例相同，因此相同的组件以相同的符号表示，其功能也相同，所以其细微结构将不再加以说明。在图5的实施例中，该多层载板10的上表面还包括至少一定位开槽17，其中，该至少一第一组件100、101、102安装到该多层载板10的上方的该定位开槽17中。其中，该第一组件100、101以锡膏500黏贴到该多层载板10的上方的该定位开槽17中；而该第一组件102以锡球510黏贴到该多层载板10的上方的该定位开槽17中。
其中，该定位开槽17为一底面在该多层载板10上而开口朝外的开槽，其中，安装于该定位开槽17中的该至少一第一组件100、101、102的底面朝向该多层载板10的外部，而形成非埋入式的结构。
其中，该定位开槽17应用化学蚀刻、镭射钻孔、机械定深钻、电浆蚀刻、在多层板工艺中先形成开孔再行压合其中的至少一种方式或上列多种方式的组合所形成。
所以应用本发明的结构，虽然该多层载板10的上下方均安装有电子组件，但是并不会增加整体的厚度。
本发明也适合使用在需要封装的芯片模块结构。图4显示本发明的封装结构的一实施例。即在上述实施例的芯片模块结构中加入封装结构以形成一体化的结构。在本实施例中，芯片模块的结构与上一实施例相同，所以相同的组件以相同的符号表示，而且其细微结构将不再加以说明。其中，该第一组件102及该第二组件202分别为一芯片。
在本实施例中，还包括一封装结构600，应用封装材料封装该多层载板10及该第二组件202及该第一组件102；该连接件30延伸出该封装结构600之外，以使得该封装结构600可以被安装到该基板20上或连接其他的组件。
其中，在封装时，在该第一组件102及该第二组件202的周围涂布上所需要的封装结构600，而且将该连接件30延伸出该封装结构600之外，以使得该封装结构600可以被安装到该基板20上或连接其他的组件。本实施例适用于各种不同的封装结构，封装结构为现有技术中所熟知者的所以在此不再赘述。
其中，该盲通孔11中可以形成各种的导电结构70，以作为导通之用。如图1中所示，该导电结构70可以是镀满该盲通孔11的铜或是填满该盲通孔11的油墨。
如图4所示，其中，该第一组件102及该第二组件202的接点可连接导体组件110而通过该盲通孔11延伸到该多层载板10下方形成一导电路径，以作为信号或电的传输之用，然后连接到该基板20上。
应用本发明上下表面均可以安装电子组件的载板结构，可以使得同一片载板承载更多的电子组件，整体上减少了载板的面积，因为在上下表面均可承载电子组件，所以体积可以减少约一半，并且，整个导线的长度也可以缩短，导线可以通过载板中间的盲通孔连接到另一侧的电子组件，而且导线的布线方式可以由原来的二维布线方式变成三维的布线方式，所以在零件的空间配置上增加了更大的弹性。并且，也节省制造成本。因为下表面的电子组件植入在载板下方的开槽内部，所以对整个厚度的增加相当有限。
综上所述，本发明人性化的体贴设计，相当符合实际需求。其具体改进现有技术的缺点，相较于现有技术明显具有突破性的进步优点，确实具有功效的增进，且非易于达成。本发明未曾公开于国内与国外的文献与市场上，已符合专利法规定。
上述详细说明为针对本发明的一可行实施例的具体说明，但该实施例并非用以限制本发明的专利保护范围，凡未脱离本发明技艺精神所作的等效实施或变更，均应属于本发明的专利范围中。

Claims (10)

1.一种双面载放零件的电子芯片模块，其特征在于，包括：
一载板，该载板的上方用于安装至少一第一组件；该载板的下方用于固定到一基板上；其中，该载板的下方具有凹陷的至少一安装开槽，该至少一安装开槽的槽底面用于安装至少一第二组件；以及
其中，该安装开槽为一底面在该载板上而开口朝外的开槽，其中，安装于该安装开槽中的该至少一第二组件的底面朝向该载板的外部，而形成非埋入式的结构。
2.如权利要求1的双面载放零件的电子芯片模块，其特征在于，该载板为一多层载板。
3.如权利要求1的双面载放零件的电子芯片模块，其特征在于，在该载板下方未形成安装开槽处配置连接件，该载板通过该连接件固定到该基板上。
4.如权利要求2的双面载放零件的电子芯片模块，其特征在于，该安装开槽将该多层载板的底部至少一层镂空，而形成凹陷的开槽。
5.如权利要求1的双面载放零件的电子芯片模块，其特征在于，该载板的上表面还包括至少一定位开槽，其中，该至少一第一组件安装到该载板的上方的该定位开槽中；
其中，该定位开槽为一底面在该载板上而开口朝外的开槽，其中，安装于该定位开槽中的该至少一第一组件的底面朝向该载板的外部，而形成非埋入式的结构。
6.如权利要求3的双面载放零件的电子芯片模块，其特征在于，还包括一封装结构，应用封装材料封装该载板及该第二组件及该第一组件；该连接件延伸出该封装结构之外，以使得该封装结构可以被安装到该基板上或连接其他的组件。
7.如权利要求3的双面载放零件的电子芯片模块，其特征在于，该连接件为铜柱、锡球或焊垫。
8.如权利要求1的双面载放零件的电子芯片模块，其特征在于，在该载板上形成多个盲通孔，以作为导线导接之用；该第一组件及该第二组件的接点连接导体组件而通过该盲通孔延伸到该载板下方形成一导电路径，以作为信号或电的传输之用，然后连接到该基板上。
9.如权利要求1的双面载放零件的电子芯片模块，其特征在于，该安装开槽应用化学蚀刻、镭射钻孔、机械定深钻、电浆蚀刻、在多层板工艺中先形成开孔再行压合其中的至少一种方式或上列多种方式的组合所形成。
10.如权利要求5的双面载放零件的电子芯片模块，其特征在于，该定位开槽应用化学蚀刻、镭射钻孔、机械定深钻、电浆蚀刻、在多层板工艺中先形成开孔再行压合其中的至少一种方式或上列多种方式的组合所形成。
CN201710155028.6A 2017-03-14 2017-03-14 双面载放零件的电子芯片模块 Pending CN108573875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710155028.6A CN108573875A (zh) 2017-03-14 2017-03-14 双面载放零件的电子芯片模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710155028.6A CN108573875A (zh) 2017-03-14 2017-03-14 双面载放零件的电子芯片模块

Publications (1)

Publication Number Publication Date
CN108573875A true CN108573875A (zh) 2018-09-25

Family

ID=63575782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710155028.6A Pending CN108573875A (zh) 2017-03-14 2017-03-14 双面载放零件的电子芯片模块

Country Status (1)

Country Link
CN (1) CN108573875A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
CN1085891C (zh) * 1996-03-19 2002-05-29 松下电器产业株式会社 芯片载体及使用它的半导体装置
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
EP1387403A2 (en) * 2002-07-30 2004-02-04 Kabushiki Kaisha Toshiba Semiconductor packaging
US20070096286A1 (en) * 2005-10-27 2007-05-03 Nec Electronics Corporation Semiconductor module capable of enlarging stand-off height
US20090026604A1 (en) * 2007-07-24 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US20160192497A1 (en) * 2014-12-30 2016-06-30 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
CN106356358A (zh) * 2015-07-13 2017-01-25 艾马克科技公司 半导体封装及其制造方法
CN206650056U (zh) * 2017-03-14 2017-11-17 兴讯科技股份有限公司 双面载放零件的电子芯片模块

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1085891C (zh) * 1996-03-19 2002-05-29 松下电器产业株式会社 芯片载体及使用它的半导体装置
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
EP1387403A2 (en) * 2002-07-30 2004-02-04 Kabushiki Kaisha Toshiba Semiconductor packaging
US20070096286A1 (en) * 2005-10-27 2007-05-03 Nec Electronics Corporation Semiconductor module capable of enlarging stand-off height
US20090026604A1 (en) * 2007-07-24 2009-01-29 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US20160192497A1 (en) * 2014-12-30 2016-06-30 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
CN106356358A (zh) * 2015-07-13 2017-01-25 艾马克科技公司 半导体封装及其制造方法
CN206650056U (zh) * 2017-03-14 2017-11-17 兴讯科技股份有限公司 双面载放零件的电子芯片模块

Similar Documents

Publication Publication Date Title
CN103906372B (zh) 具有内埋元件的电路板及其制作方法
CN100466242C (zh) 电子回路装置
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
CN105261606A (zh) 无核心层封装基板及其制法
CN101296566B (zh) 电气元件载板及其制造方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN105304584B (zh) 中介基板及其制造方法
CN103681588A (zh) 封装基板及其制法
CN104681531B (zh) 封装基板及其制法
CN101594730A (zh) 具有导热结构的电路板
CN105762131B (zh) 封装结构及其制法
CN105848405A (zh) 具有散热结构的电路板及其制作方法
CN101472403B (zh) 印刷线路板及其制作方法
CN206650056U (zh) 双面载放零件的电子芯片模块
CN103050455A (zh) 堆叠封装结构
CN112770495B (zh) 全向内埋模组及制作方法、封装结构及制作方法
CN108573875A (zh) 双面载放零件的电子芯片模块
WO2023087284A1 (zh) 封装结构、其制备方法、封装模组及电子设备
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN101141849B (zh) 内埋电容元件结构及其制造方法
CN105280603B (zh) 电子封装组件
CN2922382Y (zh) 一种表面安装的印制电路板电路模块
KR20080048846A (ko) 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
CN108573877A (zh) 形成贴附式双面载放零件的电子芯片模块的方法
CN209676574U (zh) 一种具有高质量互连结构的多层电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180925