KR20170059833A - 스트립기판 및 그 제조 방법 - Google Patents

스트립기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20170059833A
KR20170059833A KR1020150164301A KR20150164301A KR20170059833A KR 20170059833 A KR20170059833 A KR 20170059833A KR 1020150164301 A KR1020150164301 A KR 1020150164301A KR 20150164301 A KR20150164301 A KR 20150164301A KR 20170059833 A KR20170059833 A KR 20170059833A
Authority
KR
South Korea
Prior art keywords
strip substrate
reinforcing member
substrate
strip
present
Prior art date
Application number
KR1020150164301A
Other languages
English (en)
Inventor
정중혁
허경진
여정호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150164301A priority Critical patent/KR20170059833A/ko
Priority to CN201610652235.8A priority patent/CN106783789A/zh
Publication of KR20170059833A publication Critical patent/KR20170059833A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

스트립기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따른 스트립기판은 스트립기판의 외곽부에 부착되는 보강부재를 포함한다.

Description

스트립기판 및 그 제조 방법{STRIP SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 스트립기판 및 그 제조 방법에 관한 것이다.
메모리 패키지용 기판 등에 주로 사용되는 패키지 기판의 경우 소형화, 고속화, 고기능화라는 전자 기기의 요구에 대응하기 위해, 새로운 형태가 계속해서 개발되고 그 종류가 다양해 지고 있는 실정이다.
특히, 패키지 기판의 소형화 및 박형화는 중요한 과제가 되고 있으며, 대용량의 메모리를 고밀도로 패키징하기 위한 연구가 활발히 진행되고 있다.
하지만, 메모리 패키지용 기판의 경우 그 제조 과정에서 기판이 충분한 강성을 가지고 버텨 주지 못하면 휨이 발생하게 되고, 소형화 및 박형화에 따라 기판 두께가 얇아질수록 이와 같은 휨은 더욱 커질 수 있다.
이로 인해, 패키지 온 패키지(Package on Package) 제품의 제조 시 수율 저하의 주요 원인이 될 수 있다는 점에서, 생산성을 보다 향상시킬 수 있는 패키지 구조에 대한 연구가 필요한 실정이다.
한국공개특허 제10-2001-0056778호 (2001. 07. 04. 공개)
본 발명의 일 측면에 따르면, 스트립기판의 휨강성을 보강하도록 스트립기판의 외곽부에 보강부재가 부착되는 스트립기판이 제공된다.
여기서, 보강부재는 스트립기판보다 상대적으로 두껍게 형성되어 스트립기판의 측면에 결합될 수 있다.
또한, 보강부재는 스트립기판의 외곽부 상에 적층되어 결합될 수 있다.
도 1은 본 발명의 일 실시예에 따른 스트립기판을 개략적으로 나타내는 평면도.
도 2는 본 발명의 일 실시예에 따른 스트립기판을 개략적으로 나타내는 단면도.
도 3은 본 발명의 다른 실시예에 따른 스트립기판을 개략적으로 나타내는 단면도.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 스트립기판의 제조 방법을 개략적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 스트립기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 스트립기판을 개략적으로 나타내는 평면도이다. 도 2는 본 발명의 일 실시예에 따른 스트립기판을 개략적으로 나타내는 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 스트립기판(1000)은 보강부재(200)을 포함한다. 이 경우, 스트립기판(1000) 상에는 전자소자(300)가 배치될 수 있다.
스트립기판(1000)은 각각 회로패턴층(111)과 절연층(113)이 형성된 복수의 유닛기판(110)을 포함하는 부분으로, 도 1에 도시된 바와 같이 전자소자(300)의 배치가 이루어지는 유닛기판(110)과 배치가 이루어지지 않고 표면실장기술(SMT, Surface Mounting Technology) 공정 후 제거되는 더미부(120)를 포함한다.
이 경우, 각각의 유닛기판(110)은 도 2에 도시된 바와 같이 회로패턴층(111)과 절연층(113)이 순차적으로 적층되어 소정의 기능을 수행하기 위한 전기회로 및 그에 대한 절연피복 구조가 형성될 수 있다.
이러한 회로패턴층(111)은 포토리소그래피를 이용한 에칭법이나 에디티브법(도금법)을 통해 형성될 수 있고, 절연층(113)을 관통하는 비아(via) 등을 통해 각각의 회로패턴층(111)이 서로 연결될 수 있으나, 반드시 이에 한정되는 것은 아니고 필요에 따라 다양하게 변형될 수 있다.
한편, 최근 스마트폰과 같은 모바일 기기가 급속도로 소형경량화, 고성능화됨에 따라 패키지 기판의 박판화와 고직접화가 이루어지고 있다. 이에 따라, 패키지 기판의 두께가 감소하면서 패키지 기판의 비대칭성에 의한 휨 불량이 심화되고 있으며, 이러한 점은 전자소자(300) 배치에 어려움과 접합불량의 원인이 될 수 있다.
이러한 패키지 기판의 휨은 패키지 기판의 상온상태 및 전자소자(300)와 솔더(solder)가 접합하는 고온 리플로우(reflow) 시의 상태가 중요하며, 패키지 기판이 온도에 따라 휨 변형되는 결과 패키지 기판의 형태가 변동됨으로써 제작공정의 어려움이 있을 수 있다.
특히, 패키지 기판은 스트립(strip) 단위의 스트립기판(1000)으로 제조 공정을 수행하게 되고, 언더필(Underfill)과 몰딩(Molding) 공정 등을 거친 후 소잉(sawing) 공정을 통해 각각의 유닛기판(110)이 개별 제품의 패키지 기판으로 완성될 수 있다. 이에 따라 상대적으로 두께가 매우 얇은 박형 스트립기판(1000)의 경우 상술한 바와 같은 휨에 의해 SMT 작업성이 매우 저하될 우려가 있다.
따라서, 본 실시예에 따른 스트립기판(1000)은 보강부재(200)를 스트립기판(1000)에 결합하여 휨강성을 보다 크게 하고, 이를 통해 SMT 작업성을 향상시킬 수 있다.
즉, 보강부재(200)는 스트립기판(1000)의 휨강성을 보강하도록 스트립기판(1000)의 외곽부를 따라 부착되는 부분으로, 도 1 및 도 2에 도시된 바와 같이 스트립기판(1000)의 외곽부를 지지하여 SMT 단계에서 스트립기판(1000)이 휘는 것을 일정 부분 방지할 수 있다.
이 경우, 보강부재(200)는 스트립기판(1000)보다 상대적으로 강성이 높은 재질로 이루어질 수 있으며, 금속, 폴리머 복합재, 박형 금속층 접합재 등을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니고, 강성이 우수하고 열적 특성이 좋은 재질을 포함하여 휨 방지에 우수한 재질로 이루어질 수 있다. 이러한 보강부재(200)는 스트립기판(1000)에 접착제로 부착될 수 있다.
한편, 도 1 및 도 2에 도시된 구성은 본 실시예에 따른 스트립기판(1000)을 나타내는 일례에 불과한 것으로서, 보강부재(200)가 스트립기판(1000)의 외곽부 중 어느 하나의 면 내지 모든 면에 결합되도록 구성될 수 있는 등 필요에 따라 다양하게 변형될 수 있다.
전자소자(300)는 각각의 유닛기판(110) 상에 배치되는 부분으로, IC칩과 같은 능동소자, 또는 커패시터, 인덕터 등과 같은 수동소자일 수 있다. 이 경우, 전자소자(300)는 회로패턴층(111)과의 전기적 연결을 위한 단자가 형성될 수 있고, 솔더링, 언더필, 와이어 본딩, 플립칩 본딩 등에 의해 유닛기판(110)에 배치될 수 있다.
이 경우, 본 실시예에 따른 스트립기판(1000)은 보강부재(200)를 사용하여 스트립기판(100)의 휨을 방지할 수 있으므로, 전자소자(300)를 각각의 유닛기판(110) 상에 배치하는 공정이 보다 용이하고 안정적으로 이루어질 수 있다.
본 실시예에 따른 스트립기판(1000)에서 보강부재(200)는 스트립기판(1000)의 측면에 결합될 수 있다. 특히, 보강부재(200)는 스트립기판(1000)의 더미부(120)에 결합되는 것이 바람직할 수 있다. 보강부재(200)는 SMT 작업성 향상을 위한 보조적인 부재라는 점에서, 완성된 패키지 기판 구조에서는 제거될 필요가 있다.
따라서, 보강부재(200)를 스트립기판(1000)의 더미부(120)에 결합함으로써, SMT 완료 후 소잉 공정 등을 통해 더미부(120)가 제거될 때 보강부재(200)가 함께 제거되어 보강부재(200)의 제거를 위한 별도의 추가적인 공정이 필요하지 않을 수 있다.
본 실시예에 따른 스트립기판(1000)에서, 보강부재(200)는 스트립기판(100)의 서로 대향된 양 측면을 따라 결합될 수 있다. 즉, 보강부재(200)는 스트립기판(1000)의 측면 중 서로 대향된 양면을 지지할 수 있다.
이로 인해, 스트립기판(1000)에 휨응력이 발생하더라도 서로 대향된 양면에 결합된 한 쌍의 보강부재(200)에서 휨응력을 비교적 균일하게 흡수할 수 있으므로, 스트립기판(1000)의 비대칭성에 의한 휨 불량을 최소화할 수 있다.
본 실시예에 따른 스트립기판(1000)에서, 보강부재(200)는 스트립기판(100)보다 상대적으로 두껍게 형성되어 스트립기판(1000)의 측면에 결합될 수 있다. 즉, 도 2에 도시된 바와 같이, 스트립기판(1000)보다 두꺼운 보강부재(200)를 스트립기판(1000)의 측면에 결합시킴으로써 스트립기판(1000)의 휨강성을 보강할 수 있다.
예를 들어, 스트립기판(1000)보다 두꺼운 후판 인쇄회로기판을 접착제 등을 통해 스트립기판(1000)의 측면에 접합시키는 경우, 상대적으로 두꺼운 보강부재(200)는 보다 큰 휨강성을 발휘하게 되고, 보강부재(200)가 접하는 스트립기판(1000) 부분이 보강부재(200)에 구속되어 휨발생이 일정부분 방지될 수 있다.
이와 같이, 본 실시예에 따른 스트립기판(1000)은 상대적으로 두꺼운 보강부재(200)를 스트립기판(1000)의 측면에 결합시키는 비교적 단순한 과정을 통해 스트립기판(1000)의 휨을 효과적으로 제어할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 스트립기판을 개략적으로 나타내는 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 스트립기판(2000)에서, 보강부재(200)는 스트립기판(2000)의 외곽부 상에 적층되어 결합될 수 있다. 즉, 도 3에 도시된 바와 같이, 스트립기판(2000)의 외곽부가 나머지 부분보다 더 두꺼워지도록 보강부재(200)를 스트립기판(2000)의 외곽부 상에 적층시킴으로써 스트립기판(2000)의 휨강성을 보강할 수 있다.
예를 들어, 소정의 두께를 갖는 절연층으로 이루어진 보강부재(200)를 접착제 등을 통해 스트립기판(2000)의 외곽부 상에 적층시키는 경우, 상대적으로 두꺼운 스트립기판(2000)의 외곽부는 보다 큰 휨강성을 발휘하게 되어 휨발생이 일정부분 방지될 수 있다.
이와 같이, 본 실시예에 따른 스트립기판(2000)은 보강부재(200)를 스트립기판(2000)의 외곽부 상에 적층시키는 비교적 단순한 과정을 통해 스트립기판(2000)의 휨을 효과적으로 제어할 수 있다.
한편, 본 발명의 다른 실시예에 따른 스트립기판(2000)은 상술한 특징을 제외하고는 본 발명의 일 실시예에 따른 스트립기판(1000)의 주요 구성과 동일 또는 유사하므로, 중복되는 내용에 대한 상세한 설명은 생략하도록 한다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 스트립기판의 제조 방법을 개략적으로 나타내는 도면이다. 이 경우, 설명의 편의를 위하여 도 1 및 도 2을 참조하여 함께 설명하도록 한다.
도 4 내지 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 스트립기판의 제조 방법은 각각 회로패턴층(111)과 절연층(113)이 형성된 복수의 유닛기판(110)을 포함하는 스트립기판(1000)을 준비하는 단계(도 4)로부터 시작된다.
이 경우, 스트립기판(1000)은 전자소자(300)의 배치가 이루어지는 유닛기판(110)과 배치가 이루어지지 않고 SMT 공정 후 제거되는 더미부(120)를 포함한다. 그리고, 각각의 유닛기판(110)은 회로패턴층(111)과 절연층(113)이 순차적으로 적층되어 소정의 기능을 수행하기 위한 전기회로 및 그에 대한 절연피복 구조가 형성될 수 있다.
다음으로, 스트립기판(1000)의 휨강성을 보강하도록 스트립기판(1000)의 외곽부를 따라 보강부재(200)를 결합한다(도 5). 즉, 보강부재(200)는 스트립기판(1000)의 휨강성을 보강하도록 스트립기판(1000)의 외곽부를 따라 결합되는 부분으로, 스트립기판(1000)의 외곽부를 지지하여 SMT 단계에서 스트립기판(1000)이 휘는 것을 일정 부분 방지할 수 있다.
이와 같이, 본 실시예에 따른 스트립기판의 제조 방법은 보강부재(200)를 스트립기판(1000)에 결합하여 휨강성을 보다 크게 하고, 이를 통해 SMT 작업성을 향상시킬 수 있다.
본 실시예에 따른 스트립기판의 제조 방법은 각각의 유닛기판(110) 상에 전자소자(300)를 배치하는 단계(도 6)를 더 포함할 수 있다. 이 경우, 전자소자(300)는 회로패턴층(111)과의 전기적 연결을 위한 단자가 형성될 수 있고, 솔더링, 언더필, 와이어 본딩, 플립칩 본딩 등에 의해 유닛기판(110)에 배치될 수 있다.
이와 같은 본 실시예에 따른 스트립기판의 제조 방법은 보강부재(200)를 사용하여 스트립기판(1000)의 휨을 방지할 수 있으므로, 전자소자(300)를 각각의 유닛기판(110) 상에 배치하는 공정이 보다 용이하고 안정적으로 이루어질 수 있다.
본 실시예에 따른 스트립기판의 제조 방법은 스트립기판(1000)의 더미부(120) 및 보강부재(200)를 제거하고 각각의 유닛기판(110)을 서로 분리하는 단계(도 7)를 더 포함할 수 있다. 즉, 소잉 공정 등을 통해 각각의 유닛기판(110)이 개별 제품의 패키지 기판으로 완성될 수 있다.
여기서, 보강부재(200)는 스트립기판(1000)의 더미부(120)에 결합될 수 있다. 보강부재(200)는 SMT 작업성 향상을 위한 보조적인 부재라는 점에서, 완성된 패키지 기판 구조에서는 제거될 필요가 있다.
따라서, 보강부재(200)를 스트립기판(1000)의 더미부(120)에 결합함으로써, SMT 완료 후 소잉 공정 등을 통해 더미부(120)가 제거될 때 보강부재(200)가 함께 제거되어 보강부재(200)의 제거를 위한 별도의 추가적인 공정이 필요하지 않을 수 있다.
본 실시예에 따른 스트립기판의 제조 방법에서, 보강부재(200)를 결합하는 단계는 스트립기판(1000)보다 상대적으로 두껍게 형성된 보강부재(200)를 스트립기판(1000)의 측면에 결합하는 단계를 포함할 수 있다. 즉, 스트립기판(1000)보다 두꺼운 보강부재(200)를 스트립기판(1000)의 측면에 결합시킴으로써 스트립기판(1000)의 휨강성을 보강할 수 있다.
또한, 본 실시예에 따른 스트립기판의 제조 방법에서, 보강부재(200)를 결합하는 단계는 보강부재(200)를 스트립기판(1000)의 외곽부 상에 적층하여 결합하는 단계를 포함할 수 있다.
이와 같이, 본 실시예에 따른 스트립기판의 제조 방법은 상대적으로 두꺼운 보강부재(200)를 스트립기판(1000)의 측면에 결합시키거나 보강부재(200)를 스트립기판(1000)의 외곽부 상에 적층시키는 비교적 단순한 과정을 통해 스트립기판(1000)의 휨을 효과적으로 제어할 수 있다.
한편, 본 발명의 일 실시예에 따른 스트립기판의 제조 방법과 관련된 각 구성에 대하여는, 본 발명의 일 실시예에 따른 스트립기판(1000)에서 상세히 설명하였으므로, 중복되는 내용에 대하여는 생략하도록 한다.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 유닛기판
111: 회로패턴층
113: 절연층
120: 더미부
200: 보강부재
300: 전자소자
1000, 2000: 스트립기판

Claims (12)

  1. 각각 회로패턴층과 절연층이 형성된 복수의 유닛기판을 포함하는 스트립기판에 있어서,
    상기 스트립기판의 외곽부에 부착되는 보강부재;
    를 포함하는 스트립기판.
  2. 제1항에 있어서,
    상기 보강부재는 상기 스트립기판에 접착제로 부착되는, 스트립기판.
  3. 제1항에 있어서,
    상기 보강부재는 상기 스트립기판의 측면에 결합되는, 스트립기판.
  4. 제3항에 있어서,
    상기 보강부재는 상기 스트립기판의 서로 대향된 양 측면을 따라 결합되는, 스트립기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 보강부재는 상기 스트립기판보다 상대적으로 두껍게 형성되어 상기 스트립기판의 측면에 결합되는, 스트립기판.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 보강부재는 상기 스트립기판의 외곽부 상에 적층되어 결합되는, 스트립기판.
  7. 각각 회로패턴층과 절연층이 형성된 복수의 유닛기판을 포함하는 스트립기판을 준비하는 단계; 및
    상기 스트립기판의 휨강성을 보강하도록 상기 스트립기판의 외곽부를 따라 보강부재를 결합하는 단계;
    를 포함하는 스트립기판의 제조 방법.
  8. 제7항에 있어서,
    각각의 상기 유닛기판 상에 전자소자를 배치하는 단계;
    를 더 포함하는 스트립기판의 제조 방법.
  9. 제8항에 있어서,
    상기 스트립기판의 더미부 및 상기 보강부재를 제거하고 각각의 상기 유닛기판을 서로 분리하는 단계;
    를 더 포함하는 스트립기판의 제조 방법.
  10. 제9항에 있어서,
    상기 보강부재는 상기 스트립기판의 더미부에 결합되는, 스트립기판의 제조 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 보강부재를 결합하는 단계는
    상기 스트립기판보다 상대적으로 두껍게 형성된 상기 보강부재를 상기 스트립기판의 측면에 결합하는 단계를 포함하는, 스트립기판의 제조 방법.
  12. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 보강부재를 결합하는 단계는
    상기 보강부재를 상기 스트립기판의 외곽부 상에 적층하여 결합하는 단계를 포함하는, 스트립기판의 제조 방법.
KR1020150164301A 2015-11-23 2015-11-23 스트립기판 및 그 제조 방법 KR20170059833A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150164301A KR20170059833A (ko) 2015-11-23 2015-11-23 스트립기판 및 그 제조 방법
CN201610652235.8A CN106783789A (zh) 2015-11-23 2016-08-10 条状基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150164301A KR20170059833A (ko) 2015-11-23 2015-11-23 스트립기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170059833A true KR20170059833A (ko) 2017-05-31

Family

ID=58972029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164301A KR20170059833A (ko) 2015-11-23 2015-11-23 스트립기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20170059833A (ko)
CN (1) CN106783789A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP2009021578A (ja) * 2007-06-15 2009-01-29 Ngk Spark Plug Co Ltd 補強材付き配線基板
CN101261967B (zh) * 2008-04-29 2011-07-13 日月光半导体制造股份有限公司 加强型封装载板及其制造方法
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
DE102012201935A1 (de) * 2012-02-09 2013-08-14 Robert Bosch Gmbh Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
CN103596354B (zh) * 2012-08-14 2016-06-15 钰桥半导体股份有限公司 具有内建定位件、中介层、以及增层电路的复合线路板
KR101488879B1 (ko) * 2013-01-18 2015-02-04 주식회사 대고테크 캐리어 프레임 구조

Also Published As

Publication number Publication date
CN106783789A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
KR101174056B1 (ko) 반도체 장치 및 그 제조 방법
US8487435B2 (en) Sheet-molded chip-scale package
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
KR20230004399A (ko) 전자 소자 및 이의 제조 방법
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
US20130307145A1 (en) Semiconductor package and method of fabricating the same
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US9799596B2 (en) Wiring substrate and semiconductor device
JP4650269B2 (ja) 積層型半導体装置の製造方法
US9485863B2 (en) Carrier and method for fabricating coreless packaging substrate
JP2016025281A (ja) 半導体装置及びその製造方法
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
KR102401764B1 (ko) 전자 소자 및 이의 제조 방법
KR20170059833A (ko) 스트립기판 및 그 제조 방법
US20160007467A1 (en) Package structure and manufacturing method thereof
US20090057916A1 (en) Semiconductor package and apparatus using the same
US20150342058A1 (en) Method for manufacturing heat conducting substrate
JP2010171407A5 (ko)
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
US9084341B2 (en) Fabrication method of packaging substrate
JP7438656B2 (ja) 集合基板
JP5170123B2 (ja) 積層型半導体装置及びその製造方法
US20140113788A1 (en) Packaging process
US20110211323A1 (en) Circuit board, semiconductor device, and method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application