DE69216452T2 - Halbleiteranordnung mit elektromagnetischer Abschirmung - Google Patents
Halbleiteranordnung mit elektromagnetischer AbschirmungInfo
- Publication number
- DE69216452T2 DE69216452T2 DE69216452T DE69216452T DE69216452T2 DE 69216452 T2 DE69216452 T2 DE 69216452T2 DE 69216452 T DE69216452 T DE 69216452T DE 69216452 T DE69216452 T DE 69216452T DE 69216452 T2 DE69216452 T2 DE 69216452T2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- peripheral edge
- circuit board
- semiconductor
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000004020 conductor Substances 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000011889 copper foil Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229920006122 polyamide resin Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001548 drop coating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical compound [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 description 1
- 239000010956 nickel silver Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer elektromagnetischen Abschirmung und insbesondere auf eine leitungslose Packung, die zur Aufnahme eines einzigen oder einer Vielzahl von Halbleiterchips oder von Dünnfilm-Elementen bestimmt ist, die blank oder in minimalem Ausmaß passiviert sind, oder zur Aufnahme einer Schaltungs- bzw. Leiterplatte auf deren Innenseite eine Vielzahl von elektronischen Teilen an der Oberfläche montiert ist.
- Unter den Packungen zur Montage von Halbleiterchips darin, wie beispielsweise IC, LSI, usw., sind Plastikpackungen und Keramikpackungen in jüngster Zeit weithin verwendet worden. Unter anderem werden viele leitungs- bzw. leiterlose Plastikchipträger (PLCC = plastic leadless chip carriers) und keramische Chipträger zur Oberflächenmontage solcher elektronischen Teile verwendet. Zur Montage solcher in Plastik gegossenen Halbleiterchips auf einer gedruckten Leiterplatte und durch die Verwendung der Schaltungs- bzw. Leiterplatte, wie sie in verschiedenen elektronischen Einrichtungen eingebaut ist, ist es nötig, eine Anordnung herzustellen, um zu verhindern, daß der Halbleiterchip ungünstig durch ein Rauschen beeinträchtigt wird, welches auf Grund einer elektromagnetischen Welle erzeugt wird, die durch benachbarte elektronische Teile, eine elektrische Schaltung oder eine äußere Umgebung erzeugt wird, und auch um zu verhindern, daß eine elektromagnetische Welle, die von einem solchen Halbleiterchip selbst erzeugt wird, ungünstig die Schaltungen und elektronischen Teile beeinträchtigt, die den Halbleiterchip umgeben. Zu diesem Zweck ist der oben erwähnte verwendete Halbleiterchip mit einer getrennt ausgebilde ten Metallabschirmung abzudecken, um den Halbleiterchip gegen die elektromagnetische Welle abzuschirmen. Um eine solche Abschirmungsstrukur für den Halbleiterchip vorzusehen, sind jedoch ein Einbauraum und eine Verdrahtung des Erdungsleiters nötig, was bewirkt, daß die Packungsdichte niedriger ist, daß die Einbauhöhe der Teile größer ist, und daß somit die Herstellungskosten größer sind.
- Eine Vielzahl von elektronischen Teilen, die auf einer gedruckten Verdrahtungs- bzw. Leiterplatte montiert sind, verwenden um elektromagnetisch beim Einbau auf einer gedruckten Verdrahtungs- bzw. Leiterplatte abgeschirmt zu werden, ein Abschirmungsgehäuse, welches aus Metall hergestellt ist, und zwar mit einer hohen elektromagnetischen Abschirmleistung, um die elektronischen Teile zu umschließen Da dies gemäß der Packungsdichte, einer kompakten und leichtgewichtigen Konstruktion jedoch begrenzt ist, ist eine Abschirmstruktur vorgeschlagen worden, auf Grund der elektronische Teile, die nicht immer auf der gedruckten Verdrahtungs- bzw. Leiterplatte montiert werden können.
- Beispielsweise offenbart die nicht-geprüfte japanische Patentveröffentlichung 61-166200 eine Hybrid-IC-Vorrichtung, die ein Gehäuse besitzt, welches von einer flexiblen Verdrahtungs- bzw. Leiterplatte gebildet ist, wobei eine Kupferfolie auf jeder Seite davon ausgebildet ist, und wobei eine Isolierlage zwischen diesen Vorder- und Hinterseiten davon ausgebildet ist, und welche derart gebogen ist, daß sie elektronische Teile auf der Verdrahtungs- bzw. Leiterplatte umschließt, wobei das Gehäuse auf der Innenseite davon elektronische Teile besitzt, die eine Schaltung bilden, und wobei die Außenseite auf Erd- Potential gehalten wird, um eine elektromagnetische Abschirmung zu bilden. Bei einer solchen Hybrid-IC- Vorrichtung jedoch wird das Abschirmgehäuse, welches aus der flexiblen gebogenen Verdrahtungs- bzw. Leiterplatte geformt ist, um die elektronischen Teile zu umschließen, in einen Schlitz in der gedruckten Leiterplatte eingeführt und wird durch Löten an der Hinterseite der gedruckten Leiterplatte befestigt. Die elektronischen Teile können nämlich nicht an der Oberfläche montiert werden. Da auch das Abschirmgehäuse aus einer gebogenen flexiblen Verdrahtungs- bzw. Leiterplatte gebildet ist, kann das Abschirmgehäuse nicht bezüglich der Formstabilität und des Schwingungswiderstandes verbessert werden, außer ein Harz wird in das Gehäuse nach dem Biegen eingelassen.
- Auch offenbart die nicht-geprüfte japanische Gebrauchsmusterveröffentlichung 63-149599 ein Abschirmgehäuse, welches aus einem nicht-leitenden Material hergestellt ist, wobei an jeder Seite davon eine Metallage ausgebildet ist, wobei die Innenseite an ihrer Metallage ein Schaltungsmuster besitzt, auf dem elektronische Teile zu montieren sind. Bei diesem Abschirmgehäuse sieht die äußere Metallage eine Abschirmoberfläche und auch eine Erdungsoberfläche vor. Ein solches Abschirmgehäuse ist auf der Oberfläche einer gedruckten Verdrahtungs- bzw. Leiterplatte montiert. Wenn das Schaltungsmuster, welches auf der Metallage auf der Innenseite des Abschirmgehäuses ausgebildet ist, und die elektronischen Teile auf der gedruckten Leiterplatte außerhalb des Abschirmgehäuses verbunden werden, wie beispielsweise miteinander verlötet, dann ist je höher die Packungsdichte innerhalb des Gehäuses ist, desto kürzer der Abstand zwischen den Verbindungsanschlüssen, die die Innen- und Außenseiten des Gehäuses verbinden (die Anschlüsse sind in einer feineren Unterteilung anzuordnen). Somit wird das geschmolzene Lot die benachbarten Verbindungsanschlüsse überbrücken, was möglicherweise einen Kurzschluß bewirkt.
- Weiter offenbart das US-Patent 4 147 889 einen verbesserten Chipträger. Eine Anzahl von Ausführungsbeispielen ist in '889 gezeigt. Die Fig. 1, 2 und 6 zeigen offensichtlich ein erstes Ausführungsbeispiel, während die Fig. 3, 4 und 5 ein zweites Ausführungsbeispiel zeigen. Ein drittes Ausführungsbeispiel oder eine Modifikation ist in Fig. 7 gezeigt Die folgende Besprechung wird insbesondere auf das in den Fig. 1, 2 und 6 gezeigte Ausführungsbeispiel gerichtet sein. In diesen Figuren weist der Chipträger eine Basis auf, die vorzugsweise kupferplattiert bzw. mit Kupfer beschichtet oder gebunden ist, und zwar auf gegenüberliegenden Seiten oder Oberflächen. Auch ist eine erste Oberfläche gezeigt, auf der eine mittige rechteckige Lage aus Kupfer aufgebracht ist, die mit 6 bezeichnet ist, und die eine innere Wärmesenke aufweist. Eine Vielzahl von mit 8 bezeichneten Kupferspuren bzw.- bahnen stehen nach außen von den vier Seiten der Wärmesenke vor und sind davon isoliert. Jede der Bahnen endet in einer integralen rechteckigen Kupferfläche bzw. einem Kupferkissen.
- Weiter ist eine invertierte bzw. umgedrehte Oberfläche der Basis mit einem Kupferhinterteil bzw. einer Kupferabdeckung versehen. Alle der plattierten Teile des Chipträgers können gleichzeitig in einem einzigen Plattierungsvorgang aufgebracht werden. Folgend auf die Plattierung wird das anfänglich flache Basisglied in einen schalenförmigen Behälter umgeformt, wie in den Fig. 1 und 2 gezeigt, was einen ausgenommenen Boden vorsieht, auf dem eine Wärmesenke angeordnet ist. Während der Verformung werden vier scharfe Eckenkanten vorgesehen. Auch wird die Schalenkonfiguration mit einem umlaufenden Rand versehen, der durch vier rechteckige Flanschabschnitte vorgesehen wird. Die Flanschabschnitte verbinden die Schalenkonfiguration entlang entsprechender Falt- oder Biegelinien, die ein entsprechendes Biegen der Kupferrückseite bzw. -beschichtung und der Bahnen erfordern. Die Kupferrückseite muß von den Eckenkanten entfernt werden, wie es durch die weggebogenen bzw. ausgeklinkten Teile gezeigt ist. Anderenfalls würde das Kupfer dazu tendieren, sich von der Basis abzulösen.
- Die vorliegende Erfindung hat das Ziel, die oben erwähnten Nachteile des Standes der Technik durch Vorsehen einer Halbleitervorrichtung mit einer damit ausgebildeten elektromagnetischen Abschirmung zu überwinden.
- Die vorliegende Erfindung hat das weitere Ziel, eine Halbleitervorrichtung vorzusehen, die eine leiter- bzw. leitungslose Packung aufweist, und zwar mit einer elektromagnetischen Abschirmung, die integral damit ausgebildet ist, und die zur Aufnahme von einem einzigen oder einer Vielzahl von Halbleiterchips oder Dünnfilm-Elementen bestimmt ist, die blank oder in minimalem Ausmaß passiviert sind.
- Die vorliegende Erfindung besitzt weiter das Ziel, eine Halbleitervorrichtung vorzusehen, die eine leitungslose Packung aufweist, die in großem Maße zur Massenproduktion geeignet ist, die eine elektromagnetische Abschirmung integral damit ausgebildet hat, und die zur Aufnahme einer leitungslosen Packung für Halbleiterchips oder Dünnfilm Elementen bestimmt ist.
- Die vorliegende Erfindung besitzt weiter das Ziel, eine Halbleitervorrichtung vorzusehen, die eine elektromagnetische Abschirmung integral damit ausgebildet hat, bei der während der Oberflächenmontage auf einer gedruckten Leiterplatte bzw. Schaltungsplatte ein Kurzschluß auf Grund des Flusses von geschmolzenem Lot zu benachbarten Verbindunganschlüssen verhindert werden kann, und wobei die Oberflächenmontage durch eine automatische Montagemaschine vorgenommen werden kann.
- Gemäß der vorliegenden Erfindung ist eine Halbleitervorrichtung mit einer leitungslosen Packung nach Anspruch 1 vorgesehen. Bevorzugte Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen offenbart.
- Die obigen und andere Ziele der vorliegenden Erfindung werden dem Fachmann beim Lesen der folgenden detaillierten Beschreibung der Offenbarung offensichtlich werden, die in den Begleitzeichnungen zu finden ist, und deren Neuheit in den beigefügten Ansprüchen ausgedrückt wird.
- Fig. 1 ist eine schematische perspektivische Ansicht eines Ausführungsbeispiels der Halbleitervorrichtung mit einer elektromagnetischen Abschirmung gemäß der vorliegenden Erfindung, die derart wie sie im Maßstab vergrößert ist, ein Umschließungsglied zeigt, welches eine leitungslose Packung für einen einzelnen Halbleiterchip bildet, der blank oder in minimalen Ausmaß passiviert ist;
- Fig.2 ist ein schematisches Diagramm, welches den vorbearbeiteten Zustand des Umschließungsgliedes in Fig. 1 zeigt;
- Fig.3 ist eine im Maßstab vergrößerte Schnittansicht einer Mehrlagen-Leiterplatte mit einer Metallbasis, die das Umschließungsglied bildet;
- Fig. 4 ist eine im Maßstab vergrößerte Schnittansicht, die entlang der Linie IV-IV in Fig. 1 aufgenommen ist;
- Fig.5(a) und 5(b) sind im Maßstab vergrößerte schematische Diagramme der Teile A und B in Fig. 4;
- Fig. 6 ist ein schematisches im Maßstab vergrößertes Diagramm, welches den konvexen Teil zeigt, der entlang der Umfangskante des Umschließungsgliedes ausgebildelt ist;
- Fig. 7 ist eine schematische Schnittansicht, die den Halbleiterchip zeigt, der in einer Harzform im Umschließungsglied eingeformnt ist;
- Fig. 8 ist ein schematisches Diagramm, welches die Oberflächenmontage des leitungslosen Packungskörpers auf einer gedruckten Leiterplatte zeigt.
- Ein Ausführungsbeispiel der Halbleitervorrichtung mit einer elektromagnetischen Abschirmung gemäß der vorliegenden Erfindung wird unten mit Bezug auf die Fig. 1 bis 8 beschrieben werden. Dieses Ausführungsbeispiel weist eine leitungslose Packung zur Aufnahme eines blanken Halbleiterchips auf. In Fig. 1 zeigt das Bezugszeichen 1 einen leitungslosen Packungskörper oder ein Umschliessungsglied, welches einen blanken Halbleiterchip aufnimmt, der später besprochen werden wird. Um das Umschließungsglied 1 zu erhalten, wird eine gedruckte Leiterplatte bzw. Verdrahtungsplatte 1a durch Ausstanzen eines flachen Metallblechbasissubstrates entlang der gestrichelten Linie hergestellt, und zwar auf einer Seite, auf der schon durch Atzen Verdrahtungsleiter 2 und ein Erdungsleiter 3 ausgebildet sind, die später weiter besprochen werden, und dann wird das Bord- bzw. die Platte 1a zu einer seichten Schale geformt, und zwar durch Ziehen bzw. Tiefziehen, was eine Preß- bzw. Umformtechnik ist. Die Metallbasis- Verdrahtungs- bzw. Leiterplatte 1a besitzt in diesem Ausführungsbeispiel eine dreilagige Struktur, die aus einem Aluminiumfilm 1b, einem Polyamidharz 1c und einer Kupferfolie 1d besteht, wie in Fig. 3 gezeigt. Das Polyamidharz 1c ist nämlich zwischen dem Aluminiumfilm 1b und der Kupferfohe 1d angebracht. Die Verdrahtungsleiter 2 und der Erdungsleiter 3 sind auf der Kupferfohe 1d der Metallbasis-Verdrahtungs- bzw. Leiterplatte 1a ausgebildet, wie in Fig. 2 gezeigt. Daher ist die Innenseite des Umschließungsgliedes 1 durch die Verdrahtungsleiter 2, den Erdungsleiter 3 und das Polyamidharz 1c gebildet, auf dem die Leiter 2 und 3 ausgebildet sind, während der gesamte Aluminiumfilm 1b als Außenfläche des Umschließungsgliedes 1 eine elektromagnetische Abschirmoberfläche bildet.
- In diesem Ausführungsbeispiel ist der Aluminiumfilm 1b als die Außenfläche 0,2 mm dick, das Polyamidharz 1c ist als Zwischenlage 40 µm dick und die Kupferfolie 1d ist als die Innenfläche 35 µm dick. Jedoch sollte die Dicke dieser Lagen vorzugsweise derart ausgewählt sein, daß während der Umformung durch Ziehen des Umschließungsgliedes 1 in die oben erwähnte Form einer seichten Schale das Polyamidharz 1c und die Kupferfolie 1d nicht vom Aluminiumfilm 1b abgeschält werden, die Isolierlagendicke im Bereich von 20 bis 60 µm liegen sollte, die Kupferfoliendicke im Bereich von 18 bis 20 µm liegen sollte, und die Metallbasisdicke im Bereich von 0,1 bis 3,0 µm liegen sollte.
- In diesem Ausführungsbeispiel wird der Aluminiumfilm als Basismaterial im Hinblick auf seine Verarbeitbarkeit durch Ziehen verwendet, jedoch könnte für einen besseren Abschirmeffekt ein Metall der Fe- oder Cu-Familie vorzugsweise als das Basismaterial verwendet werden. Da es keine Rostschutzbehandlung benötigt, sollte vorzugsweise Nickelsilber verwendet werden. Weiter kann die Isolierlage aus einem Harz in einer Epoxid-Familie anstelle der Polyamid-Familie hergestellt werden.
- Die Innenfläche des schalenartigen Umschließungsglieds 1 besitzt einen im wesentlichen flachen Boden 12, auf dem ein Erdungsleiter 3 ausgebildet ist, eine erste Wand 14, die von der Umfangskante des Bodens 12 aufsteigt, eine Stufe 16, die angrenzend an die erste Wand 14 und im wesentlichen parallel zum Boden 12 liegt, eine zweite Wand 18, die von der Umfangskante des Bodens 14 aufsteigt, und eine Umfangskante 20, die fortlaufend zur zweiten Wand 18 und im wesentlichen parallel zum Boden 14 liegt. Ein Teil eines Hohlraums 13, der durch den Boden 12, die erste Wand 14, die Stufe 16 und die zweite Wand 18 definiert wird, das heißt, ein Hohlraum, der vom Boden 12 und der zweiten Wand 14 definiert wird, besitzt ein wesentliches Volumen zur Aufnahme des blanken Halbleiterchips 6. Das Niveau der Stufe 16 fällt nahezu mit dem Oberteil des blanken Halbleiterchips 6 zusammen, wenn er im Umschließungsglied 1 aufgenommen wird, wenn er mit dem Erdungsleiter 3 verbunden wird. Mehrfache Verdrahtungsverbinder 2a, die den Anschlußelektroden des blanken Halbleiterchips 6 entsprechen, sind parallel zueinander auf der Stufe 16, der zweiten Wand 18 und der Umfangskante 20 vorgesehen. Ein Ende jedes dieser Verdrahtungsleiter 2a ist auf der Stufe 16 angeordnet, während das andere Ende auf der Umfangskante 20 angeordnet ist. Das andere Ende des Verdrahtungsleiters 2a der Stufe 16 ist elektrisch mit der Anschlußelektrode des blanken Halbleiterchips 6 verbunden, und zwar mittels eines dünnen Drahtes 6 aus Au oder Al durch das Drahtverbindungsverfahren, während das andere Ende der Umfangskante 20 elektrisch durch Löten an einem (nicht gezeigten) gedruckten Draht bzw. eine gedruckte Leiterbahn auf der Schaltungsplatte bzw Leiterplatte 9 zu verbinden ist, was später weiter besprochen werden wird, der blanke Halbleiterchip 6 wird nämlich mit der Stirnseite nach unten auf der Oberfläche montiert (surface-mounted). Der blanke Halbleiterchip 6 und der feine Draht 7, die somit elektrisch verbunden sind, sind in einem Gußharz 8 durch das Tropfbeschichtungsverfahren versenkt, wie in Fig. 7 gezeigt. In diesem Ausführungsbeispiel wird die Stufe 16 auf der Innenfläche des Umschließungsgliedes 1 derart ausgebildet, daß die Einschlußelektrode des blanken Halbleiterchips 6 wirkungsvoll elektrisch mit dem Verdrahtungsleiter 2a durch Drahtbinden bzw. eine Drahtverbindung verbunden ist, jedoch hängt die Stufe 16 unnötigerweise von der Art des verwendeten Halbleiterchips ab.
- Auch laufen die vier Verdrahtungsleiter 2b, die sich vom Erdungsleiter 3 erstrecken, der am Boden 14 ausgebildet ist, über die Stufe 16, die zweite Wand 18 und die Umfangskante 20 und sind elektrisch mit dem Aluminiumfilm 1b verbunden. Diese Erdungs-Verdrahtungsleiter 2b sind so auf der Metallbasis-Verdrahtungs- bzw. Leiterplatte 1a ausgebildet, daß sie eine Länge über der Schnittlinie besitzen, die mit einer gestrichelten Linie angezeigt ist, wie sie in Fig. 2 gezeigt ist. Wenn die Metallbasis-Verdratungsplatte 1a durch Stanzen entlang der Schnittlinie ausgeschnitten wird, werden die Erdungsverdrahtungsleiter 2b gepreßt und bleiben nicht abgeschnitten, jedoch mit der Außenfläche des Umschließungsgliedes verbunden, das heißt, mit dem Aluminiumfilm 1b. Dies wird in vergrößertem Maßstab in Fig. 5(b) gezeigt. Wegen eines solchen Stanzens wird die Verdrahtung zur Erdung des Aluminiumfilms 1b als elektromagnetische Abschirmung unnötig. Eine Vielzahl von Leitern 2a zur Verbindung mit den Anschlußelektroden des blanken Halbleiterchips 6 sind in gewisser Weise kurz von der Schnittlinie ausgebildet, so daß sie nicht abgeschnitten bleiben bzw. nicht abgeschnitten werden, wenn die Metallbasis- Verdrahtungsplatte 1a geschnitten wird. Dies ist in vergrößertem Maßstab in Fig. 5(a) gezeigt. Wie gezeigt, ist das Polyamid-Harz 1c an der mit 4 bezeichneten Position freigelegt, um eine gegenseitige Isolierung des Verdrahtungsleiters 2a und des Aluminiumfilms 1b vorzusehen, der die Außenfläche des Umschließungsgliedes 1 bildet.
- In den Figuren sind nur 22 Verdrahtungsleiter 2a, die parallel zueinander angeordnet sind, und 4 Erdungsleiter 2b zur Vereinfachung der Veranschaulichung gezeigt. Tatsächlich sind jedoch beispielsweise 60 (= 15 x 4) Leiter entsprechend der Anzahl der Anschlußelektroden des blanken Halbleiterchips 6 angeordnet. In diesem Fall sind 52 (= 13 x 4) Verdrahtungsleiter 2a angeordnet und 8 (= 2 x 4) Erdungsleiter 2b sind angeordnet. Die Breite und Teilung der Leiter an einem Ende der Stufe 16 ist geringer als jene am anderen Ende auf der Umfangskante 20. An dem einen Ende auf der Stufe 16 sind die Leiterbreite und -teilung beispielsweise 0,2 mm bzw. 0,4 mm und jene am anderen Ende auf der Umfangsskante 20 sind 0,3 mm bzw. 0,7 mm.
- Eine Halbleitervorrichtung mit einer großen Anzahl von Verdrahtungsleitern 2a und Erdungsleitern 2b, die auf der Umfangskante 20 des Umschließungsgliedes 1 ausgebildet sind, ist auf gedruckten Drähten bzw. Leiterbahnen angeordnet, wobei die Öffnung 13 davon nach unten ausgerichtet ist, um elektrisch die Leiter mit den gedruckten Drähten der Leiterplatte 9 durch den Rückfluß-Lötprozeß zu verbinden. Mittel zum Sicherstellen eines breiten physischen Kontaktes und einer elektrischen Verbindung zwischen den anderen Enden der Verdrahtungsleiter 2a und der gedruckten Drähte bzw. Leiterbahnen sind vorgesehen. Diese Mittel werden im folgenden beschrieben. Die Umfangskante 20 des Umschließungsgliedes 1 besitzt einen Vorsprung 5, der sich in einer Richtung senkrecht zu den Verdrahtungsleitern 2 erstreckt, und zwar wie in den Fig. 4 und 5 gezeigt. Auf Grund dieser Vorsprünge 5 sind die Verdrahtungsleiter 2 im wesentlichen in Linienkontakt mit den (nicht gezeigten) gedruckten Drähten bzw. Leiterbahnen auf der Leiterplatte 9, um eine zufriedenstellende elektrische Verbindung zwischen ihnen vorzusehen, wenn das Umschließungsglied 1 auf der Leiterplatte 9 mit seiner Stirnseite nach unten an der Oberfläche montiert ist (surface-mounted), wie in Fig. 8 gezeigt. Auf den gedruckten Drähten der Leiterplatte 9 ist schon Pastenlot aufgebracht, und zwar auf den Positionen aufgedruckt, die den Verdrahtungsleitern 2 entsprechen. Das gesamte Umschließungsglied 1, welches auf der Leiterplatte 9 angeordnet ist, wird für eine vorbestimmte Zeit durch eine Heizzone bewegt, so daß das Pastenlot geschmolzen wird, zur Oberfläche der Vorsprünge 5 auf den entsprechenden Verdrahtungsleitern hin fließt und sich dort absetzt. Insbesondere ist der praktische Vorteil des Vorsprungs 5, der entlang der Umfangskante des Umschließungsgliedes 1 vorgesehen ist, daß er sicher den physischen Kontakt zwischen den Verdrahtungsleitern 2 und den gedruckten Drähten bzw. Leiterbahnen auf der Leiterplatte 9 aufrechterhält, auch wenn das Umschließungsglied 1 in die Heizzone bewegt wird, und es für übermäßiges geschmolzenes Lot leichter macht, in einer Richtung senkrecht zur Ausdehnungsrichtung des Vorsprunges 5 zu entweichen, als in dem Fall, in dem die Kontaktoberfläche zwischen den Verdrahtungsleitern 2 und den gedruckten Drähten auf der Leiterplatte 9 flach ist.
- Wie in Fig. 6 gezeigt, kann der Vorsprung 5 an seinem Ende einen kleineren Vorsprung 5a ausgebildet haben, der jedem Verdrahtungsleiter 2 entspricht. Diese kleinen Vorsprünge 5a sind im wesentlichen halbkugelförmig und besitzen eine geringere Krümmung als jene des Vorsprungs 5, so daß der Verdrahtungsleiter 2 im wesentlichen in Punktkontakt mit dem gedruckten Draht auf der Leiterplatte 9 sein kann. Somit kann der praktische Vorteil des kleinen Vorsprungs 5a auf dem Ende des Vorsprungs 5 in dem Fall erkannt werden, daß eine große Anzahl von Verdrahtungsleitern 2 vorgesehen ist, und somit der Abstand zwischen den benachbarten Verdrahtungsleitern kurz ist, nämlich wenn die Verdrahtungsleiter in einer feinen Unterteilung angeordnet sind. Das übermäßige geschmolzene Lot kann leicht in der Ausdehnungsrichtung des Vorsprungs 5 genau so wie in einer Richtung senkrecht zur Ausdehnungsrichtung entweichen, wodurch es möglich ist, zu verhindern, daß sich eine Lotbrücke zwischen den Verdrahtungsleitern bildet.
- In dem oben beschriebenen Ausführungsbeispiel wird ein einziges Umschließungsglied 1 von einer einzigen flachen Metallbasis-Verdrahtungsplatte la gebildet. Jedoch ist es dem Fachmann offensichtlich, daß eine Vielzahl von Umschließungsgliedern aus einer einzigen Metallbasis-Verdrahtungsplatte 1a in der Praxis ausgebildet werden kann. Nämlich wird eine Vielzahl von in Fig. 2 gezeigten Leitermustern als geätzt auf der Kupferfolie 1d einer einzigen Metallbasis-Verdrahtungsplatte 1a vorher ausgebildet, die Metallbasis-Verdrahtungsplatte 1a wird durch Stanzen entlang der gestrichelten Linie ausgeschnitten, um eine Vielzahl von Verdrahtungsplatten zu bilden, diese Verdrahtungsplatten werden in Umschließungsglieder gezogen, wobei jedes die Form einer seichten Schale besitzt, dieses Verfahren stellt nämlich eine Herstellbarkeit in großen Massen von einem solchen Umschließungsglied sicher.
- Auf dem Boden 12 des Umschließungsgliedes 1 sind Erdungsleiter 3 ausgebildet Es ist jedoch natürlich, daß die Erdungsleiter 3 nicht notwendigerweise von der Art des Halbleiterchips 6 abhängen. Und viele Verdrahtungsleiter 2 sind entlang der gesamten Umfangskante des Umschließungsgliedes 1 angeordet. Abhängig von der Art des Halbleiterchips 6 jedoch sind die Verdrahtungsleiter 2 entlang einer bis drei der vier Umfangskanten des Umschließungsgliedes 1 angeordnet, wie es der Fall sein kann. In diesem Fall können die Erdungsleiter 2b in geeigneter Weise auf der anderen Umfangskante oder auf allen anderen Umfangskanten als Erdungsleiter ausgebildet sein, um die Verbindungsfestigkeit und den Abschirmeffekt zu verbessern, wenn das Umschließungsglied auf der Oberfläche montiert ist (surface-mounted).
- Wie im Vorangegangenen beschrieben, wird ein blanker Halbleiterchip in einem Umschließungsglied versenkt, welches selbst eine elektromagnetische Abschirmung besitzt, so daß die Halbleitervorrichtung keine getrennten Abschirmungsmittel wie im Stand der Technik benötigt. Somit wird die Packungsdichte beträchtlich verbessert, die Anzahl der Teile wird verringert und die Herstellkosten können merklich gesenkt werden. Darüber hinaus können viele identische leitungslose Packungen aus einer extrem dünnen Metallbasis-Verdrahtungsplatte gebildet werden.
- Das heißt, solche leitungslosen Packungen können in großen Massen hergestellt werden. Da die leitungslose Pakkung derart konstruiert ist, daß sie auf der Oberfläche montiert wird (surface-mounted), und zwar mit ihrer Stirnseite nach unten, nimmt ihr flacher Boden in geeigneter Weise ein Teil oder Teile auf, so daß leitungslose Packungen automatisch von einer zur anderen Station transportiert werden können und auf einer Leiterplatte mechanisch montiert werden können.
- Im Vorangegangenen ist eine Halbleitervorrichtung mit einer leitungslosen Packung für einen blanken Halbleiterchip beschrieben worden, jedoch sei bemerkt, daß die Halbleitervorrichtung gemäß der vorliegenden Erfindung eine leitungslose bzw. leiterlose Packung für grundlegende bzw. Basis-Halbleiterchips aufweist, wie beispielsweise einen IC, LSI, usw., genau so wie für Dünnfilm-Elemente, einschließlich Dünnfilm-L-, C- und R-Elemente oder Kombinationen von ihnen.
Claims (6)
1. Eine Halbleitervorrichtung mit einer leitungslosen
Packung die derart gebildet ist, daß darin
mindestens ein elektronischer Halbleiterteil (6)
untergebracht ist, der höchstens nur minimal passiviert ist
und auf einer Schaltungsplatte (9) durch
Oberflächenmontage anzubringen ist,
wobei die leiter- oder leitungslose Packung ein
Umschließungsglied (1) aufweist und zwar gebildet aus
einem flächenelementartigen Laminat (1a) mit einer
Isolierschicht (1c) und ersten und zweiten leitenden
Schichten (1d, 1b) auf entsprechenden entgegenge
setzt liegenden Seiten der Isolierschicht (1c),
wobei dieses in eine einteilige Tablett- bzw.
Schalenform deformiert ist, und zwar mit einem
umfangsmäßig begrenzten Hohlraum mit einem im wesentlichen
flachen Boden (12), und zwar definiert durch die
erste leitende Schicht (ld), wobei der Hohlraum eine
im wesentlichen flache Kante (20) entlang einer
Öffnung der Schalenform aufweist und darin den
erwähnten mindestens einen elektronischen Halbleiterteil
(6) unterbringt, und wobei die zweite leitende
Schicht (1b) derart konstruiert ist, daß sie eine
elektromagnetische Abschirmoberfläche bildet die auf
Erdpotential gehalten wird;
wobei die erste leitende Schicht (1d) eine Vielzahl
von Verdrahtungsleitern (2) darauf ausgeformt auf
weist, wobei deren erste Enden mit entsprechenden
Anschlußelektroden des Halbleiterteils (6) verbunden
sind, während zweite Enden davon sich zu einer
Umfangskante des Hohlraums erstrecken, um so mit
Anschlußelektroden entsprechend den Elektronikteilen
auf der Schaltungsplatte (9) verbunden zu sein;
wobei der Halbleiterteil in dem Hohlraum durch Harz
(8) eingeformt ist; und
wobei zwischen dem Boden (12) und der Umfangskante
(20) des Hohlraums eine im wesentlichen flache Stufe
(16) ausgebildet ist, und zwar entsprechend der
Position der Anschlußelektroden des Halbleiterteils
(6), wobei die ersten Enden der Verdrahtungsleiter
(2) auf der Stufe (16) angeordnet sind.
2. Halbleitervorrichtung nach Anspruch 1, wobei die
Umfangskante (20) darauf ausgeformt einen Vorsprung
(5) aufweist, der eine sichere elektrische
Verbindung, beispielsweise eine Lötverbindung
sicherstellt, und zwar zwischen den zweiten Enden der
Verdrahtungsleiter und den Anschlußelektroden
entsprechend den elektronischen Teilen auf der
Schaltungsplatte (9).
3. Halbleitervorrichtung nach Anspruch 2, wobei der
Vorsprung (5) in einer Richtung entlang der
Umfangskante (20) verlängert ist, was gestattet, daß die
elektrische Verbindung im wesentlichen eine
Linienverbindung ist.
4. Halbleitervorrichtung nach Anspruch 2, wobei der
Vorsprung (5) mit einer Vielzahl von Vorsprüngen
(5a) versehen ist, von denen jeder im wesentlichen
halbkugelförmig geformt ist, was gestattetf daß die
elektrische Verbindung im wesentlichen eine
Punktverbindung ist.
5. Halbleitervorrichtung nach Anspruch 1, wobei das
flächenelementartige Laminat (1a) aus dem das
Umschließungsglied (1) gebildet ist, ein
Kompositlaminat ist, in dem die Isolierschicht (1c) eine Dicke
im Bereich von 20 bis 60 µm besitzt, und bei dem die
leitenden Schichten (1d, 1b) auf entgegengesetzt
liegenden Seiten der Isolierschicht (1c) jeweils
eine Kupferfolie mit einer Dicke im Bereich von 18 bis
70 µm und eine Metallbasis mit einer Dicke im
Bereich von 0,1 bis 3,0 mm aufweist; und wobei das
Laminat in die erwähnte einteilige Schalen- bzw.
Tablettform durch Ziehen verformt ist.
6. Halbleitervorrichtung nach Anspruch 5, wobei die
Metallbasis aus Aluminium hergestellt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8586491A JP2952286B2 (ja) | 1991-03-27 | 1991-03-27 | ベアチップリードレスパッケージ |
JP8586591A JP2598344B2 (ja) | 1991-03-27 | 1991-03-27 | 両面実装基板用リードレスパッケージケース |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69216452D1 DE69216452D1 (de) | 1997-02-20 |
DE69216452T2 true DE69216452T2 (de) | 1997-07-31 |
Family
ID=26426866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69216452T Expired - Fee Related DE69216452T2 (de) | 1991-03-27 | 1992-03-27 | Halbleiteranordnung mit elektromagnetischer Abschirmung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5352925A (de) |
EP (1) | EP0506090B1 (de) |
DE (1) | DE69216452T2 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5639990A (en) * | 1992-06-05 | 1997-06-17 | Mitsui Toatsu Chemicals, Inc. | Solid printed substrate and electronic circuit package using the same |
US5869889A (en) * | 1997-04-21 | 1999-02-09 | Lsi Logic Corporation | Thin power tape ball grid array package |
US6691296B1 (en) * | 1998-02-02 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Circuit board design aiding |
US6288344B1 (en) * | 1999-08-20 | 2001-09-11 | Cardiac Pacemakers, Inc. | Integrated EMI shield utilizing a hybrid edge |
JP4218193B2 (ja) * | 2000-08-24 | 2009-02-04 | 三菱電機株式会社 | パワーモジュール |
US6717241B1 (en) * | 2000-08-31 | 2004-04-06 | Micron Technology, Inc. | Magnetic shielding for integrated circuits |
DE10102119C1 (de) * | 2001-01-18 | 2002-04-04 | Vishay Semiconductor Gmbh | Optoelektronisches Bauelement mit Leiterstreifenaufbau und Verfahren zu seiner Herstellung |
DE10146854B4 (de) * | 2001-09-24 | 2009-05-20 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip |
WO2003061894A1 (en) * | 2002-01-24 | 2003-07-31 | Interplex Nas, Inc. | Solder-bearing components including a solder-bearing electromagnetic shield and method of retaining a solder mass therein |
US6796485B2 (en) * | 2002-01-24 | 2004-09-28 | Nas Interplex Inc. | Solder-bearing electromagnetic shield |
US6834791B2 (en) * | 2002-01-24 | 2004-12-28 | Nas Interplex Inc. | Solder-bearing components and method of retaining a solder mass therein |
US20070119620A1 (en) * | 2005-11-29 | 2007-05-31 | Rodriguez Jose F | Flexible circuit shields |
TWI409924B (zh) * | 2007-09-12 | 2013-09-21 | Advanced Semiconductor Eng | 半導體封裝體及其製造方法 |
CN102378565A (zh) * | 2010-08-19 | 2012-03-14 | 环旭电子股份有限公司 | 盖体及使用该盖体的电子装置 |
JP2012069764A (ja) | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
KR101330770B1 (ko) * | 2011-11-16 | 2013-11-18 | 엘지이노텍 주식회사 | 백라이트 유닛용 절곡 인쇄회로기판 |
US9250651B2 (en) | 2013-04-24 | 2016-02-02 | Google Technology Holdings LLC | Electronic device with folded display |
TWI690043B (zh) * | 2016-02-17 | 2020-04-01 | 瑞昱半導體股份有限公司 | 積體電路裝置 |
CN106252339B (zh) * | 2016-08-11 | 2019-01-25 | 国网辽宁省电力有限公司电力科学研究院 | 一种高密度射频多芯片封装结构 |
JP6815880B2 (ja) * | 2017-01-25 | 2021-01-20 | 株式会社ディスコ | 半導体パッケージの製造方法 |
KR20210128782A (ko) * | 2020-04-17 | 2021-10-27 | 삼성전자주식회사 | 쉴드 캔을 포함하는 전자 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4147889A (en) * | 1978-02-28 | 1979-04-03 | Amp Incorporated | Chip carrier |
US4551746A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation |
JPS6445134A (en) * | 1987-08-14 | 1989-02-17 | Hitachi Ltd | Semiconductor device |
JPH03120746A (ja) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 |
-
1992
- 1992-03-26 US US07/857,420 patent/US5352925A/en not_active Expired - Fee Related
- 1992-03-27 DE DE69216452T patent/DE69216452T2/de not_active Expired - Fee Related
- 1992-03-27 EP EP92105319A patent/EP0506090B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69216452D1 (de) | 1997-02-20 |
EP0506090A2 (de) | 1992-09-30 |
EP0506090A3 (en) | 1993-05-26 |
EP0506090B1 (de) | 1997-01-08 |
US5352925A (en) | 1994-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69216452T2 (de) | Halbleiteranordnung mit elektromagnetischer Abschirmung | |
DE60131677T2 (de) | I-kanal-oberflächenmontage-verbinder | |
DE3786861T2 (de) | Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln. | |
DE19650148B4 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
AT398254B (de) | Chipträger sowie anordnung von solchen chipträgern | |
DE68928320T2 (de) | Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen | |
DE69910955T2 (de) | Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat | |
DE60123762T2 (de) | Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung | |
DE69413602T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
DE69005382T2 (de) | Wärmeabfuhrvorrichtung für Komponenten vom Typ SMD zur Montage auf Schaltplatten. | |
DE3724703A1 (de) | Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen | |
DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
DE68905475T2 (de) | Halbleiter-speichermodul hoeher dichte. | |
DE4027072C2 (de) | Halbleiteranordnung | |
EP0902973B1 (de) | Trägerelement für einen halbleiterchip | |
EP1120831A2 (de) | Elektrisches Bauteil mit einer Abschirmeinrichtung | |
DE19801312A1 (de) | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE3809237A1 (de) | Entkopplungskondensator fuer schaltungspackungen mit oberflaechenmontierten kontaktstiftlosen chiptraegern, oberflaechenmontierten chiptraegern mit kontaktstiften und fuer schaltungspackungen mit kontaktstiftraster | |
DE69000153T2 (de) | Tragbare, mit bausteinen verbindbare elektronik. | |
EP1060513B1 (de) | Halbleiterbauelement mit mehreren halbleiterchips | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE19743537A1 (de) | Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung | |
DE69524724T2 (de) | Elektronische schaltungspackung | |
DE4130899C2 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KOKUSAI ELECTRIC CO., LTD., TOKIO/TOKYO, JP KOKUSA |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: HITACHI KOKUSAI ELECTRIC INC., NAKANO-KU, TOKIO/TO |
|
8339 | Ceased/non-payment of the annual fee |