DE60032067T2 - Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung - Google Patents

Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE60032067T2
DE60032067T2 DE60032067T DE60032067T DE60032067T2 DE 60032067 T2 DE60032067 T2 DE 60032067T2 DE 60032067 T DE60032067 T DE 60032067T DE 60032067 T DE60032067 T DE 60032067T DE 60032067 T2 DE60032067 T2 DE 60032067T2
Authority
DE
Germany
Prior art keywords
double
circuit board
sided
hole
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60032067T
Other languages
English (en)
Other versions
DE60032067D1 (de
Inventor
Kei Ibaraki-shi Nakamura
Masakazu Ibaraki-shi Sugimoto
Yasushi Ibaraki-shi Inoue
Takuji Ibaraki-shi Okeyui
Megumu Ibaraki-shi Nagasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of DE60032067D1 publication Critical patent/DE60032067D1/de
Application granted granted Critical
Publication of DE60032067T2 publication Critical patent/DE60032067T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/266Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension of base or substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31681Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Sachgebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine mehrschichtige Verdrahtungsplatte, und insbesondere auf ein Verfahren zum Herstellen derselben.
  • 2. Beschreibung des in Bezug stehenden Stands der Technik
  • Da sich die elektronischen Geräte in den vergangenen Jahren in der Größe verkleinert haben und in der Funktionsweise verbessert haben, ist es erforderlich, dass Halbleitervorrichtungen, die in elektronischen Geräten eingebaut sind und die mehrschichtige Verdrahtungsplatten zum Montieren davon haben, im Aufbau mit einer höheren Funktionsweise und Zuverlässigkeit, kleiner und dünner werden. Aufgrund dieser Erfordernisse ist das Montageverfahren von einem Package mit Stiften zum Einsetzen zu einem Montieren von Packages auf der Oberfläche überführt worden, und in neuerer Zeit ist ein Montageverfahren, bezeichnet als ein Bare-Chip-Mounting, untersucht worden, bei dem die Halbleitervorrichtungen direkt auf der gedruckten Verdrahtungsplatte gepackt werden. Mit dem Auftreten der Mehrfach-Stift-Halbleitervorrichtungen ist ein zunehmender Bedarf vorhanden, ein Mehrschicht-Substrat zum Montieren der Halbleitervorrichtungen zu haben. Für dieses Mehrschicht-Substrat ist ein Aufbauverfahren vorgeschlagen worden, bei dem eine isolierenden Schicht, die aus einem foto- bzw. lichtempfindlichen Harz, und eine Schicht, die durch Platieren oder Niederschlag gebildet ist, alternierend auf einer Seite oder beiden Seiten des Substrats gelegt werden. Allerdings bringt eine mehrschichtige Verdrahtungsplatte bei dem Aufbauverfahren einen komplexen Herstellungsvorgang, mit zahlreichen Schritten, mit sich, was zu einem Problem dahingehend führt, einen niedrigen Ertrag zu haben und mehr Zeit für die Lieferung zu benötigen. Auch ist ein Mehrschichtverfahren vorgeschlagen worden (JP-A-8-288649), bei dem ein Glasepoxid-Laminat mit einseitigem Kupfer einen Vorsprung aus einer elektrisch leitenden Paste, gebildet auf einer Fläche (Kupfer-Fläche) durch eine Abgabeeinrichtung, besitzt, und eine Klebeschicht und eine Kupferfolie werden eine über der anderen gelegt und gepresst, wobei dieser Vorgang wiederholt wird, um die Mehrfachschicht herzustellen. Allerdings ist dieses Verfahren in Bezug auf die Zuverlässigkeit einer Verbindung und des Verbindungs-Widerstands, der Schwierigkeit, die feine Schaltung aufzubringen, und in Bezug auf die Mehrfachschicht, die erforderlich ist, um das Pressen mit einer Anzahl von Schichten zu wiederholen, was mehr Zeit für die Herstellung benötigt, fraglich.
  • Andererseits wird, bei dem Bare-Chip-Mounting, ein Silizium-(Silicone)-Chip, der einen thermischen Expansionskoeffizienten von 3 bis 4 ppm/°C besitzt, direkt an einer gedruckten Schaltungsplatte angebondet, die einen thermischen Expansionskoeffizienten von 10 bis 20 ppm/°C besitzt, und zwar direkt über ein Klebemittel. Dementsprechend wird eine Spannung aufgrund einer Differenz in dem thermischen Expansionskoeffizienten dazwischen aufgebracht, was zu einem Problem dahingehend führt, dass die Zuverlässigkeit der Verbindung niedriger ist. Auch verursacht die Spannung ein Problem, dass ein Riss in dem Klebemittel verursacht wird, was die Feuchtigkeitsbeständigkeit herabsetzt. Um eine solche Spannung freizusetzen, kann die Spannung dadurch verteilt werden, dass dem Klebemittel eine geringere Elastizität verliehen wird. Allerdings kann mit jedem dieser Verfahren nicht die Zuverlässigkeit dieser Verbindung vollständig sichergestellt werden. Weiterhin ist es, um eine höhere Zuverlässigkeit einer Verbindung sicherzustellen, unabdingbar, den thermischen Expansionskoeffizienten des Substrats zu verringern.
  • In einer solchen Umgebung haben die vorliegenden Erfinder eine mehrschichtige Verdrahtungsplatte und ein Verfahren zum Herstellen derselben vorgeschlagen, die eine Vielzahl doppelseitiger Leiterplatten mit niedriger, thermischer Expansion aufweist, wobei ein Verdrahtungsleiter auf jeder Seite einer isolierenden Schicht vorgesehen ist, die ein organisches Harz mit hohem Molekulargewicht aufweist, mit einem Metallkern als eine Grundsubstanz, und wobei die verdrahtenden Verbinder auf beiden Seiten der isolierenden Schicht elektrisch über ein Durchgangsloch verbunden sind, wobei diese doppelseiti gen Leiterplatten als ein Teil über eine Klebeschicht laminiert sind (Japanische Patentanmeldung No. 9-260201).
  • Allerdings besitzt, in der Vielzahl der doppelseitigen Leiterplatten für die Mehrschicht-Verdrahtungsplatte, wie sie vorstehend beschrieben ist, das Durchgangsloch für das elektrische Verbinden der Verdrahtungsleiter auf beiden Seiten der isolierenden Schicht ein Problem, dass ein Riss innerhalb des oder an dem Eckenbereich des Durchgangslochs gebildet wird, wie dies in einem beschleunigten Umgebungstest, wie beispielsweise einem Temperatur-Zyklustest, herausgefunden wurde. Deshalb kann die Dicke einer Platierung des Durchgangslochs erhöht werden, um die Zuverlässigkeit zu verbessern. Allerdings kann in diesem Fall die verfeinerte Verdrahtung nicht in einem Vorgang zum Bilden der Schaltung durch Ätzen gebildet werden. Anderseits ist es, um die verfeinerte Verdrahtung zu bilden, erforderlich, die Dicke einer Leiterschicht auf beiden Seiten zu verringern, was zu einer niedrigeren Zuverlässigkeit des Durchgangslochs führt. Und in einem Verfahren, bei dem die Vielzahl der doppelseitigen Leiterplatten über die Klebeschicht einteilig laminiert sind, werden die Verdrahtungsleiter auf den doppelseitigen Leiterplatten benachbart (gestapelt) elektrisch über einen gelöteten, elektrischen Leiter verbunden. Allerdings wird, da der gelötete, elektrische Leiter nicht an dem Durchgangsloch der doppelseitigen Leiterplatten vorgesehen werden kann, der Freiheitsgrad bei der Verdrahtung stark behindert.
  • Aus der EP 0905763 A2 sind ein mehrschichtiges Verdrahtungssubstrat und ein Verfahren zum Herstellen desselben bekannt. Aus der US 4942076 A ist ein keramisches Substrat mit Metall, das über Löcher gefüllt ist, für Hybrid-Mikroschaltungen bekannt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist im Hinblick auf die vorstehend angegebenen Nachteile gemacht worden, und deren Aufgabe ist es, eine mehrschichtige Verdrahtungsplatte zu schaffen, die einen äußerst geringen, thermischen Expansionskoeffizienten, eine hohe Verbindungs-Zuverlässigkeit und einen hohen Freiheitsgrad besitzt, und ein Verfahren zum Herstellen derselben zu schaffen.
  • Die mehrschichtige Verdrahtungsplatte gemäß der Erfindung ist so definiert, wie sie in Anspruch 1 beansprucht ist. Deren entsprechendes Herstellungsverfahren ist so definiert, wie es in Anspruch 4 beansprucht ist.
  • Die vorliegenden Erfinder haben eine Reihe von Untersuchungen vorgenommen, um eine mehrschichtige Verdrahtungsplatte zu erhalten, die einen äußerst kleinen, thermischen Expansionskoeffizienten, eine hohe Verbindungs-Zuverlässigkeit und einen hohen Freiheitsgrad bei der Verdrahtung besitzt. Als eine Folge haben die Erfinder herausgefunden, dass eine mehrschichtige Verdrahtungsplatte, die einen äußerst kleinen, thermischen Expansionskoeffizienten, eine hohe Verbindungs-Zuverlässigkeit und einen großen Freiheitsgrad bei der Verdrahtung besitzt, durch elektrisches Verbinden der Verdrahtungsleiter auf beiden Seiten über ein Durchgangsloch, das ein Metall mit niedrigem Schmelzpunkt mit einem Metallkern als eine Grundsubstanz darin aufgefüllt ist, hergestellt werden kann, und sind zu der vorliegenden Erfindung gelangt. In der mehrschichtigen Verdrahtungsplatte der vorliegenden Erfindung ist es möglich, eine doppelseitige Leiterplatte mit niedriger, thermischer Expansion zu erhalten, indem der Metallkern als eine Grundsubstanz vorgesehen wird. Durch integrales Laminieren der doppelseitigen Leiterplatten mit niedriger, thermischer Expansion ist es möglich, eine mehrschichtige Leiterplatte mit niedriger, thermischer Expansion zu erhalten. Auch kann, in der mehrschichtigen Leiterplatte der vorliegenden Erfindung, ein Durchgangsloch, das mit einem Metall mit niedrigem Schmelzpunkt darin aufgefüllt ist, an Stelle des Durchgangslochs, vorgesehen werden. Hiermit tritt kein Riss innerhalb oder an der Kante des Lochs in einem beschleunigten Umgebungstest, wie beispielsweise einem Temperatur-Zyklustest, auf, was zu einer hohen Verbindungs-Zuverlässigkeit führt. Durch Vorsehen eines gelöteten, elektrischen Leiters an dem Durchgangsloch, das mit einem Metall mit niedrigem Schmelzpunkt darin aufgefüllt ist, können die Verdrahtungsleiter der doppelseitigen Leiterplatten, die geschichtet sind (benachbart dazu nach oben und nach unten), elektrisch verbunden werden, was zu einem größeren Freiheitsgrad führt. Andererseits weist ein Herstellungsverfahren der vorliegenden Erfindung ein zeitweiliges Anbonden einer Klebeschicht auf der doppelseitigen Leiterplatte in Ausrichtung, Bilden einer Lötmittelerhebung auf einem Bohrungsbereich in dieser Klebeschicht, Laminieren der doppelseitigen Leiterplatten in Ausrichtung und Aufbringen von Wärme und Druck auf die laminierten, doppelseitigen Leiter platten, um sie zu integrieren, auf. Deshalb kann eine Vielzahl von doppelseitigen Leiterplatten durch gleichzeitiges Aufbringen von Wärme und Druck integriert werden. Gleichzeitig können, wie groß auch immer die Anzahl der Verdrahtungsleiterschichten ist, die Verdrahtungsleiter elektrisch durch das gleichzeitige Aufbringen von Wärme und Druck verbunden werden. In der vorliegenden Erfindung bedeutet der Ausdruck "Präparieren einer Klebeschicht, gebohrt an einer Position entsprechend zu einem vorbestimmten Bereich jeder der Verdrahtungsleiter auf der doppelseitigen Leiterplatte", dass dieser einen Fall eines Bohrens nach Auflegen der Klebeschicht auf die doppelseitige Leiterplatte umfasst.
  • In der vorliegenden Erfindung kann das Herstellen der doppelseitigen Leiterplatten weiterhin die Schritte eines Präparierens eines Substrats, das eine Leiterschicht auf beiden Seiten einer isolierenden Schicht, die ein organisches Harz mit hohem Molekulargewicht aufweist, mit einem Kern als eine Grundsubstanz, und eine Bohrung an einer vorgegebenen Position des Metallkerns besitzt, Bilden eines Durchgangslochs, das kleiner als die Bohrung an einem Bereich des Substrats entsprechend der Bohrung ist, Auffüllen eines Metalls mit niedrigem Schmelzpunkt in das Durchgangsloch hinein, elektrisches Verbinden der Leiterschichten auf den beiden Seiten des Substrats über das Metall mit niedrigem Schmelzpunkt durch Platieren beider Seiten des Substrats nach einem Auffüllen, und Bilden einer Schaltung auf den Leiterschichten auf beiden Flächen nach einem Platieren, aufweisen. Dadurch können die Leiterschichten auf beiden Seiten elektrisch durch direktes Platieren des Metalls mit niedrigem Schmelzpunkt, das in das Durchgangsloch des Substrats hinein gefüllt ist, verbunden werden, um dadurch die Leiterschicht dünner zu gestalten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsansicht, die eine Ausführungsform einer Mehrschicht-Leiterplatte entsprechend der vorliegenden Erfindung darstellt.
  • 2 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen einer doppelseitigen Leiterplatte darstellt.
  • 3 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen der doppelseitigen Leiterplatte darstellt.
  • 4 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen der doppelseitigen Leiterplatte darstellt.
  • 5 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen der doppelseitigen Leiterplatte darstellt.
  • 6 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen der doppelseitigen Leiterplatte darstellt.
  • 7 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen der doppelseitigen Leiterplatte darstellt.
  • 8 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen einer Varianten der doppelseitigen Leiterplatte darstellt.
  • 9 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen der Varianten darstellt.
  • 10 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen der Varianten darstellt.
  • 11 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen der Varianten darstellt.
  • 12 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen der Varianten darstellt.
  • 13 zeigt eine Querschnittsansicht der Varianten.
  • 14 zeigt eine Querschnittsansicht, die eine Klebeschicht darstellt.
  • 15 zeigt eine Querschnittsansicht, die einen Zustand darstellt, bei dem die Klebeschicht zeitweilig an der doppelseitigen Leiterplatte angebondet ist.
  • 16 zeigt eine Querschnittsansicht, die einen Zustand darstellt, bei dem eine Lötmittelerhebung auf der Klebeschicht gebildet ist.
  • 17 zeigt eine Querschnittsansicht, die einen Zustand darstellt, bei dem die doppelseitigen Leiterplatten laminiert sind.
  • 18 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 1 darstellt.
  • 19 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 2 darstellt.
  • 20 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 2 darstellt.
  • 21 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 2 darstellt.
  • 22 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 2 darstellt.
  • 23 zeigt eine Querschnittsansicht, die ein Verfahren zum Herstellen eines Vergleichsbeispiels 3 darstellt.
  • 24 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 3 darstellt.
  • 25 zeigt eine Querschnittsansicht, die das Verfahren zum Herstellen eines Vergleichsbeispiels 3 darstellt.
  • In der vorliegenden Beschreibung bezeichnet 1 eine doppelseitige Leiterplatte, 2 bezeichnet eine Legierungsfolie, 3 bezeichnet eine isolierende Schicht, 4 bezeichnet eine Schaltung, 5a oder 7 bezeichnet einen gelöteten Leiter und 6 bezeichnet eine Klebeschicht.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird nachfolgend im Detail beschrieben.
  • In einer doppelseitigen Leiterplatte, die aus einer mehrschichtigen Verdrahtungsplatte der vorliegenden Erfindung besteht, ist das organische Material mit hohem Molekulargewicht zur Verwendung als eine isolierende Schicht in geeigneter Weise, aber nicht darauf beschränkt, Polyimidharz, und kann Polyetherimid, Polyethersulfon oder Epoxidharz sein. Das Metall-Material, das die Verdrahtungsleiter auf beiden Seiten der isolierenden Schicht bildet, ist in geeigneter Weise, allerdings nicht darauf beschränkt, Kupfer, und kann Gold oder Silber sein.
  • Mittel zum Öffnen einer Durchgangsbohrung (Durchgangsloch) in der isolierenden Schicht können ein geeignetes Verfahren, in Abhängigkeit von der Größe des Lochs, einschließlich Bohren, Stanzen oder Lasern, sein. Das Metall mit niedrigem Schmelzpunkt zum Auffüllen des Durchgangslochs kann ein gelöteter, elektrischer Leiter, ausgewählt unter Sn, Pb, Ag, Bi, Zn, Sb und Cu, sein. Der gelötete, elektrische Leiter ist zum Beispiel, allerdings nicht darauf beschränkt, eine Lötmittel-Zusammensetzung, wie beispielsweise Sn-Pb, Sn-Ag, Sn-Sb, Sn-Bi, Sn-Ag-Bi, Sn-Zn und Sn-Cu, und kann optimal entsprechend der Wärmebeständigkeit, die für das Substrat erforderlich ist, bestimmt werden.
  • Beim Auffüllen des Metalls mit niedrigem Schmelzpunkt in das Durchgangsloch kann dieses Metall mit niedrigem Schmelzpunkt so aufgefüllt werden, um sich über den gesamten Raum des Durchgangslochs zu erstrecken. Eine Art und Weise, das Metall mit niedrigem Schmelzpunkt einzufüllen, kann, zum Beispiel, Einführen eines Metallpulvers mit niedrigem Schmelzpunkt, oder einer Mischung aus einem Pulver mit niedrigem Schmelzpunkt und eines organischen Mittels, das ähnlich einer Paste ist, so, wie dies erforderlich ist, von einer Seite des doppelseitigen Substrats aus, durch Einquetschen, oder Einführen des Metalls mit niedrigem Schmelzpunkt durch eine Presse von der oberen Fläche aus, nachdem eine überschüssige Menge des Materials des Metalls mit niedrigem Schmelzpunkt auf dem oberen Bereich des Durchgangslochs gedruckt ist, umfassen. Weiterhin kann das Auffüllen durch Aufbringen von Wärme und Druck bei einer Temperatur oberhalb eines Schmelzpunkts sichergestellt werden. Die überschüssige Menge des Metalls mit niedrigem Schmelzpunkt kann so, wie dies erforderlich ist, durch Polieren beider Seiten des doppelseitigen Substrats entfernt werden.
  • Die Bildung einer Schaltung auf dem doppelseitigen Substrat, bei dem das Metall mit niedrigem Schmelzpunkt in das Durchgangsloch eingefüllt ist, kann durch elektrolytisches Platieren und Mustern durchgeführt werden. Die Dicke einer Schaltungsschicht wird auf 36 μm oder geringer, vorzugsweise 18 μm oder geringer, eingestellt. Außerhalb dieses Bereichs ist eine verfeinerte Schaltungsverdrahtung schwierig. Nach einem Mustern wird die Schaltungsschicht mit dem Metall durch Aufbringen von Wärme und Druck bei einer Temperatur oberhalb des Schmelzpunkts des Metalls mit niedrigem Schmelzpunkt verbunden, um die elektrische Verbindung sicherzustellen. Nach Bilden eines Durchgangsfochs in der Klebeschicht zuvor und Auffüllen des Metalls mit niedrigem Schmelzpunkt darin kann das Mustern durch Aufpastieren einer Kupferfolie auf jeder Seite dieser Klebeschicht vorgenommen werden. Oder die Bildung der Schaltung kann, nachdem das Metall mit niedrigem Schmelzpunkt in die Klebeschicht, mit dem Durchgangsloch vorgesehen, gefüllt ist, durch die Kombination eines nicht elektrolytischen Platierens, eines Niederschlagens oder elektrolytischen Platierens vorgenommen werden. Auf diese Art und Weise ist, wenn das Metall mit niedrigem Schmelzpunkt in das Durchgangsloch eingefüllt ist, ein Vorteil dahingehend vorhanden, dass das Metall mit niedrigem Schmelzpunkt direkt platiert werden kann.
  • Die Kern-Materialien für die Verwendung, um das Substrat mit niedriger, thermischer Expansion zu realisieren, können Fe, Ni, Cr, Al, Ti, Cu, Co, eine Legierungsfolie davon, oder ein keramisches Material umfassen. Die vorstehende Metallfolie oder das keramische Material wirken dahingehend, die Expansion der Leiterschicht und der isolierenden Schicht zu unterdrücken. Deshalb ist es erforderlich, dass deren eigener, thermischer Expansionskoeffizient ausreichend klein ist. In dem Fall, bei dem das Kernmaterial eine Ni-Fe-Legierungsfolie ist, beträgt das Inhalts-Verhältnis von Ni (Gew.-%) 31 bis 50 Gew.-%, vorzugsweise 31 bis 45 Gew.-%, da der thermische Expansionskoeffizient mit diesem Verhältnis variiert wird. Oberhalb oder unterhalb dieses Bereichs ist der thermische Expansionskoeffizient groß, und der thermische Expansionskoeffizient äquivalent zu demjenigen des Chips kann nicht erreicht werden. Die Dicke der Metallfolie beträgt 10 bis 300 μm, vorzugsweise 10 bis 200 μm, noch bevorzugter 10 bis 100 μm. Unterhalb dieser Dicke kann die Differenz in der thermischen Expansion zwischen der Leiterplatte und dem Silizium-Chip nicht unterdrückt werden. Um eine Mehrfachschicht aus der doppelseitigen Leiterplatte herzustellen, wird eine Klebeschicht, gebohrt an einer Position entsprechend zu der Stelle, die auf der doppelseitigen Leiterplatte notwendig ist, ausgerichtet und temporär an einer Seite oder beiden Seiten der doppelseitigen Leiterplatte angebondet. Eine Lötmittelpaste wird in einen Bohrungsbereich durch Drucken eingebracht, und wird durch Erwärmen geschmolzen, um eine Lötmittelerhebung zu bilden. Eine Vielzahl doppelseitiger Leiterplatten mit Lötmittelerhebung werden ausgerichtet, eine über die andere gelegt und durch Aufbringen von Wärme und Druck integriert. Hierbei kann der Bohrungsbereich auf die Schaltung oberhalb des Durchgangslochs aufgebracht werden, mit dem die Verdrahtungsleiter auf beiden Seiten der doppelseitigen Leiterplatte elektrisch verbunden werden.
  • Die Klebeschicht wird eine isolierende Schicht nach einem Laminieren und einer Integration. Demzufolge können die Klebemittel für diese Klebeschicht vorzugsweise Polyimid, Epoxidharz oder eine Mischung davon unter den Aspekten der Wärmebeständigkeit und der elektrischen Charakteristika sein. Die Dicke der Klebemittelschicht kann ungefähr 0,01 mm bis ungefähr 1,0 mm sein. Unterhalb dieses Bereichs kann die Bearbeitbarkeit niedrig sein. Oberhalb dieses Bereichs kann die Lötmittelpaste nicht gut in den Bohrungsbereich hineingefüllt werden, was bewirkt, dass die Zuverlässigkeit herabgesetzt wird. Mittel zum Öffnen einer Bohrung in dieser Klebemittelschicht können ein geeignetes Verfahren sein, in Abhängigkeit von der Größe der Bohrung, zum Beispiel Bohren, Stanzen oder Laserbearbeitung umfassend.
  • In einem Schritt, um temporär die Klebeschicht zu befestigen, kann die Klebeschicht, die eine Bohrung besitzt, temporär unter Verwendung einer Wärmepresse an einer bestimmten Position auf einer Fläche oder auf beiden Flächen der doppelseitigen Leiterplatte mit niedriger, thermischer Expansion angebondet werden. Oder sie kann, nachdem die Klebeschicht temporär an einer Seite oder beiden Seiten der doppelseitigen Leiterplatte angebondet ist, unter Verwendung eines Lasers, gebohrt werden. Der Laser kann geeignet ein CO2-Gas-, Eximer- oder ein YAG-Laser sein.
  • Beim Bilden der Lötmittelerhebung kann die Lötmittelpaste kommerziell erhalten werden, wobei die Größe der Lötmittelteilchen 100 μm oder geringer, vorzugsweise 50 μm oder geringer, noch bevorzugter 10 μm oder geringer, ist. Die Zusammensetzung des Lötmittels ist nicht spezifisch eingeschränkt und kann entsprechend der Wärmebeständigkeit für das Substrat ausgewählt werden. Die Lötmittelerhebung wird, nach einem Laminieren, kontaktiert, indem ein Kontakt mit einer gegenüberliegenden Elektrode gebildet wird, allerdings kann, falls erforderlich, das Substrat oberhalb des Schmelzpunkts des Lötmittels für die Metallverbindung erwärmt werden. Ein Verfahren einer Metallverbindung wird gleichzeitig durchgeführt, während das Substrat integriert wird, unter Aufbringen von Wärme und Druck, oder kann durch Erwärmen erneut nach einem Integrieren durchgeführt werden.
  • Die Ausführungsformen der vorliegenden Erfindung werden nachfolgend im Detail unter Bezugnahme auf die Zeichnungen beschrieben.
  • 1 stellt eine Ausführungsform einer mehrschichtigen Leiterplatte der vorliegenden Erfindung dar. In der Figur bezeichnet das Bezugszeichen 1 eine doppelseitige Leiterplatte, die eine Schaltung (Verdrahtungsleiter) 4, hergestellt aus einer Kupferfolie, die auf beiden Seiten einer isolierenden Schicht 3, hergestellt aus Polyimidharz, mit einer Ni-Fe-Legierungs-Folie 2 als eine Grundsubstanz, gebildet ist. In dieser Ausführungsform werden drei doppelseitige Leiterplatten 1 verwendet. Dadurch wird eine Leiterplatte mit sechs Schichten als mehrschichtige Leiterplatte hergestellt. Das Bezugszeichen 5 bezeichnet ein Durchgangsloch, das einen gelöteten, elektrischen Leiter 5a besitzt, der in ein Durchgangsloch (Verbindungsloch) 1a, das in jeder der doppelseitigen Leiterplatten 1 geöffnet ist, eingefüllt ist, wobei das Durchgangsloch elektrisch die Schaltungen 4 auf beiden Seiten verbindet. Das Bezugszeichen 6 bezeichnet eine Polyimid-Klebeschicht, um die doppelseitigen Leiterplatten 1 miteinander zu verbinden. Das Bezugszeichen 7 bezeichnet einen gelöteten, elektrischen Leiter für ein elektrisches Verbinden der Schaltungen 4 auf den zwei doppelseitigen Leiterplatten 1, die eine auf die andere (angrenzend nach oben und nach unten) gelegt sind.
  • Die doppelseitige Leiterplatte 1 kann in der folgenden Art und Weise hergestellt werden. Eine Bohrung 2a wird zuerst an einer vorgegebenen Position (eine Position für das Durchgangsloch 5, um den gelöteten, elektrischen Leiter 5a einzufüllen) der Ni-Fe-Legierungsfolie 2, wie dies in 2 dargestellt ist, geöffnet. Dann werden die Leiterschichten 4a, die eine Kupferfolie aufweisen, von beiden Seiten der Ni-Fe-Legierungsfolie 2, unter Verwendung einer Polyimid-Klebeschicht 11 (die die isolierende Schicht 3 für ein Substrat 8 ist, wie später beschrieben wird), aufpastiert. So wird das Substrat 8 hergestellt, wie dies in 3 dargestellt ist. (Das Bezugszeichen 12 bezeichnet eine Polyimidharzschicht, die auf einer Seite der Leiterschicht 4a in 2 gebildet ist.) Dann wird, wie in 4 dargestellt ist, ein Durchgangsloch 1a, das kleiner als ein Bohrungsbereich 2a ist, an einem Bereich entsprechend zu dem Bohrungsbereich 2a der Ni-Fe-Legierungsfolie 2 des Substrats 8 vorgesehen. Dann werden, wie in 5 dargestellt ist, nachdem der gelötete, elektrische Leiter 5a in dieses Durchgangsloch 1a eingefüllt ist, die Leiterschichten 4a auf beiden Seiten einem elektrolytischen Kupferplatieren unterworfen, um elektrisch die Leiterschichten 4a auf beiden Seiten zu verbinden (siehe 6). Der thermische Expansionskoeffizient eines Substrats 9, erhalten auf diese Art und Weise, ist für die Ni-Fe-Legierung aufnahmefähig, die ein Material für den Kern ist, und kann durch Ändern des Verhältnisses von Ni-Fe und der Dicke der Folie eingestellt werden. Dann wird eine Schaltung 4 auf jeder der Leiterschichten 4a auf beiden Seiten des Substrats 9 gebildet, wie dies in 6 dargestellt ist, um eine doppelseitige Leiterplatte 1 herzustellen (siehe 7).
  • Die doppelseitige Leiterplatte 1 kann auch in der folgenden Art und Weise hergestellt werden. Die Bohrung 2a wird zuerst an einer vorbestimmten Position (eine Position für das Durchgangsloch 5, um den gelöteten, elektrischen Leiter 5a einzufüllen) der Ni-Fe-Legierungsfolie 2, wie dies in 8 dargestellt ist, geöffnet. Dann wird die Polyimid-Klebeschicht 11 (die die isolierende Schicht 3 für ein Substrat 18 ist, wie später beschrieben wird) von jeder Seite der Ni-Fe-Legierungsfolie 2 aufpastiert, um das Substrat 18 herzustellen, wie dies in 9 dargestellt ist. Dann wird, wie in 10 dargestellt ist, das Durchgangsloch 1a, das kleiner als der Bohrungsbereich 2a ist, an einem Bereich entsprechend zu dem Bohrungsbereich 2a der Ni-Fe-Legierungs-Folie 2 des Substrats 18 vorgesehen. Dann werden, wie in 11 vorgesehen ist, nachdem der gelötete, elektrische Leiter 5a in dieses Durchgangsloch 1a eingefüllt ist, die Leiterschichten 4a, die die Kupferfolie aufweisen, von beiden Seiten aufpastiert, um elektrisch die Leiterschichten 4a auf beiden Seiten zu verbinden (siehe 12). Das Substrat wird der Aufbringung von Wärme und Druck oberhalb eines Schmelzpunkts des gelöteten, elektrischen Leiters 5a für die sichere Verbindung unterworfen. Dann wird die Schaltung auf jeder der Leiter schichten 4a auf beiden Seiten des Substrats 19 gebildet, wie dies in 12 dargestellt ist, um die doppelseitige Leiterplatte 1 herzustellen (siehe 13).
  • Die mehrschichtige Leiterplatte kann in der folgenden Art und Weise hergestellt werden. Das bedeutet, dass drei doppelseitige Leiterplatten 1 (siehe 7 oder 8), die die Schaltung 4 besitzen, die die Kupferfolie, gebildet auf beiden Seiten der isolierenden Schicht 3, hergestellt aus Polyimidharz, aufweisen, und zwei Klebeschichten 13 (siehe 14), hergestellt aus Polyimid-Klebemittel, präpariert werden. Dann wird, wie in 15 dargestellt ist, jede Klebeschicht 13 temporär auf der oberen Fläche von zwei (von drei) doppelseitigen Leiterplatten 1 angebondet, so dass ein Bohrungsbereich 13a jeder Klebeschicht 13 an einer vorbestimmten Position (eine Position für den gelöteten, elektrischen Leiter 7 in 1) der Schaltung 4 auf jeder der doppelseitigen Leiterplatten 1 ausgerichtet ist. Dann wird, wie in 16 dargestellt ist, eine Lötmittelpaste in den Bohrungsbereich 13a jeder der Klebeschichten 13 durch Siebdrucken und Schmelzen durch Wärme, um die Lötmittelerhebung 14 auf der Schaltung 4 jeder der doppelseitigen Leiterplatten 1 zu bilden, eingegossen. Dann werden die doppelseitigen Leiterplatten 1, die mit der Lötmittelerhebung 4 versehen sind, und eine doppelseitige Leiterplatte 1, einfach gebildet mit der Schaltung 4, eine auf die andere in Ausrichtung gelegt (siehe 17), und werden durch Aufbringung von Wärme und Druck integriert. In diesem Zustand wird jede Klebeschicht 13 die Klebeschicht 6, und jede Lötmittelerhebung 14 wird der gelötete, elektrische Leiter 7. Dadurch kann eine Leiterplatte mit sechs Schichten, die drei doppelseitige Leiterplatten 1, die laminiert und integriert sind, besitzt, erhalten werden. Wie vorstehend beschrieben ist, können, in dieser Ausführungsform, drei doppelseitige Leiterplatten 1 durch gleichzeitiges Aufbringen von Wärme und Druck integriert werden, und gleichzeitig kann die elektrische Verbindung zwischen sechs Schichten vorgenommen werden. Und die Ni-Fe-Legierungs-Folie 2 wird unter einem Verhältnis einer Schicht zu zwei Schichten der Schaltung 4 angeordnet. Deshalb kann, wenn die Schaltung 4 durch die Kupferfolie aufgebaut ist, der thermische Expansionskoeffizient der insgesamt sechsschichtigen Leiterplatte verringert werden, was zu einer extrem hohen Zuverlässigkeit führt. Da der gelötete, elektrische Leiter 5a, 7 für die sechsschichtige, elektrische Verbindung (elektrische Verbindung zwischen sechs Schichten) verwendet wird, ist der Verbindungs-Widerstand niedrig, was zu einer Verbindung mit einer hohen Zuverlässigkeit führt. Weiterhin ist die Positi on der Verbindung jedes gelöteten, elektrischen Leiters 7 nicht für diejenige des gelöteten, elektrischen Leiters 5a des Durchgangslochs 5 zugänglich, und kann an irgendeiner Position angeordnet werden, was zu einem höheren Freiheitsgrad und einer höheren Verdrahtungsdichte führt.
  • Der Effekt der Erfindung wird nachfolgend anhand eines Beispiels gezeigt.
  • BEISPIEL 1
  • Eine Kupferfolie 4a, die eine Dicke von 18 μm besitzt, wurde durch Aufbringen von Wärme und Druck (40 kg/cm2, 200°C, 60 min), unter Verwendung einer Polyimid-Klebeschicht 11 (hergestellt von Nippon Steel Chemical: SPB-035A), mit einer Dicke von 35 μm, auf beiden Seiten einer 36-Alloy-Folie 2 (Ni: 36 Gew.-%, Fe: 64 Gew.-%, thermischer Expansionskoeffizient: 1,5 ppm/°C), mit einer Dicke von 50 μm, mit einer Bohrung 2a an einer vorgegebenen Position unter einer Teilung von 300 μm durch eine Stanzung mit 150 μm im Durchmesser, angebondet, um dadurch eine doppelseitige Leiterplatte 8 mit niedrigem Expansionskoeffizienten herzustellen (siehe 3). Dann wurde ein Durchgangsloch 1a an derselben Position wie die Bohrung 2a der 36-Alloy-Folie 2, unter Verwendung einer Stanze mit 100 μm im Durchmesser (siehe 4), geöffnet. Der obere Bereich des Durchgangslochs 1a wurde einem Siebdrucken eines Lötmittelpulvers (mit einem durchschnittlichen Teilchendurchmesser von 10 μm), unter Verwendung einer Metallmaske (200 μm im Durchmesser, 100 μm in der Dicke), unterworfen, und das Lötmittelpulver wurde darin durch eine Presse (100 kg/cm2, 30°C, 5 min) eingebracht. Dann wurde eine überschüssige Menge des Lötmittels durch Polieren entfernt, um ein gelötetes Durchgangsloch 5 zu erhalten (siehe 5). Danach wurde es einer elektrolytischen Kupferplatierung mit einer Platierungsdicke von 10 μm unterworfen (siehe 6). Eine Schaltung 4 wurde auf der Kupferfolie 4a auf beiden Seiten durch ein herkömmliches Ätzverfahren gebildet, um eine doppelseitige Leiterplatte 1 herzustellen (siehe 7).
  • Auf der doppelseitigen Leiterplatte 1 mit niedriger, thermischer Expansion, hergestellt durch das vorstehende Verfahren, wurde eine Polyimid-Klebeschicht 13 (hergestellt von Nippon Steel Chemical: SPB-035A) (siehe 14) mit einer Bohrung 13a, die durch einen Stanzstempel mit 150 μm Durchmesser geöffnet wurde, an eine vorgegebene Position gelegt. In diesem Zustand wurden sie durch Aufbringen von Wärme und Druck (20 kg/cm2, 175°C, 30 min) angebondet (siehe 15). Dann wurde eine Lötmittelpaste (hergestellt von Tamura Kaken: SQ10-11) in den Bohrungsbereich 13a der Klebeschicht 13 durch Siebdrucken eingefüllt und bei deiner Temperatur von 220°C einem Reflow-Vorgang unterworfen, um zu reinigen und das Flussmittel zu entfernen, um eine Lötmittelerhebung 14 herzustellen (siehe 16). Durch dasselbe Verfahren wurde eine andere, doppelseitige Leiterplatte mit der Lötmittelerhebung 14 und den doppelseitigen Leiterplatten 1, die hergestellt wurden, um die Schaltung 4 zu bilden, hergestellt. Dann wurden diese drei doppelseitigen Leiterplatten eine auf die andere in Ausrichtung zueinander gelegt und durch Aufbringen von Wärme und Druck (50 kg/cm2, 175°C, 60 min) integriert (siehe 17), um eine mehrschichtige Leiterplatte mit niedriger, thermischer Expansion mit einer sechsschichtigen Struktur herzustellen (siehe 1).
  • BEISPIEL 2
  • Eine Kupferfolie 4a, die eine Dicke von 18 μm besaß, wurde durch Aufbringen von Wärme und Druck (40 kg/cm2, 200°C, 60 min) (siehe 8), unter Verwendung einer Polyimid-Klebeschicht 11 (hergestellt von Nippon Steel Chemical: SPB-035A), mit einer Dicke von 35 μm, auf beiden Seiten einer 36-Alloy-Folie 2 (Ni: 36 Gew.-%, Fe: 64 Gew.-%, thermischer Expansionskoeffizient: 1,5 ppm/°C) mit einer Dicke von 50 μm, mit einer Bohrung 2a an einer vorgegebenen Position unter einer Teilung von 300 μm unter Verwendung einer Stanze mit 150 μm im Durchmesser geöffnet, angebondet, um dadurch eine doppelseitige Leiterplatte 18 mit niedriger, thermischer Expansion herzustellen (siehe 9). Dann wurde eine Durchgangsbohrung 1a an derselben Position wie die Bohrung 2a der 36-Alloy-Folie 2, unter Verwendung einer Stanze mit 100 μm im Durchmesser (siehe 10), geöffnet. Der obere Bereich des Durchgangslochs 1a wurde einem Siebdrucken eines Lötmittelpulvers (mit einem durchschnittlichen Teilchendurchmesser von 10 μm), unter Verwendung einer Metallmaske (200 μm im Durchmesser, 100 μm in der Dicke), unterworfen, und das Lötmittelpulver wurde darin durch eine Presse (100 kg/cm2, 30°C, 5 min) eingebracht. Dann wurde eine überschüssige Menge des Lötmittels durch Polieren entfernt, um ein gelötetes Durchgangsloch 5 zu erhalten (siehe 11). Dann wurde eine Kupferfolie 4a, die eine Dicke von 18 μm besaß, durch Aufbringen von Wärme und Druck (40 kg/cm2, 200°C, 60 min) auf beiden Seiten der Leiterplatte 18 mit niedriger, thermischer Expansion angebondet. Eine Schaltung 4 wurde auf der Kupferfolie 4a auf beiden Seiten durch das herkömmliche Ätzverfahren gebildet, um eine doppelseitige Leiterplatte 1 herzustellen (siehe 13).
  • Danach wurde, in derselben Art und Weise wie bei dem Beispiel 1, eine Klebeschicht 13 temporär an der doppelseitigen Leiterplatte angebondet, und eine Lötmittelerhebung 14 wurde dann gebildet. Die doppelseitige Leiterplatte wurde durch Aufbringen von Wärme und Druck integriert und die elektrische Verbindung wurde zwischen den Schichten gebildet. Als Ergebnis wurde eine mehrschichtige Leiterplatte mit niedriger, thermischer Expansion mit einer sechsschichtigen Struktur hergestellt.
  • VERGLEICHSBEISPIEL 1
  • Eine Polyimid-Klebeschicht 11 (hergestellt von Nippon Steel Chemical: SPB-035A), mit einer Dicke von 35 μm, wurde durch Aufbringen von Wärme und Druck auf beiden Seiten einer 36-Alloy-Folie 2 (Ni: 36 Gew.-%, Fe: 64 Gew.-%, thermischer Expansionskoeffizient: 1,5 ppm/°C) mit einer Dicke von 50 μm, mit einer Bohrung 2a an einer vorgegebenen Position unter einer Teilung von 300 μm unter Verwendung einer Stanze mit 150 μm im Durchmesser geöffnet, angebondet, um dadurch eine doppelseitige Leiterplatte 18 mit niedriger, thermischer Expansion herzustellen (siehe 9). Dann wurde eine Durchgangsbohrung 1a an derselben Position wie die Bohrung 2a der 36-Alloy-Folie 2, unter Verwendung einer Stanze mit 100 μm im Durchmesser, geöffnet. Der obere Bereich des Durchgangslochs 1a wurde einem Siebdrucken mit einer elektrisch leitfähigen Paste unterworfen und gehärtet (175°C, 60 min), um ein elektrisch leitendes Durchgangsloch 15 zu erhalten (siehe 18). Hierbei war die elektrisch leitende Paste eine Mischung aus einem kugelförmigen Kupferpulver, das einen durchschnittlichen Teilchendurchmesser von 5 μm besaß, als ein elektrisch leitfähiger Füller, einem thermisch härtenden Epoxidharz als ein Harz und einem Säureanhydrid als ein härtendes Mittel unter einem Verhältnis von 85 Gew.-%, 12,5 Gew.-% und 2,5 Gew.-%. Dann wurde eine Kupferfolie 4a, die eine Dicke von 18 μm besaß, durch Aufbringen von Wärme und Druck (40 kg/cm2, 200°C, 60 min) auf beiden Seiten der Leiterplatte mit niedriger, thermischer Expansion angebondet. Eine Schaltung 4 wurde auf der Kupferfolie 4a auf beiden Seiten durch das herkömmliche Ätzverfahren gebildet, um eine doppelseitige Leiterplatte 1 herzustellen.
  • Danach wurde, in derselben Art und Weise wie die vorstehenden Beispiele, eine Klebeschicht 13 temporär an der doppelseitigen Leiterplatte angebondet, und eine Lötmittelerhebung 14 wurde gebildet. Die doppelseitige Leiterplatte wurde durch Aufbringen von Wärme und Druck integriert, und die elektrische Verbindung zwischen den Schichten wurde gebildet. Als ein Ergebnis wurde eine mehrschichtige Leiterplatte mit niedriger, thermischer Expansion einer sechsschichtigen Struktur hergestellt.
  • VERGLEICHSBEISPIEL 2
  • Eine Kupferfolie 4a, mit einer Dicke von 18 μm, wurde durch Aufbringen von Wärme und Druck, unter Verwendung einer Polyimid-Klebeschicht 11 (hergestellt von Nippon Steel Chemical: SPB-035A), mit einer Dicke von 35 μm, auf beiden Seiten einer 36-Alloy-Folie 2 (Ni: 36 Gew.-%, Fe: 64 Gew.-%, thermischer Expansionskoeffizient: 1,5 ppm/°C), mit einer Dicke von 50 μm, mit einer Bohrung 2a, die an einer vorgegebenen Position unter einer Teilung von 300 μm unter Verwendung einer Stanze mit 150 μm im Durchmesser geöffnet wurde, angebondet, um dadurch eine doppelseitige Leiterplatte 8 mit niedriger, thermischer Expansion, herzustellen (siehe 19). Dann wurde ein Durchgangsloch 1a an derselben Position wie die Bohrung 2a der 36-Alloy-Folie 2, unter Verwendung einer Stanze mit 100 μm im Durchmesser (siehe 20), geöffnet. Dann wurde das Durchgangsloch mit Kupfer mit einer Platierungsdicke von 10 μm (unter Bilden eines Durchgangsloch-Platierungsbereichs 16) platiert, wie dies in 21 dargestellt ist. Eine Schaltung 4 wurde auf der Kupferfolie 4a auf beiden Seiten durch das herkömmliche Ätzverfahren gebildet, um eine doppelseitige Leiterplatte 1 herzustellen (siehe 22).
  • Danach wurde, in derselben Art und Weise wie bei den vorstehenden Beispielen, eine Klebeschicht 13 temporär an der doppelseitigen Leiterplatte angebondet, und eine Lötmittelerhebung 14 wurde gebildet. Die doppelseitige Leiterplatte wurde durch Aufbringen von Wärme und Druck integriert und die elektrische Verbindung wurde zwischen den Schichten gebildet. Als Ergebnis wurde eine mehrschichtige Leiterplatte mit niedriger, thermischer Expansion mit einer sechsschichtigen Struktur hergestellt.
  • VERGLEICHSBEISPIEL 3
  • An einer vorgegebenen Position auf einem doppelseitigen, mit Kupfer ausgekleideten Polyimid-Substrat 23 (hergestellt von Mitsui Toatu: NEOFLEX-231R), mit einer Kupferfolienschicht 22 (18 μm dick), vorgesehen auf beiden Seiten einer isolierenden Schicht 21 (50 μm dick), aufweisend ein Polyimidharz, wurde ein Durchgangsloch 23a unter Verwendung einer Stanze mit einem Durchmesser von 100 μm geöffnet (siehe 23). Dann wurde, in derselben Art und Weise wie bei den vorstehenden Beispielen, ein gelötetes Durchgangsloch 24 gebildet (siehe 24) und dann plattiert. Eine Schaltung 25 wurde gebildet, um eine doppelseitige Leiterplatte 26 herzustellen (siehe 25). Dann wurde, in derselben Art und Weise wie bei den vorstehenden Beispielen, eine Klebeschicht 13 temporär auf der doppelseitigen Leiterplatte 26 angebondet und eine Lötmittelerhebung 14 wurde gebildet. Die doppelseitige Leiterplatte 26 wurde durch Aufbringen von Wärme und Druck integriert, und die elektrische Verbindung zwischen den Schichten wurde in derselben Art und Weise wie bei den vorstehenden Beispielen gebildet, um eine mehrschichtige Leiterplatte mit niedriger, thermischer Expansion einer sechsschichtigen Struktur herzustellen.
  • VERGLEICHSBEISPIEL 4
  • Eine sechsschichtige Leiterplatte wurde in derselben Art und Weise wie in dem Vergleichsbeispiel 3 hergestellt, mit der Ausnahme, dass das elektrisch leitende Durchgangsloch 15 des Vergleichsbeispiels 1 verwendet wurde, anstelle davon, dass das gelötete Durchgangsloch 24, verwendet in dem Vergleichsbeispiel 3, vorgesehen wurde.
  • Ein thermischer Schock-Test (Flüssigkeitsschicht: –65°C bis 150°C, jeweils 5 min), wurde durchgeführt, um eine Abschätzung der Zuverlässigkeit der elektrischen Bindung für jedes Durchgangsloch 5, 15, 24 in der sechsschichtigen Leiterplatte, hergestellt so, wie vorstehend, wie dies in den Beispielen 1, 2 und den Vergleichsbeispielen 1 bis 4 beschrieben ist, vorzunehmen. Die Tabelle 1 nachfolgend gibt die Anzahl von Zyklen an, mit denen ein Kontinuitäts-Fehler in jedem Durchgangsloch 5, 15 und 24 auftrat. Hierbei wurde die Variation im Widerstand oberhalb von ± 10% als der Kontinuitäts-Fehler berücksichtigt.
  • TABELLE 1
    Figure 00190001
  • Wie anhand der vorstehenden Tabelle 1 deutlich wird, trat ein Kontinuitäts-Fehler bei 100 oder weniger Zyklen in dem Vergleichsbeispiel 2 auf (eine sechsschichtige Leiterplatte, die die herkömmliche Durchgangsloch-Struktur besaß). Im Gegensatz dazu wird, in einer sechsschichtigen Leiterplatte, wie sie in den Beispielen 1, 2 und dem Vergleichsbeispiel 3 dargestellt ist, die Variation im Widerstand jedes Durchgangslochs innerhalb von ± 10% bis zu 1000 Zyklen beibehalten. Es wird ersichtlich werden, dass die Zuverlässigkeit der Verbindung der sechsschichtigen Leiterplatte hoch ist, wobei die elektrische Verbindung zwischen jeder Schaltung 4 durch jedes Durchgangsloch 5, 24, mit dem gelöteten, elektrischen Leiter 5a darin eingefüllt, gebildet ist. Als ein Vergleich zwischen den Vergleichsbeispielen 1 und 4, bei denen die elektrische Verbindung zwischen jeder Schaltung 4 durch ein elektrisch leitendes Durchgangsloch 15 gebildet ist, wird die Ni-Fe-Legierungs-Folie 2 als der Kern verwendet, was zu einer wesentlich erhöhten Zuverlässigkeit führt.
  • Als ein Vergleich unter den Beispielen 1 und 2 und dem Vergleichsbeispiel 3, wo die elektrische Verbindung zwischen jeder Schaltung 4 durch das gelötete Durchgangsloch 5 gebildet ist, während der Kontinuitäts-Widerstand nach 1000 Zyklen in dem Vergleichsbeispiel 3 erhöht wird, wird die Variation in dem Kontinuitäts-Widerstand innerhalb von ± 10% auch nach 2000 Zyklen in den Beispielen 1 und 2 beibehalten, wo die Ni-Fe-Legierungs-Folie 2 als der Kern verwendet wird. Da die Ni-Fe-Legierungs-Folie 2 den Umfang einer Variation in der Richtung der Z-Achse um das Durchgangsloch 15 herum unterdrücken kann, wird davon ausgegangen, dass die Zuverlässigkeit in allen Fällen der Beispiele 1 und 2 und des Vergleichsbeispiels 1 verbessert wurde.
  • In Bezug auf die Beispiele 1, 2 und die Vergleichsbeispiele 1, 3 und 4 kann die Verbindung zwischen jeder Schicht durch jedes kleine Durchgangsloch 5, 15 und 24 gebildet werden, was zu einem höheren Freiheitsgrad führt. Als Ergebnis ist deutlich, dass die höhere Verdrahtungsdichte einfach realisiert werden kann.
  • Weiterhin enthält die isolierende Schicht der doppelseitigen Leiterplatte 1 ein Kern-Material mit niedriger, thermischer Expansion, das eine Ni-Fe-Legierungs-Folie 2 aufweist, unter einem Verhältnis einer Schicht zu der Leiterschicht 4a. Der thermische Expansionskoeffizient der sechsschichtigen Leiterplatte, wie sie in den Beispielen 1, 2 und den Vergleichsbeispielen 1 bis 4 beschrieben ist, wurde in einem Bereich von Raumtemperatur (25°C) bis 200°C gemessen. Die Ergebnisse sind in der Tabelle 2 nachfolgend aufgelistet.
  • TABELLE 2
    Figure 00200001
  • Wie in Tabelle 2 aufgelistet ist, sind die thermischen Expansionskoeffizienten der sechsschichtigen Leiterplatten in den Beispielen 1, 2 und den Vergleichsbeispielen 1, 2, die eine Ni-Fe-Legierungs-Folie 2 als das Kern-Material verwenden, extrem klein. Es ist deutlich, dass diese sechsschichtigen Leiterplatten für die reine Chip-Montage geeignet sind. Es muss hierbei nicht gesagt werden, dass die mehrschichtige Leiterplatte mit nied rigem, thermischen Expansionskoeffizienten für die reine Chip-Montage geeignet ist und in der elektrischen Verbindung sehr zuverlässig ist.
  • Wie vorstehend beschrieben ist, ist die mehrschichtige Leiterplatte der vorliegenden Erfindung mit dem Durchgangsloch, das mit dem Metall mit niedrigem Schmelzpunkt darin aufgefüllt ist, anstelle des Durchgangslochs, versehen, und erzeugt keinen Riss innerhalb oder an der Ecke des Durchgangslochs in einem beschleunigten Umgebungs-Test, wie beispielsweise einem Temperaturzyklus-Test, um so in der elektrischen Verbindung hoch zuverlässig zu sein. Zwei doppelseitige Leiterplatten, eine über die andere gelegt (benachbart dazu nach oben und nach unten), können elektrisch verbunden werden, indem der gelötete Leiter an dem Durchgangsloch, mit dem Metall mit niedrigem Schmelzpunkt darin eingefüllt, vorgesehen wird, und besitzen einen großen Freiheitsgrad für eine Verdrahtung. Andererseits wird, in dem Verfahren zum Herstellen der vorliegenden Erfindung, die Klebeschicht auf der doppelseitigen Leiterplatte ausgerichtet und daran temporär angebondet, der Bohrungsbereich in dieser Klebemittelschicht wird mit der Lötmittelerhebung gebildet, und die doppelseitigen Leiterplatten werden in Ausrichtung laminiert und unter Aufbringen von Wärme und Druck integriert. Deshalb kann eine Vielzahl von doppelseitigen Leiterplatten durch Aufbringen von Wärme und Druck gleichzeitig integriert werden. Auch kann die elektrische Verbindung zwischen den Verdrahtungsleitern durch Aufbringen von Wärme und Druck gleichzeitig, unabhängig der Anzahl der Schichten des Verdrahtungsleiters, hergestellt werden.

Claims (4)

  1. Mehrschichtige Verdrahtungsplatte, die umfasst: eine Vielzahl doppelseitiger Leiterplatten (1), wobei jede der Vielzahl doppelseitiger Leiterplatten (1) einen Metallkern (2) als Grundsubstanz, eine isolierende Schicht (3), die um den Metallkern (2) herum vorhanden ist, wobei die isolierende Schicht (3) ein organisches Harz mit hohem Molekulargewicht umfasst, und Verdrahtungsleiter (4) umfasst, die auf den beiden Seiten der isolierenden Schicht (3) vorhanden sind und elektrisch über ein Kontaktloch (5) verbunden sind, das sich in der doppelseitigen Leiterplatte (1) öffnet, und das Durchgangsloch (5) mit einem Metall (5a) mit niedrigem Schmelzpunkt gefüllt ist; und eine Klebeschicht (6), die zwischen zwei aneinandergrenzenden doppelseitigen Leiterplatten (1) vorhanden ist, wobei die Vielzahl der doppelseitigen Leiterplatten (1) über die Klebeschicht (6) als ein Stück laminiert sind, die Klebeschicht (6) eine Bohrung aufweist, die sich an einer vorgegebenen Position öffnet, die einem Abschnitt entspricht, der in direktem Kontakt mit den Verdrahtungsleitern (4) zwischen den zwei aneinandergrenzenden doppelseitigen Leiterplatten (1) sein soll, der Bohrungsabschnitt mit einem gelöteten elektrischen Leiter (7) versehen ist und die zwei doppelseitigen Leiterplatten (1) durch den gelöteten elektrischen Leiter (7) elektrisch verbunden sind, dadurch gekennzeichnet, dass das Metall (5a) mit niedrigem Schmelzpunkt ein gelöteter elektrischer Leiter ist, der wenigstens eine Art Metall umfasst, das aus Sn, Pb, Ag, Bi, Zn, Sb und Cu ausgewählt wird, und sich das Metall mit niedrigem Schmelzpunkt über den gesamten Raum des Durchgangslochs (5) erstreckt.
  2. Mehrschichtige Leiterplatte nach Anspruch 1, wobei der Metallkern (2) eine Metallfolie, die Fe, Ni, Al, Ti, Cu oder Co umfasst, oder eine Metallfolie ist, die eine Legierung umfasst, die wenigstens zwei Elemente von Fe, Ni, Al, Ti, Cu oder Co umfasst.
  3. Mehrschichtige Leiterplatte nach Anspruch 1, wobei der Metallkern (2) eine Ni-Fe-Legierungsfolie ist, der Gehalt an Ni 31 bis 50 Gew.-% beträgt und der Metallkern (2) eine Dicke von 10 μm bis 100 μm hat.
  4. Verfahren zum Herstellen einer mehrschichtigen Verdrahtungsplatte nach Anspruch 1, das die folgenden Schritte umfasst: Herstellen einer Vielzahl doppelseitiger Leiterplatten (1) und einer Klebelage (6); wobei jede der Vielzahl doppelseitiger Leiterplatten (1) einen Metallkern (2) als Grundsubstanz, eine isolierende Schicht (3), die um den Metallkern (2) herum vorhanden ist, wobei die isolierende Schicht (3) ein organisches Harz mit hohem Molekulargewicht umfasst, und Verdrahtungsleiter (4) umfasst, die auf den beiden Seiten der isolierenden Schicht (3) vorhanden sind und elektrisch mit einem Durchgangsloch (5) verbunden sind, das sich in der doppelseitigen Leiterplatte (1) öffnet, und das Kontaktloch (5) mit einem gelöteten elektrischen Leiter gefüllt ist, der wenigstens eine Art Metall mit niedrigem Schmelzpunkt, das aus Sn, Pb, Ag, Bi, Zn, Sb und Cu ausgewählt wird, so umfasst, dass sich das Metall mit niedrigem Schmelzpunkt über den gesamten Raum des Kontaktlochs (5) erstreckt, und die Klebelage (6) eine Bohrung hat, die sich an einer Position öffnet, die einem vorgegebenen Abschnitt des Verdrahtungsleiters (4) der doppelseitigen Leiterplatte (1) entspricht, Ausbilden eines Lötkontakthügels (7) an dem Bohrungsabschnitt durch Einfüllen einer Lotpaste in den Bohrungsabschnitt jeder Klebelage (6) durch Drucken und Schmelzen der Lotpaste durch Erwärmen nach vorübergehendem Bonden der Klebelage (6); und Laminieren der Vielzahl der doppelseitigen Leiterplatten (1) als ein Stück über die Klebelage (6) durch Einwirkung von Wärme und Druck, wobei die Verdrahtungsleiter (4) jeder der Vielzahl der doppelseitigen Leiterplatten (1) nach Ausbilden des Lötkontakthügels so ausgerichtet sind, dass die vorgegebenen elektrischen Verbindungen möglich sind.
DE60032067T 1999-07-14 2000-07-13 Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung Expired - Lifetime DE60032067T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19969099 1999-07-14
JP19969099A JP4201436B2 (ja) 1999-07-14 1999-07-14 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
DE60032067D1 DE60032067D1 (de) 2007-01-11
DE60032067T2 true DE60032067T2 (de) 2007-03-08

Family

ID=16412001

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60032067T Expired - Lifetime DE60032067T2 (de) 1999-07-14 2000-07-13 Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US6335076B1 (de)
EP (1) EP1069811B1 (de)
JP (1) JP4201436B2 (de)
DE (1) DE60032067T2 (de)
TW (1) TW493367B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same
EP1374138A2 (de) * 2001-03-26 2004-01-02 Siemens Aktiengesellschaft Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
US6899815B2 (en) * 2002-03-29 2005-05-31 Intel Corporation Multi-layer integrated circuit package
US20050233161A1 (en) * 2002-04-02 2005-10-20 Masaaki Takeda Thermosetting adhesive sheet with electroconductive and thermoconductive properties
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
US7358289B2 (en) * 2002-10-22 2008-04-15 3M Innovative Properties Company Heat-curable adhesive composition
JP2006024751A (ja) * 2004-07-08 2006-01-26 Three M Innovative Properties Co 平面多導体の接続方法及び該接続方法で接続される部分を含む電気電子部品
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. ペーストバンプを用いた印刷回路基板およびその製造方法
JP4905550B2 (ja) * 2007-03-01 2012-03-28 株式会社村田製作所 多層配線基板
CN101470298B (zh) 2007-12-29 2012-01-11 富士迈半导体精密工业(上海)有限公司 背光模组
CN101937852B (zh) * 2010-08-19 2012-07-04 日月光半导体制造股份有限公司 线路基板制造方法
US8921703B2 (en) * 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
KR101438915B1 (ko) 2012-11-02 2014-09-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1310880A (en) * 1969-06-13 1973-03-21 Microponent Dev Ltd Multi-layer printed circuit board assemblies
JPS61212096A (ja) 1985-03-18 1986-09-20 株式会社日立製作所 多層配線板
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
JPH05259600A (ja) 1992-03-11 1993-10-08 Hitachi Chem Co Ltd 配線板およびその製造法
JPH0697665A (ja) 1992-09-14 1994-04-08 Toshiba Corp 多層印刷配線基板の製造方法
JPH06268381A (ja) 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same

Also Published As

Publication number Publication date
EP1069811A3 (de) 2003-05-07
DE60032067D1 (de) 2007-01-11
US6335076B1 (en) 2002-01-01
TW493367B (en) 2002-07-01
JP4201436B2 (ja) 2008-12-24
JP2001028482A (ja) 2001-01-30
EP1069811B1 (de) 2006-11-29
EP1069811A2 (de) 2001-01-17

Similar Documents

Publication Publication Date Title
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE19681758B4 (de) Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE4125879C2 (de) Leiterplatten und Verfahren zu ihrer Herstellung
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
EP2524394A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE10392162T5 (de) Schaltkreiskarte und Schaltkreiskartenverbindungsstruktur
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
WO2016091992A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse

Legal Events

Date Code Title Description
8364 No opposition during term of opposition