DE60114359T2 - Datenspeicheranordnung - Google Patents

Datenspeicheranordnung Download PDF

Info

Publication number
DE60114359T2
DE60114359T2 DE60114359T DE60114359T DE60114359T2 DE 60114359 T2 DE60114359 T2 DE 60114359T2 DE 60114359 T DE60114359 T DE 60114359T DE 60114359 T DE60114359 T DE 60114359T DE 60114359 T2 DE60114359 T2 DE 60114359T2
Authority
DE
Germany
Prior art keywords
heating
elements
sdt
memory elements
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60114359T
Other languages
English (en)
Other versions
DE60114359D1 (de
Inventor
Janice H. Sunnyvale Nickel
Lung T. Saratoga Tran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Application granted granted Critical
Publication of DE60114359D1 publication Critical patent/DE60114359D1/de
Publication of DE60114359T2 publication Critical patent/DE60114359T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf Informationsspeicherungsvorrichtungen, wie z. B. magnetische Direktzugriffsspeicher-Vorrichtungen („MRAM-Vorrichtungen"; MRAM = Magnetic Random Access Memory).
  • Es wird das Beispiel einer MRAM-Vorrichtung betrachtet, die ein resistives Kreuzpunktarray von spinabhängigen Tunnelungsübergängen (SDT-Übergängen; SDT = Spin Dependent Tunnelling), Wortleitungen, die sich entlang Zeilen der SDT-Übergänge erstrecken und Bitleitungen, die sich entlang Spalten der SDT-Übergänge erstrecken, umfasst. Jeder SDT-Übergang ist an einem Kreuzungspunkt einer Wortleitung und einer Bitleitung angeordnet. Die Magnetisierung jedes SDT-Übergangs nimmt eine von zwei stabilen Ausrichtungen zu jeder gegebenen Zeit an. Diese zwei stabilen Ausrichtung en, parallel und antiparallel, stellen die logischen Werte von „0" und „1" dar. Die Magnetisierungsausrichtung ihrerseits beeinflusst den Widerstand des SDT-Übergangs. Der Widerstand des SDT-Übergangs ist ein erster Wert (R), wenn die Magnetisierungsausrichtung parallel ist, und ein zweiter Wert (R + ΔR), wenn die Magnetisierungsausrichtung antiparallel ist. Die Magnetisierungsausrichtung des SDT-Übergangs und daher ihr logischer Wert können durch Erfassen ihres Widerstandszustands gelesen werden.
  • Eine Schreiboperation an einem ausgewählten SDT-Übergang wird ausgeführt durch Liefern von Schreibströmen zu der Wort- und Bitleitung, die den ausgewählten SDT-Übergang kreuzen. Die Ströme erzeugen zwei externe Magnetfelder, die, wenn sie kombiniert werden, die Magnetisierungsausrichtung des ausgewählten SDT-Übergangs von parallel zu antiparallel oder umgekehrt schalten.
  • Ein zu kleiner Schreibstrom verursacht vielleicht nicht, dass der ausgewählte SDT-Übergang seine Magnetisierungsaus richtung ändert. Theoretisch sollten beide externen Felder kombiniert ausreichen, um die Magnetisierungsausrichtung des ausgewählten SDT-Übergangs umzukehren. In der Praxis jedoch kehren die kombinierten Magnetfelder nicht immer die Magnetisierungsausrichtung um. Wenn die Magnetisierungsausrichtung des ausgewählten SDT-Übergangs nicht umgekehrt wird, wird ein Schreibfehler ausgeführt und eine erhöhte Last auf die Fehlercodekorrektur kann resultieren.
  • SDT-Übergänge, die nur ein Magnetfeld sehen (d. h., SDT-Übergänge entlag entweder einer ausgewählten Wortleitung oder einer ausgewählten Bitleitung) sind „halb-ausgewählt". Theoretisch sollte ein einzelnes Magnetfeld die Magnetisierungsausrichtung eines SDT-Übergangs nicht umkehren. In der Praxis jedoch kann die Magnetisierungsausrichtung durch ein einzelnes Magnetfeld umgekehrt werden. Wenn die Magnetisierungsausrichtung eines halbgewählten SDT-Übergangs umgekehrt wird, tritt ein unerwünschtes Löschen auf und eine erhöhte Last auf die Fehlercodekorrektur kann resultieren.
  • Das Dokument WO 00/79540 offenbart eine Magnetspeicherstruktur mit thermisch isolierten Bitstrukturen. Wärme wird während eines Schreibens angewandt, durch Liefern eines Stroms auf Wort- und Erfassungs-Leitungen, um einen erwünschten Temperaturanstieg zu verursachen.
  • Das Dokument JP 04023293 offenbart ein magneto-resistentes Element mit einem spezifischen Widerstand, der über eine Heizschaltung variiert werden kann.
  • Die vorliegende Erfindung schafft eine verbesserte Speichervorrichtung.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird eine Informationsspeicherungsvorrichtung gemäß Anspruch 1 geschaffen.
  • Die vorliegende Erfindung erstreckt sich ferner auf ein Verfahren zum Schreiben auf ein Magnetspeicherelement, das die Schritte des Erwärmens des Speicherelements und Anlegens von zumindest einem Magnetfeld an das Speicherelement umfasst.
  • Die bevorzugten Ausführungsbeispiele können die Zuverlässigkeit des Schreibens auf SDT-Übergänge verbessern; insbesondere die Zuverlässigkeit des Schreibens auf Magnetspeicherelemente von MRAM-Vorrichtungen.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend ausschließlich beispielhaft Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen:
  • 1 eine Darstellung eines SDT-Übergangs ist;
  • 2A und 2B Darstellungen von Hysterese-Schleifen für den SDT-Übergang sind;
  • 3 eine Darstellung einer MRAM-Vorrichtung ist, die ein thermisch unterstütztes Schalten ausführen kann;
  • 4 eine Darstellung einer Heizleitung für die MRAM-Vorrichtung ist;
  • 5A bis 5D Darstellungen unterschiedlicher Strukturen von Heizleitungen für die MRAM-Vorrichtung sind; und
  • 6 eine Darstellung eines Mehrebenen-MRAM-Chips ist.
  • Wie in den Zeichnungen gezeigt ist, bezieht sich das beschriebene Ausführungsbeispiel auf eine MRAM-Vorrichtung, die ein Array aus Magnetspeicherelementen umfasst. Während einer Datenspeicherung führt die MRAM-Vorrichtung ein thermisch unterstütztes Schalten von ausgewählten Speicherele menten aus. Das thermisch unterstützte Schalten verbessert die Zuverlässigkeit des Speicherns von Daten in die MRAM-Vorrichtung.
  • Ein Magnetspeicherelement der MRAM-Vorrichtung könnte ein Element sein, das einen Widerstand aufweist, der von dem Zustand seines Magnetfilms abhängt. Beispiele solcher Elemente umfassen Magnettunnelübergänge (der SDT-Übergang ist ein Typ eines Magnettunnelübergangs) und Giant-Magnetoresistenz-Spinventile („GMR"-Spinventile; GMR = Giant Magnetoresistance). Zum Zweck der Darstellung werden die Speicherelemente hierin als SDT-Übergänge beschrieben.
  • Es wird Bezug auf 1 genommen, die einen SDT-Übergang 10 zeigt. Der SDT-Übergang 10 umfasst eine festgelegte Schicht 12 mit einer Magnetisierung, die in der Ebene der festgelegten Schicht 12 ausgerichtet ist aber so festgelegt ist, um sich nicht in Gegenwart eines angelegten Magnetfelds in einem Bereich von Interesse zu drehen. Der SDT-Übergang 10 umfasst ferner eine „freie" Schicht 14, die eine Magnetisierungsausrichtung aufweist, die nicht festgelegt ist. Stattdessen kann die Magnetisierung in einer von zwei Richtungen entlang einer Achse (der „leichten" Achse) ausgerichtet sein, die in der Ebene der freien Schicht 14 liegt. Wenn die Magnetisierung der festgelegten und der freien Schicht 12 und 14 in derselben Richtung ist, wird die Ausrichtung als „parallel" bezeichnet (angezeigt durch den Pfeil P). Wenn die Magnetisierung der festgelegten und der freien Schicht 12 und 14 in entgegengesetzten Richtungen vorliegt, wird die Ausrichtung als „antiparallel" bezeichnet (wie durch den Pfeil A angezeigt wird).
  • Die festgelegte und freie Schicht 12 und 14 sind durch eine isolierende Tunnelbarriere 16 getrennt. Die isolierende Tunnelbarriere 16 erlaubt, dass eine quantenmechanische Tunnelung zwischen der festgelegten und der freien Schicht 12 und 14 auftritt. Dieses Tunnelungsphänomen ist elektronenspinabhängig, wodurch der Widerstand des SDT-Übergangs 10 zu einer Funktion der relativen Ausrichtungen der Magnetisierung der festgelegten und der freien Schicht 12 und 14 wird. Zum Beispiel ist der Widerstand des SDT-Übergangs 10 ein erster Wert (R), wenn die Magnetisierungsausrichtung der festgelegten und freien Schicht 12 und 14 antiparallel ist, und ein zweiter Wert (R + ΔR), wenn die Magnetisierungsausrichtung parallel ist.
  • Magnetfelder (Hx, Hy), können an den SDT-Übergang 10 angelegt werden, durch Liefern von Strömen (Iy, Ix) zu dem ersten und dem zweiten Leiter 18 und 20, die den SDT-Übergang 10 kontaktieren. Wenn die Leiter 18 und 20 orthogonal sind, sind die angelegten Magnetfelder (Hx, Hy) ebenfalls orthogonal.
  • Wenn ausreichend große Ströme (Ix, Iy) durch die Leiter 18 und 20 geleitet werden, verursacht das kombinierte Magnetfeld (Hy + Hx) in der Nähe der freien Schicht 14, dass sich die Magnetisierung der freien Schicht 14 von der parallelen Ausrichtung zu der antiparallelen Ausrichtung oder umgekehrt dreht. Zum Beispiel verursacht ein ausreichender Strom Ix, dass die Magnetisierung antiparallel ist, wohingegen ein ausreichender Strom Iy verursacht, dass die Magnetisierung parallel ist.
  • Stromstärken können so ausgewählt werden, dass das kombinierte Magnetfeld (Hx + Hy) das Schaltfeld der freien Schicht 14 überschreitet, aber das Schaltfeld der festgelegten Schicht 12 nicht überschreitet.
  • Die Stärke von einem oder beiden Schreibströmen (Ix, Iy) kann jedoch reduziert werden, wenn der SDT-Übergang 10 erwärmt wird. Die Koerzivität eines Magnetfilms verringert sich mit steigender Temperatur. Ein Erhöhen der Temperatur des SDT-Übergangs 10 reduziert die Koerzivität (Hc) des SDT-Übergangs 10, wie in 2A und 2B gezeigt ist. 2A zeigt die Koerzivität (Hc) bei Raumtemperatur, während 2B die Koerzivität (Hc) bei 50°C über Raumtemperatur zeigt. Bei der erhöhten Temperatur schaltet der SDT-Übergang 10 von einem hohen Widerstandszustand zu einem niedrigen Widerstandszustand und umgekehrt in Gegenwart eines niedrigeren kombinierten Magnetfeldes (Hx + Hy). Daher ermöglicht das Erwärmen des SDT-Übergangs 10, dass die Größe von einem oder beiden der Schreibströme (Ix, Iy) reduziert wird. Wenn andererseits die Größen der Schreibströme (Ix, Iy) nicht reduziert werden, schaltet der SDT-Übergang 10 zuverlässiger in Gegenwart des kombinierten Magnetfeldes (Hx + Hy). Die Temperatur und der Schreibstrom können variiert werden, um eine gewünschte Schaltzuverlässigkeit zu erreichen.
  • Wärme kann angewendet und entfernt werden, bevor das kombinierte Magnetfeld (Hx + Hy) angelegt wird, oder die Wärme kann gleichzeitig mit dem kombinierten Magnetfeld (Hx + Hy) angewendet werden. Die freie Schicht 14 kann auf ungefähr 10°C bis 50°C über Umgebungstemperatur erwärmt werden. Allgemeiner ausgedrückt, kann die maximale Heiztemperatur ungefähr 50°C geringer sein, als die Blockierungstemperatur TB (die Temperatur, über der die anti-ferromagnetische Schicht ihre Pinning-Eigenschaften verliert).
  • Zurück bei 1 kann Wärme an die freie Schicht 14 durch einen dritten Leiter 22 angewendet werden, der von dem ersten Leiter 18 durch eine Schicht 22 aus einem elektrisch isolierenden, thermisch leitfähigen Material getrennt ist (z. B. Siliziumnitrid). Obwohl der Strom, der durch den dritten Leiter 22 fließt, ein zusätzliches Magnetfeld erzeugt, ist der dritte Leiter 22 weit genug entfernt von dem SDT-Übergang 10, so dass das zusätzliche Magnetfeld das Schalten nicht nachteilig beeinflusst.
  • Obwohl 1 den dritten Leiter 22 derart zeigt, dass er über dem SDT-Übergang 10 ist, kann der dritte Leiter 22 stattdessen unter dem SDT-Übergang 10 sein. Dritte Leiter 22 können sogar über und unter dem SDT-Übergang 10 sein.
  • Es wird nun Bezug auf 3 genommen, die eine Informationsspeicherungsvorrichtung 110 darstellt, die ein resistives Kreuzpunktarray 112 aus Speicherelementen 114 umfasst. Die Speicherelemente 114 sind in Zeilen und Spalten angeordnet, wobei sich die Zeilen entlang einer x-Richtung erstrecken und die Spalten entlang einer y-Richtung erstrecken. Nur eine relativ geringe Anzahl von Speicherelementen 114 ist gezeigt, um die Darstellung der Informationsspeicherungsvorrichtung 110 zu vereinfachen. In der Praxis können Arrays einer beliebigen Größe verwendet werden.
  • Spuren, die als Wortleitungen 116 funktionieren, erstrecken sich entlang der x-Richtung in einer Ebene auf einer Seite des Speicherzellenarrays 112. Spuren, die als Bitleitungen 118 funktionieren, erstrecken sich entlang der y-Richtung in einer Ebene auf einer benachbarten Seite des Speicherzellenarrays 112. Es kann eine Wortleitung 116 für jede Zeile des Arrays 112 und eine Bitleitung 118 für jede Spalte des Arrays 112 vorliegen. Jedes Speicherelement 114 ist an einem Kreuzungspunkt einer Wortleitung 116 und einer Bitleitung 118 angeordnet.
  • Spuren, die als Heizleitungen 120 funktionieren, erstrecken sich diagonal über das Array 112. Die Heizleitungen 120 können auf dem Array 112, auf der Unterseite des Arrays 112 oder sowohl auf als auch unter dem Array 112 vorgesehen sein. Ein exemplarischer Aufbau einer Heizleitung 120 wird nachfolgend in Verbindung mit 4 beschrieben.
  • Die Informationsspeicherungsvorrichtung 110 umfasst eine Leseschaltung zum Erfassen der Widerstandszustände von ausgewählten Speicherelementen 114 während Leseoperationen, und eine Schreibschaltung zum Liefern von Schreibströmen zu ausgewählten Wortleitungen 116, Bitleitungen 118 und Heizleitungen 120 während Schreiboperationen. Die Leseschaltung ist nicht gezeigt, um die Darstellung der Informationsspeicherungsvorrichtung 110 zu vereinfachen.
  • Die Schreibschaltung umfasst eine erste Stromquelle 122, die mit den Wortleitungen 116 durch eine erste Gruppe von Transistoren 124 gekoppelt ist, und eine zweite Stromquelle 126, die mit den Bitleitungen 118 durch eine zweite Gruppe von Transistoren 128 gekoppelt ist, und eine dritte Stromquelle 130, die mit den Heizleitungen 120 durch eine dritte Gruppe von Transistoren 132 gekoppelt ist.
  • Während einer Schreiboperation decodiert ein Decodierer 134 Adressen Ax und Ay, um eine Wortleitung 116, eine Bitleitung 118 und eine Heizleitung 120 auszuwählen. Der Decodierer 134 wählt eine Wortleitung 116, dadurch, dass sie einem Transistor 124 der ersten Gruppe befiehlt, die Wortleitung 116 mit der ersten Stromquelle 122 zu verbinden, eine Bitleitung 118, dadurch, dass sie einem Transistors 128 der zweiten Gruppe befiehlt, die Bitleitung 118 mit der zweiten Stromquelle 126 zu verbinden, und eine Heizleitung 120 aus, dadurch, dass sie einem Transistor 132 der dritten Gruppe befiehlt, die Heizleitung 120 mit der dritten Stromquelle 130 zu verbinden. Ströme fließen durch die ausgewählte Wort-, Bit- und Heizleitung 116, 118 und 120. Das Speicherelement 114 an dem Kreuzungspunkt der ausgewählten Wort- und Bitleitung 116 und 118 ist dem kombinierten Magnetfeld (Hx + Hy) ausgesetzt. Dieses ausgewählte Speicherelement 114 wird ebenfalls durch die ausgewählte Heizleitung 120 erwärmt. Ein Vorteil von sich diagonal erstreckenden Heizleitungen 120 ist, dass das ausgewählte Element erwärmt wird, aber die halbgewählten Elemente nicht erwärmt werden.
  • 3 zeigt eine einzelne Stromquelle 122 für die Wortleitungen 116, eine einzelne Stromquelle 126 für die Bitleitungen 118 und eine einzelne Stromquelle 130 für die Heizleitungen 120. Bei großen Arrays können mehrere Stromquellen 122 für die Wortleitungen 116 vorgesehen sein, mehrere Stromquellen 126 können für die Bitleitungen 118 vorgesehen sein und mehrere Stromquellen 130 können für die Heizleitungen 120 vorgesehen sein, wodurch jede Stromquelle 122 durch mehrere Wortleitungen 116 gemeinschaftlich verwendet wird, jede Stromquelle 126 durch mehrere Bitleitungen 118 gemeinschaftlich verwendet wird und jede Stromquelle 130 durch mehrere Heizleitungen 120 gemeinschaftlich verwendet wird. Dies ermöglicht ein gleichzeitiges Schreiben auf mehrere Speicherelemente 114.
  • Andere Elemente der Schreibschaltung sind nicht gezeigt. Zum Beispiel zeigt 3 keine Transistoren zum Verbinden von „freien Enden" der Wort-, Bit- und Heizleitung 116, 118 und 120 mit einem Bezugspotential. Ferner sind die Transistoren 124, 128 und 132 und die Stromquellen, die in 3 gezeigt sind, eine Vereinfachung der Schreibschaltung. Eine Schaltungsanordnung zum Liefern von Strom zu den Wort-, Bit- und Heizleitungen 116, 118 und 120 kann auf eine Vielzahl von unterschiedlichen Weisen implementiert sein.
  • Es wird nun Bezug auf 4 genommen, die einen exemplarischen Aufbau der Heizleitung 120 zeigt. Die Heizleitung 120 umfasst Kupferspuren 120a, die durch Heizelemente 120b getrennt sind, die aus Wolfram oder Platin oder einem anderen hochresistiven Metall hergestellt sind. Die Heizelemente 120b sind über den Speicherelementen 114 positioniert.
  • 5A, 5B, 5C und 5D zeigen unterschiedliche Strukturen für die Heizleitungen 120. Bei diesen Strukturen erstrecken sich die Heizleitungen 120 diagonal über das Array 112. Ferner sind Gruppen von Heizleitungen 120 miteinander verbunden, um Schleifen zu bilden. Strom wird zu einem Ende einer Schleife geliefert und das andere Ende der Schleife ist mit einem Bezugspotential verbunden. Dies reduziert die Anzahl von Transistoren. Es ermöglicht ferner, dass Wärme an mehrere Elemente angewendet wird, die durch die selbe Bitleitung gekreuzt werden.
  • 5A zeigt die Heizleitungen 120, angeordnet in einer Mehrzahl von Wegen. Jeder Weg umfasst ein Paar aus in Reihe geschalteten Heizleitungen 120. Ein Ende jedes Wegs ist mit einem Bezugspotential verbunden und das andere Ende jedes Wegs ist mit einer Stromquelle 130 durch einen Transistor 132 gekoppelt. Bei dieser Konfiguration wird Wärme an das ausgewählte Speicherelement 114, aber nicht an halbgewählte Speicherelemente 114, angewendet. Diese Konfiguration verbessert die Halbwähl-Spanne und reduziert die Wahrscheinlichkeit von ungewollten Löschungen.
  • 5B zeigt mehrere Heizleitungen 120, die in Reihe geschaltet sind, um einen einzelnen Weg zu bilden. Ein Ende des einzelnen Wegs ist mit einem Bezugspotential verbunden und das andere Ende des einzelnen Wegs ist mit einer Stromquelle 130 durch einen Transistor 132 gekoppelt. Jede Heizleitung 120 deckt Speicherelemente 114 in benachbarten Zeilen ab.
  • 5C zeigt eine Struktur ähnlich der, die in 5B gezeigt ist, außer dass der Winkel der Heizleitungen 120 unterschiedlich ist. Die Heizleitungen aus 5C decken die Speicherelemente 114 in benachbarten Zeilen nicht ab. Stattdessen deckt jede Heizleitung 120 ein Speicherelement 114 in jeder zweiten Spalte ab.
  • 5D zeigt mehrere Heizleitungen, deren erste Enden miteinander verbunden sind. Schalter 132a ermöglichen, dass Strom zu ausgewählten zweiten Enden der Heizleitungen geliefert wird, und Schalter 132b ermöglichen, dass andere ausgewählte zweite Enden mit einem Bezugspotential verbunden werden. Diese Anordnung ermöglicht, dass jeweils zwei Heizleitungen 120 ausgewählt werden, um einen Weg zu bilden. Zum Beispiel könnten Schalter 132a und 132b ausgewählt werden, um einen Stromweg zu bilden, der durch die gestrichelte Linie angezeigt wird.
  • Die Schalter 132a und 132b können ausgewählt werden, um zu ermöglichen, dass Strom durch mehrere Heizleitungen 120 parallel fließt. Diese Konfiguration ermöglicht gleichzeitige Schreibvorgänge.
  • Blöcke der Strukturen, die oben beschrieben sind, können über ein großes Array wiederholt werden. Zum Beispiel könnte ein großes Array eine Mehrzahl von Schreibschaltungen und Gruppen von Bitleitungen umfassen, die mit jeder Schreibschaltung gekoppelt sind. Eine Struktur aus Heizleitungen 120 kann an jede Gruppe von Bitleitungen angelegt werden.
  • Es wird nun Bezug auf 6 genommen, die einen Chip 200 darstellt, der mehrere Pegel oder Ebenen 202 aus resistiven Kreuzpunktspeicherzellenarrays aufweist. Die Ebenen 202 sind auf einem Substrat 204 gestapelt und durch isolierendes Material getrennt (nicht gezeigt), wie z. B. Siliziumdioxid. Lese- und Schreibschaltungen können auf dem Substrat 204 hergestellt sein. Die Lese- und Schreibschaltungen können zusätzliche Multiplexer umfassen, zum Auswählen der Ebenen, aus denen gelesen und auf die geschrieben wird. Die Stromquellen können auf dem Chip oder getrennt von dem Chip sein.
  • Eine Informationsspeicherungsvorrichtung des Typs, der hierin beschrieben ist, kann in einer großen Vielzahl von Anwendungen verwendet werden. Zum Beispiel kann die Vorrichtung für eine Langzeit-Datenspeicherung in einem Computer verwendet werden. Eine solche Vorrichtung bietet viele Vorteile (z. B. schnellere Geschwindigkeit, geringere Größe) gegenüber Festplatten und anderen herkömmlichen Langzeit-Datenspeicherungsvorrichtungen.
  • Die Vorrichtung kann in Digitalkameras für eine Langzeit-Speicherung von digitalen Bildern verwendet werden. Sie kann sogar einen DRAM und andere schnelle Kurzzeitspeicher in Computern ersetzen.
  • Die Vorrichtung ist nicht auf das Schalten eines Speicherelements durch Anlegen von zwei orthogonalen Magnetfeldern an das Speicherelement beschränkt. Zum Beispiel kann ein ausgewähltes Speicherelement durch Wärme und nur ein einzelnes Magnetfeld geschaltet werden.
  • Die vorliegende Erfindung ist nicht auf die spezifischen Ausführungsbeispiele beschränkt, die beschrieben wurden und oben dargestellt sind, sondern soll gemäß den Ansprüchen erdacht sein.
  • Die Offenbarungen in der U.S.-Patentanmeldung Nr. 09/758,757, aus der diese Anmeldung Priorität beansprucht, und in der Zusammenfassung, die diese Anmeldung begleitet, sind hierin durch Bezugnahme aufgenommen.

Claims (10)

  1. Eine Informationsspeicherungsvorrichtung (110), die folgende Merkmale umfasst: ein Array (112) aus Magnetspeicherelementen (114), wobei die Speicherelemente (114) in Zeilen und Spalten angeordnet sind und durch entsprechende Wortleitungen (116) und Bitleitungen (118) adressiert werden; und eine Mehrzahl von Heizelementen (120b) für die Speicherelemente (114), dadurch gekennzeichnet, dass die Mehrzahl von Heizelementen (120b) in Heizleitungen (120) angeordnet ist, die sich diagonal im Hinblick auf die Wort- (116) und Bit- (118) Leitungen erstrecken.
  2. Eine Vorrichtung gemäß Anspruch 1, bei der die Heizelemente (120b) von den Speicherelementen (114) beabstandet sind.
  3. Eine Vorrichtung gemäß Anspruch 1 oder 2, bei der jede Heizleitung (120) leitfähige Spuren (120a) umfasst, die durch die Heizelemente (120b) getrennt sind.
  4. Eine Vorrichtung gemäß Anspruch 1, 2 oder 3, bei der Gruppen aus Heizleitungen (120) miteinander verbunden sind, um zumindest einen Weg zu bilden.
  5. Eine Vorrichtung gemäß Anspruch 4, bei der die Speicherelemente in Zeilen und Spalten angeordnet sind, wobei sich jede der Heizleitungen (120) im Wesentlichen unter einem Speicherelement (114) in jeder zweiten Spalte erstreckt.
  6. Eine Vorrichtung gemäß Anspruch 4, bei der die Speicherelemente in Zeilen und Spalten angeordnet sind, wobei sich jede der Heizleitungen (120) im Wesentlichen unter Speicherelementen (114) in benachbarten Zeilen erstreckt.
  7. Eine Vorrichtung gemäß Anspruch 4, 5 oder 6, bei der die Heizleitungen (120) jeder Gruppe in Reihe geschaltet sind.
  8. Eine Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Heizleitungen (120) erste Enden aufweisen, die miteinander verbunden sind.
  9. Eine Vorrichtung gemäß einem der vorangehenden Ansprüche, die Schalter (124, 128, 132) umfasst, um zu ermöglichen, dass Ströme zu ausgewählten Enden der Heizleitungen (120) geliefert werden.
  10. Eine Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Heizelemente (120b) in der Lage sind, die Temperatur von ausgewählten Speicherelementen (114) während Schreiboperationen um ungefähr 10°C bis 50°C über Umgebungstemperatur zu erhöhen.
DE60114359T 2001-01-11 2001-12-07 Datenspeicheranordnung Expired - Lifetime DE60114359T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/758,757 US6603678B2 (en) 2001-01-11 2001-01-11 Thermally-assisted switching of magnetic memory elements
US758757 2001-01-11

Publications (2)

Publication Number Publication Date
DE60114359D1 DE60114359D1 (de) 2005-12-01
DE60114359T2 true DE60114359T2 (de) 2006-06-22

Family

ID=25052991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60114359T Expired - Lifetime DE60114359T2 (de) 2001-01-11 2001-12-07 Datenspeicheranordnung

Country Status (8)

Country Link
US (2) US6603678B2 (de)
EP (1) EP1225592B1 (de)
JP (1) JP4194781B2 (de)
KR (2) KR20030009054A (de)
CN (1) CN1253895C (de)
DE (1) DE60114359T2 (de)
HK (1) HK1048884B (de)
TW (1) TW519644B (de)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
US6687178B1 (en) * 2001-02-23 2004-02-03 Western Digital (Fremont), Inc. Temperature dependent write current source for magnetic tunnel junction MRAM
JP2002368196A (ja) * 2001-05-30 2002-12-20 Internatl Business Mach Corp <Ibm> メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
FR2829867B1 (fr) 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
WO2003065377A1 (fr) * 2002-02-01 2003-08-07 Hitachi, Ltd. Memoire
US6912152B2 (en) 2002-02-22 2005-06-28 Kabushiki Kaisha Toshiba Magnetic random access memory
SG115462A1 (en) * 2002-03-12 2005-10-28 Inst Data Storage Multi-stage per cell magnetoresistive random access memory
KR100829557B1 (ko) * 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
JP4078912B2 (ja) * 2002-07-26 2008-04-23 ソニー株式会社 磁気記憶装置
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
US7023723B2 (en) * 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
DE10301092B4 (de) * 2003-01-14 2006-06-29 Infineon Technologies Ag MRAM-Speicherzelle
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
WO2005001490A2 (en) * 2003-06-23 2005-01-06 Nve Corporation Thermally operated switch control memory cell
US6906941B2 (en) * 2003-07-22 2005-06-14 Hewlett-Packard Development Company, L.P. Magnetic memory structure
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US6961263B2 (en) * 2003-09-08 2005-11-01 Hewlett-Packard Development Company, L.P. Memory device with a thermally assisted write
US6865105B1 (en) 2003-09-22 2005-03-08 Hewlett-Packard Development Company, L.P. Thermal-assisted switching array configuration for MRAM
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
KR100653708B1 (ko) * 2004-11-03 2006-12-04 삼성전자주식회사 발열체를 갖는 자기 램 소자의 구동 방법들
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7369428B2 (en) * 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
US20060281258A1 (en) * 2004-10-06 2006-12-14 Bernard Dieny Magnetic tunnel junction device and writing/reading method for said device
FR2860910B1 (fr) * 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US6911685B2 (en) 2003-10-10 2005-06-28 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
WO2005036558A1 (en) * 2003-10-14 2005-04-21 Agency For Science, Technology And Research Magnetic memory device
US6819586B1 (en) 2003-10-24 2004-11-16 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
US7522446B2 (en) * 2003-10-31 2009-04-21 Samsung Electronics Co., Ltd. Heating MRAM cells to ease state switching
US7257018B2 (en) * 2003-12-12 2007-08-14 Macronix International Co., Ltd. Method and apparatus for a low write current MRAM having a write magnet
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
US7193889B2 (en) 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
US7057920B2 (en) * 2004-04-26 2006-06-06 Hewlett-Packard Development Company, L.P. Two conductor thermally assisted magnetic memory
US7102921B2 (en) * 2004-05-11 2006-09-05 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7372116B2 (en) 2004-06-16 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
NO20042771D0 (no) * 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
US7061037B2 (en) * 2004-07-06 2006-06-13 Maglabs, Inc. Magnetic random access memory with multiple memory layers and improved memory cell selectivity
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
FR2880177B1 (fr) 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
US7196955B2 (en) * 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7486545B2 (en) * 2005-11-01 2009-02-03 Magic Technologies, Inc. Thermally assisted integrated MRAM design and process for its manufacture
US7633039B2 (en) * 2006-08-31 2009-12-15 Infineon Technologies Ag Sensor device and a method for manufacturing the same
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
FR2922368A1 (fr) * 2007-10-16 2009-04-17 Commissariat Energie Atomique Procede de fabrication d'une memoire cbram ayant une fiabilite amelioree
US7706176B2 (en) * 2008-01-07 2010-04-27 Qimonda Ag Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US7978505B2 (en) * 2009-01-29 2011-07-12 Headway Technologies, Inc. Heat assisted switching and separated read-write MRAM
US8053255B2 (en) * 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7916528B2 (en) 2009-03-30 2011-03-29 Seagate Technology Llc Predictive thermal preconditioning and timing control for non-volatile memory cells
US8724393B2 (en) 2011-05-02 2014-05-13 Macronix International Co., Ltd. Thermally assisted flash memory with diode strapping
US8611141B2 (en) * 2011-09-21 2013-12-17 Crocus Technology Inc. Magnetic random access memory devices including heating straps
US8611140B2 (en) * 2011-09-21 2013-12-17 Crocus Technology Inc. Magnetic random access memory devices including shared heating straps
US8902643B2 (en) * 2011-10-10 2014-12-02 Crocus Technology Inc. Apparatus, system, and method for writing multiple magnetic random access memory cells with a single field line
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
EP3023803B1 (de) * 2014-11-19 2020-03-18 Crocus Technology S.A. MLU-Messzelle zur Abtastung eines externen Magnetfeldes und magnetische Sensorvorrichtung mit der MLU-Zelle
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR20170132510A (ko) 2016-05-24 2017-12-04 에스케이하이닉스 주식회사 저항변화 메모리 장치 및 동작 방법
US20220293140A1 (en) * 2021-03-12 2022-09-15 Micron Technology, Inc. Heater devices for microelectronic devices and related microelectronic devices, modules, systems and methods

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1524309A (fr) * 1967-03-29 1968-05-10 Centre Nat Rech Scient Mémoires d'informations binaires à structures magnétiques en couches minces
JPS5720463A (en) * 1980-07-14 1982-02-02 Toshiba Corp Semiconductor memory device
JPS6150277A (ja) 1984-08-18 1986-03-12 Matsushita Electric Ind Co Ltd 磁気記憶素子およびその製造方法
AU600576B2 (en) * 1987-04-24 1990-08-16 Sony Corporation Thermomagnetic recording method applying power modulated laser on a magnetically coupled multi-layer structure of perpendicular anisotropy magnetic film
JP2574911B2 (ja) 1990-01-10 1997-01-22 シャープ株式会社 光磁気記録方法
JPH0423293A (ja) * 1990-05-18 1992-01-27 Toshiba Corp 磁気メモリセル及び磁性薄膜
US5169485A (en) * 1991-03-07 1992-12-08 Bell Communications Research, Inc. Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element
JP2815100B2 (ja) 1991-10-30 1998-10-27 シャープ株式会社 不揮発性記録装置
US5444651A (en) * 1991-10-30 1995-08-22 Sharp Kabushiki Kaisha Non-volatile memory device
US5396455A (en) * 1993-04-30 1995-03-07 International Business Machines Corporation Magnetic non-volatile random access memory
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
JPH0927154A (ja) * 1995-07-10 1997-01-28 Fujitsu Ltd 光磁気ディスク装置
JP3585674B2 (ja) * 1996-11-21 2004-11-04 ローム株式会社 半導体記憶装置
US5761110A (en) * 1996-12-23 1998-06-02 Lsi Logic Corporation Memory cell capable of storing more than two logic states by using programmable resistances
DE69835475D1 (de) * 1997-04-28 2006-09-21 Canon Kk Magnetisches Dünnfilmspeicherelement unter Verwendung des GMR-Effekts und magnetischer Dünnfilmspeicher
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
JP4129090B2 (ja) 1998-10-08 2008-07-30 Ｔｄｋ株式会社 磁性薄膜メモリ素子および磁性薄膜メモリ
US6016290A (en) 1999-02-12 2000-01-18 Read-Rite Corporation Read/write head with shifted waveguide
JP2000285668A (ja) 1999-03-26 2000-10-13 Univ Nagoya 磁気メモリデバイス
JP2000349217A (ja) 1999-06-09 2000-12-15 Matsushita Electric Ind Co Ltd 電子部品、この電子部品を実装した電子機器およびその製造方法
US6535416B1 (en) * 1999-06-18 2003-03-18 Nve Corporation Magnetic memory coincident thermal pulse data storage
US6163477A (en) 1999-08-06 2000-12-19 Hewlett Packard Company MRAM device using magnetic field bias to improve reproducibility of memory cell switching
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
JP3910372B2 (ja) 2000-03-03 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ストレージ・システム及び書き込み方法
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
US6911685B2 (en) * 2003-10-10 2005-06-28 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
US6819586B1 (en) * 2003-10-24 2004-11-16 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
US6930369B2 (en) * 2003-11-14 2005-08-16 Hewlett-Packard Development Company, L.P. Thin film device and a method of providing thermal assistance therein
US7196955B2 (en) * 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7180770B2 (en) * 2005-03-24 2007-02-20 Hewlett-Packard Development Company, L.P. Series diode thermally assisted MRAM

Also Published As

Publication number Publication date
HK1048884A1 (en) 2003-04-17
HK1048884B (zh) 2006-12-22
US6603678B2 (en) 2003-08-05
KR20030009054A (ko) 2003-01-29
TW519644B (en) 2003-02-01
EP1225592A2 (de) 2002-07-24
KR100901488B1 (ko) 2009-06-08
JP4194781B2 (ja) 2008-12-10
US7339817B2 (en) 2008-03-04
KR20080089319A (ko) 2008-10-06
EP1225592B1 (de) 2005-10-26
CN1365117A (zh) 2002-08-21
EP1225592A3 (de) 2003-01-22
CN1253895C (zh) 2006-04-26
US20030123282A1 (en) 2003-07-03
DE60114359D1 (de) 2005-12-01
JP2002245774A (ja) 2002-08-30
US20020089874A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
DE60114359T2 (de) Datenspeicheranordnung
DE69932589T2 (de) Magnetischer tunnelübergang mit geringer umschaltfeldstärke für magnetische mehrzustandsspeicherzelle
DE60021997T2 (de) Magnetischer MRAM Speicher mit einer darin integrierten Halbleiteranordnung
DE69930129T2 (de) Mram speicher mit mehreren speicherbanken
DE102006008264B4 (de) MRAM Zelle mit Domänenwandumschaltung und Feldauswahl
DE69937259T2 (de) Nichtflüchtiges Speicherregister
DE60205193T2 (de) Speicherleseverstärker
DE60219526T2 (de) Magnetische tunnelübergangseinrichtung, speicher und schreibe- und lese- verfahren unter verwendung einer solchen
DE102005035166B4 (de) Magnetisches Speicherelement mit magnetischer Durchführung und magnetischem Sensorelement sowie magnetischem Direktzugriffsspeicher
DE10249869B4 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
DE112017005863T5 (de) Mram mit spin-akkumulations-drehmoment
DE602004004253T2 (de) Gleichzeitiges lesen von und schreiben in verschiedene speicherzellen
DE102018115209A1 (de) Crosspoint-Spin-Akkumulations-Drehmoment-MRAM
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE10235424A1 (de) Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE10215117A1 (de) Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung
DE102019116096A1 (de) Senkrechte sot-mram-speicherzelle unter verwendung von spin-swapping- induziertem spinstrom
DE102005035165B4 (de) Magnetischer Speicher mit statischem magnetischen Verschiebungsfeld
DE60301294T2 (de) Magnetspeichervorrichtungen
DE102004030587A1 (de) Thermisch gestützte magnetische Speicherstrukturen
DE102005052508A1 (de) Referenz-Strom-Quelle für Strom-Erfass-Verstärker und programmierbarer Widerstand konfiguriert mit magnetischen Tunnelübergang-Zellen
DE60311954T2 (de) Magnetischer Direktzugriffspeicher zur Speicherung von Informationen unter Verwendung des Magnetoresistiveffekts
DE102005046425A1 (de) Array resistiver Speicherzellen und Verfahren zum Erfassen von Widerstandswerten solcher Zellen
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, 85

8327 Change in the person/name/address of the patent owner

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, GYEONGGI, KR