DE69937259T2 - Nichtflüchtiges Speicherregister - Google Patents

Nichtflüchtiges Speicherregister Download PDF

Info

Publication number
DE69937259T2
DE69937259T2 DE69937259T DE69937259T DE69937259T2 DE 69937259 T2 DE69937259 T2 DE 69937259T2 DE 69937259 T DE69937259 T DE 69937259T DE 69937259 T DE69937259 T DE 69937259T DE 69937259 T2 DE69937259 T2 DE 69937259T2
Authority
DE
Germany
Prior art keywords
channel transistor
magnetic
magnetic means
holding device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69937259T
Other languages
English (en)
Other versions
DE69937259D1 (de
Inventor
Jason B. Minneapolis Gadbois
Jeff S. Medina Sather
Allan Jr. Anoka Thurst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE69937259D1 publication Critical patent/DE69937259D1/de
Publication of DE69937259T2 publication Critical patent/DE69937259T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356008Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/45Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Static Random-Access Memory (AREA)

Description

  • Hintergrund der Erfindung
  • Diese Erfindung bezieht sich auf das Gebiet von elektronischen Speichervorrichtungen und genauer gesagt auf nichtflüchtige Speicherelemente, die einen gewünschten Zustand annehmen, wenn Leistung angelegt wird.
  • Die meisten digitalen elektronischen Vorrichtungen verwenden sowohl Logik-Gates als auch Speicherelemente, um Anfangs-Zwischen- und/oder End-Daten zu speichern. Die Speicherelemente werden verwendet, um anfängliche, dazwischenliegende und/oder abschließende Daten zu speichern. Die Logik-Gates werden verwendet, um die Daten den Speicherelementen bereitzustellen oder die Daten von diesen zu empfangen, und führen die notwendige Datenmanipulation durch. Bei einem typischen digitalen System sind die grundlegenden Speicher- oder Speicherelemente bistabile Logikschaltungen, die als Halteelemente Clatching elements bekannt sind. Es gibt zahlreiche Arten von Halteelementen, beispielsweise D-Haltevorrichtungen, RS-Haltevorrichtungen, JK-Haltevorrichtungen etc. Diese Halteelemente werden häufig kombiniert, um verschiedene Formen von Flipflops oder anderen Speichervorrichtungen zu bilden.
  • Halteelemente verwenden typischerweise einen oder mehrere Rückkopplungspfade, die eine gerade Anzahl von Inversionen aufweisen. Durch Bereitstellen einer geraden Anzahl von Inversionen verstärkt der Rückkopplungspfad den Datenzustand des Halteelements. Um einen gewünschten Zustand in das Halteelement zu schreiben, wird der Rückkopplungspfad typischerweise übersteuert, oder ein Schalter wird an dem Halteelement bereitgestellt. Das grundlegendste Halteelement umfasst ein Paar von kreuzgekoppelten Invertern. Es gibt jedoch zahlreiche andere bekannte Implementierungen.
  • Herkömmliche Halteelemente leiden unter einer Anzahl von Einschränkungen, von denen einige nachstehend beschrieben werden. Zuerst ist der Anfangszustand eines Halteelements typischerweise unbekannt. Diese Einschränkung kann eine Anzahl von Problemen in einer Schaltung oder einem System verursachen. Beispielsweise wird das Freigabesignal von ausgewählten Ausgangspuffern typischerweise entweder direkt oder indirekt durch den Zustand eines Halteelements gesteuert. Weil die Zustände der Halteelemente beim Hochfahren unbekannt sind, kann einer oder mehrere der Ausgangspuffer gleichzeitig freigegeben werden. Dies ist besonders problematisch, wenn die Ausgangspuffer mit einem bidirektionalen Bus gekoppelt sind, wobei ein Puffer versuchen kann, einen anderen zu übersteuern, wodurch erhebliche Leistung gezogen und möglicherweise Schaden an ausgewählten Schaltungselementen verursacht wird.
  • Um diese und andere Probleme abzuschwächen, erfordern viele Systeme eine Initialisierungsprozedur, die kurz nach dem Hochfahren auszuführen ist. Ein Zweck der Initialisierungsprozedur besteht darin, den Zustand ausgewählter Halteelemente zu initialisieren. Die Initialisierungsprozedur kann beispielsweise ausgewählte Halteelemente zurücksetzen, um die Ausgangspuffer einer Schaltung oder eines Systems zu sperren. Im Allgemeinen initialisiert die Initialisierungsprozedur ausgewählte Halteelemente, um die Vorrichtung für die anschließende Verarbeitung vorzubereiten. Das Erfordern einer Initialisierungsprozedur erhöht die Zeit, die erforderlich ist, um das System zu booten.
  • Eine weitere diesbezügliche Einschränkung vieler herkömmlicher Halteelemente ist, dass darin gespeicherte Daten verloren gehen, wenn die Strom- oder Spannungsversorgung verloren geht oder anderweitig unterbrochen wird. Beispielsweise gehen, wenn ein Personal-Computer oder ein anderes Datenverarbeitungssystem Strom- oder Spannungsversorgung verliert, die in den Halteelementen gespeicherte Daten verloren. Wenn die Strom- oder Spannungsversorgung wiederhergestellt wird, nimmt das Datenverarbeitungssystem einen Anfangszustand an, der sich nicht auf den Zustand des Datenverarbeitungssystems vor dem Strom- oder Spannungsversorgungsverlust bezieht. Häufig geht viel von der Verarbeitung verloren, die koinzidierend mit oder vor dem Strom- oder Spannungsversorgungsverlust abgeschlossen wird, oder muss rekonstruiert und/oder erneut ausgeführt werden, was eine zeitintensive und mühsame Aufgabe sein kann.
  • Bei Anwendungen mit hoher Zuverlässigkeit können eine primäre Strom- oder Spannungsversorgungsquelle und eine Hilfs-Strom- oder Spannungsversorgungsquelle bereitgestellt werden, um die Wahrscheinlichkeit zu verringern, dass die Halteelemente einen Strom- oder Spannungsversorgungsverlust erfahren werden. Bei derartigen Systemen wird eine Hilfs-Strom- oder Spannungsversorgungsquelle verwendet, wenn die primäre Strom- oder Spannungsversorgung ausfällt. Eine Einschränkung dieser Vorgehensweise besteht darin, dass ein erheblicher Zusatzaufwand, einschließlich einer Hilfs-Strom- oder Spannungsversorgungsquelle, eines Strom- oder Spannungsversorgungsverschlechterungs-Erfassungsmechanismus und eines Strom- oder Spannungsversorgungsabschaltungsmechanismus erforderlich ist. Außerdem ist die Hilfs-Strom- oder Spannungsversorgungsquelle häufig eine Batterie oder dergleichen, die eine begrenzte Lebensdauer aufweist. Daher kann, falls die primäre Strom- oder Spannungsversorgungsquelle für eine verlängerte Zeitspanne ausfällt, die Hilfs-Strom- oder Spannungsversorgungsquelle ebenfalls ausfallen, was bewirkt, dass die Halteelemente die darin gespeicherten Daten verlieren.
  • Eine weitere Vorgehensweise zum Minimieren des Verlusts von Daten nach einem Strom- oder Spannungsversorgungsausfall besteht darin, einen Audit-Trail bzw. ein elektronisches Logbuch für jede dem System vorgebrachte Transaktion beizubehalten. Bei einem derartigen System wird ein Audit-Trail periodisch in ein nichtflüchtiges Speichermedium, wie beispielsweise ein Magnetband oder Festplattenlaufwerk geschrieben. Der Audit-Trail umfasst typischerweise eine Auflistung des Status jeder Transaktion, die dem Prozessor vorgebracht wird. Wenn die Strom- oder Spannungsversorgung ausfällt, verlieren die Halteelemente in dem System die darin gespeicherten Daten, wie oben beschrieben ist. Nachdem die Strom- oder Spannungsversorgung wiederhergestellt ist, kann jedoch der Audit-Trail verwendet werden, um diesen Status jeder Transaktion zu rekonstruieren. Lediglich jene Transaktionen, die nicht abgeschlossen und gespeichert wurden, müssen zur Verarbeitung erneut vorgebracht werden. Dies kann die Menge der Datenverarbeitung beträchtlich verringen, die nach einem Strom- oder Spannungsversorgungsausfall erforderlich ist. Beträchtliche Zeit und Ressourcen sind jedoch typischerweise erforderlich, um die Audit-Traildaten zu lesen und den Status jeder Transaktion zu bestimmen.
  • Eine Veröffentlichung von Delbert Ballard mit dem Titel „Computer Memory Storage Device" ( US-Patent Nr. 3 573 485 ) offenbart eine Flipflop-Schaltung, die mit einem Paar von elektronischen Schalteelementen gebildet wird. Ein passives Speicherelement ist in der Schaltung mit mindestens einem dieser Schalteelemente als ein Impedanzkoppler verbunden. Ein zu speicherndes digitales Signal wird in das passive Speicherelement geschrieben, wodurch seine wirksame Impedanz in der Schaltung geändert wird.
  • Eine Veröffentlichung von James Daughton mit dem Titel „Differential Arrangement Magnetic Memory Cell" ( US-Patent 4 751 677 ) offenbart eine Speicherzelle mit einer Mehrzahl von Speicherstrukturen. Zwei magnetoresistive Speicherzellen werden in eine bistabile Schaltung oder Flipflop angeordnet.
  • Eine Veröffentlichung von Motorola, Inc. ( europäische Patentanmeldung 0 776 011 A2 ) mit dem Titel „Magnetic Memory and Method Transfer" offenbart einen Magnetspeicher, der ein Magnetmaterial benutzt, um ein Magnetfeld in einem magnetischen Speicherzellenelement zu konzentrieren.
  • Die EP 0 293 231 offenbart einen Direktzugriffspeicher, der eine Mehrzahl von Speicherzellen aufweist. Jede Zelle umfasst ein magnetisches Speicherelement. Das Magnetspeicherelement umfasst einen dünnen Film aus Magnetmaterial, der auf einem Halbleiter-Substrat angeordnet ist, und ferner darauf Transistoren angeordnet hat, die in einer Flipflop-Konfiguration verbunden sind.
  • Es ist daher wünschenswert, ein Halteelement bereitzustellen, das einen gewünschten Zustand beim Hochfahren annimmt. Dies kann den Bedarf für eine Initialisierungsprozedur verringern oder eliminieren. Es ist ebenfalls wünschenswert, ein Halteelement bereitzustellen, das keine Daten verliert, wenn die Strom- oder Spannungsversorgung verloren geht oder anderweitig unterbrochen wird. Dies kann den Bedarf verringern, eine Hilfs-Strom- oder Spannungsversorgungsquelle und/oder Audit-Trailsystem oder dergleichen bereitzustellen.
  • Zusammenfassung der Erfindung
  • Die Erfindung stellt einen nichtflüchtigen Speicher gemäß Anspruch 1 bereit.
  • Die Haltevorrichtung kann die Merkmale eines oder mehrerer der abhängigen Ansprüche 1 bis 13 umfassen.
  • Die Erfindung überwindet viele der Nachteile des Standes der Technik durch Bereitstellen eines bistabilen Halte- oder Speicherelements, das einen bekannten Anfangszustand beim Hochfahren annimmt. Die Erfindung stellt ebenfalls ein Halteelement bereit, das keine Daten verliert, wenn die Strom- oder Spannungsversorgung verloren geht oder anderweitig unterbrochen wird. Dies wird durch Aufnehmen eines oder mehrerer Magnetmittel oder Elemente benachbart dem Halteelement erreicht. Die Magnetmittel oder Elemente weisen vorzugsweise mindestens zwei stabile magnetoresistive Zustände auf. Durch Programmieren der Magnetelemente auf geeignete Widerstandswerte kann das Halteelement einen gewünschten oder bekannten Anfangszustand beim Hochfahren annehmen. Indem die Magnetelemente jedes Mal programmiert werden, wenn das Halteelement während des normalen Funktionsbetriebs beschrieben wird, können darin gespeicherten Daten nicht verloren gehen, wenn die Strom- oder Spannungsversorgung verloren oder anderweitig unterbrochen wird.
  • Ein Halte- oder Speicherelement kann durch eine Strom- oder Spannungsversorgung angeschaltet werden und selektiv ein Datenbit mit einem oder zwei stabilen Zuständen speichern. Ein erstes Magnetelement kann zwischen einem ersten Abschnitt des Halteelements oder der Strom- oder Spannungsversorgung angeordnet sein. Das erste Magnetelement kann einen ersten magnetisch programmierbaren Widerstand bereitstellen, der das Halteelement veranlasst, einen gewünschten der beiden stabilen Zustände beim Hochfahren der Strom- oder Spannungsversorgung anzunehmen. Ein zweites Magnetelement kann ebenfalls zwischen einem zweiten Abschnitt des Halteelements und der Strom- oder Spannungsversorgung angeordnet sein, um einen zweiten magnetisch programmierbaren Widerstand bereitzustellen, der von dem ersten magnetisch programmierbaren Widerstand verschieden sein kann. Das zweite Magnetelement kann dem Halteelement beim Annehmen des gewünschten der beiden stabilen Zustände beim Hochfahren der Strom- oder Spannungsversorgung helfen.
  • Eine Eingangsspannungsversorgungsschaltung benachbart dem Halteelement kann sowohl einen ersten Widerstand als auch ein erstes Magnetelement aufweisen, wobei der erste Widerstand und das erste Magnetelement in einer Halbbrücken-Konfiguration verbunden sind. Die Eingangsspannung kann dann von dem Verbinden des ersten Widerstands und des ersten Magnetelements bereitgestellt werden. Durch Programmieren des ersten Magnetelements, den geeigneten Widerstandswert aufzuweisen, kann die Eingangsspannung eingestellt werden, um den gewünschten Zustand in das Halteelement beim anfänglichen Hochfahren zu schreiben. Die Eingangsspannungversorgungsschaltung kann ferner einen zweiten Widerstand und ein zweites Magnetelement aufweisen, wobei der zweite Widerstand und das zweite Magnetelement in einer zweiten Halbbrückenkonfiguration verbunden sind. Die Eingangsspannung kann dann zwischen dem Verbinden des ersten Widerstands und des ersten Magnetelements und dem Verbinden des zweiten Widerstands und des zweiten Magnetmittels oder Elements bereitgestellt werden.
  • Um die Eingangsspannungs-Amplitude zu maximieren, wird das erste Magnetelement vorzugsweise in einen vorbestimmten der beiden magnetischen programmierbaren Widerstandswerte programmiert, und das zweite Magnetelement wird vorzugsweise in den entgegengesetzten der beiden magnetisch programmierbaren Widerstandswerte programmiert. Dies nimmt natürlich an, dass sowohl das erste als auch das zweite Magnetelement in benachbarten Zweigen der entsprechenden Halbbrückenschaltungen positioniert sind. Es wird in Erwägung gezogen, dass ein Selektor zwischen der Eingangsspannungsversorgungsschaltung und dem Halteelement positioniert sein kann, um dem Speicherelement die Eingangsspannung selektiv bereitzustellen. Der Selektor wird vorzugsweise aktiviert, nachdem das Hochfahren im Gange oder abgeschlossen ist.
  • Es wird in Erwägung gezogen, dass Magnetelemente programmiert werden können, indem ein Schreibstrom benachbart den entsprechenden Magnetelementen geleitet wird. Der Schreibstrom magnetisiert die Magnetelemente in einen von zwei stabilen Magnetzuständen. Der Magnetzustand steuert den Widerstandswert des entsprechenden Magnetelements. Durch Ändern der Richtung des Schreibstroms bezogen auf das entsprechende Magnetelement kann der Magnetzustand und somit der Widerstand des Magnetelements geändert werden.
  • Wie oben angegeben ist, ist es wünschenswert, das erste Magnetelement in einen Zustand und das zweite Magnetelement in den entgegengesetzten Zustand zu programmieren (d. h. zu beschreiben). Die ersten und zweiten Magnetelemente können in entgegengesetzte Zustände durch Verwenden einer einzigen Schreibleitung geschrieben werden. Die einzige Schreibleitung wird ausgelegt, um sich dem ersten Magnetelement aus einer ersten Richtung und dem zweiten Magnetelement aus einer entgegengesetzten Richtung zu nähern. Bei dieser Konfiguration erzeugt der durch die Schreibleitung laufende Schreibstrom ein Magnetfeld, das das erste Magnetelement aus einer ersten Richtung und das zweite Magnetelement aus der entgegengesetzten Richtung schneidet. Demgemäß schreibt der Schreibstrom einen ersten Zustand in das erste Magnetelement und einen entgegengesetzten Zustand in das zweite Magnetelement. Durch Wählen der Richtung des Schreibstroms können die ersten und zweiten Magnetelemente in gewünschte jedoch entgegengesetzte Zustände geschrieben werden.
  • Eine Schreibleitung mit zwei getrennten Schichten kann bereitgestellt werden. Vorzugsweise wird eine obere Schicht über dem Magnetelement und eine untere Schicht unter dem Magnetelement bereitgestellt. Strom kann in einer einzigen Richtung, beispielsweise von links nach rechts, durch eine ausgewählte der beiden Schichten bereitgestellt werden. Wenn Strom durch die obere Schicht bereitgestellt wird, wird ein Zustand in das Magnetelement geschrieben. Wenn Strom durch die untere Schicht bereitgestellt wird, wird der entgegengesetzte Zustand in das Magnetelement geschrieben.
  • Zwei Schichten können elektrisch an einer Seite des Magnetelements verbunden sein. Bei dieser Konfiguration fließt Strom durch die obere Schicht durch die Verbindung und zurück durch die untere Schicht oder umgekehrt. Die durch die obere Schicht und die untere Schicht bereitgestellten Magnetfelder sind somit additiv, wodurch das Magnetfeld an dem Magnetelement erhöht und der Strom, der erforderlich ist, um die Vorrichtung anzuschalten, potentiell verringert wird.
  • Es wird in Erwägung gezogen, dass die Magnetelemente Materialien vom AMR-Typ, Materialien vom GMR-Typ, Materialien vom CMR-Typ, spinabhängige Vorrichtungen vom Tunneltyp, Vorrichtungen vom Spinventiltyp oder irgendein anderes Magnetmaterial oder irgendeine andere Vorrichtung aufweisen können. Die Magnetelemente können "Pseudo"-Spinventilstrukturen sein. Eine Pseudo-Spinventilstruktur umfasst vorzugsweise ein elektrisch leitendes, magnetisch isolierendes Material, wie beispielsweise Cu, das zwischen zwei relativ harten aktiven ferromagnetischen Schichten, wie beispielsweise CoFe, angeordnet ist. Die beiden relativ harten aktiven ferromagnetischen Schichten umfassen vorzugsweise eine obere aktive ferromagnetische Schicht und eine untere aktive ferromagnetische Schicht. Die weicheren Mantelschichten aus Permalloy (NiCoFe) von einer herkömmlichen Spinventilstruktur, wie beispielsweise in dem US-Patent Nr. 5 595 830 an Daughton beschrieben ist, werden vorzugsweise entfernt.
  • Die obere aktive ferromagnetische Schicht ist vorzugsweise die Speicherschicht und die untere aktive ferromagnetische Schicht ist vorzugsweise eine harte Schicht. Um den Magnetisierungsvektor der oberen Speicher zu erlauben, sich als Antwort auf einen Schreibstrom zu drehen, wird die Dicke der oberen Speicherschicht bezogen auf die untere harte Schicht verringert. Der Unterschied in der Dicke der beiden ferromagnetischen Schichten erzeugt ein Differential in den Koerzitivkräften der beiden Schichten. Die Koerzitivkraft der dünneren Speicherschicht ist ausreichend klein, um dem Magnetisierungsvektor zu erlauben, sich als Antwort auf einen Schreibstrom zu drehen. Für Halteelemente wird die Koerzitivkraft der dünneren Speicherschicht ebenfalls ausreichend groß gemacht, um Entmagnetisierungsfelder der unteren harten Schicht daran zu hindern, den Magnetisierungsvektor der Speicherschicht anti-parallel zu dem Magnetisierungsvektor der harten Schicht zu drehen. Durch Eliminieren der weicheren Mantelschichten aus Permalloy NiCoFe von herkömmlichen Spinventilstrukturen vereinfacht die „Pseudo"-Spinventilstruktur den Filmstapel und somit den Ablagerungsprozess, behält das Material mit hohem Moment im Wesentlichen bei, auf große GMR-Verhältnisse, und erhöht die thermische Stabilität des Bits bei der Verarbeitung.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Aufgaben der Erfindung und viele der begleitenden Vorteile der Erfindung werden ohne Weiteres ersichtlich, wenn diese durch Bezug auf die folgende ausführliche Beschreibung in Verbindung mit den begleitenden Zeichnungen besser verstanden wird, in denen gleiche Bezugsziffern gleiche Teile überall in den Figuren kennzeichnen und in denen zeigen:
  • 1 eine schematische Ansicht einer Speicher-Haltevorrichtung einschließlich einer programmierbaren Eingangsspannungsversorgungsschaltung, die mit einem herkömmlichen Halte- oder Speicherelement gekoppelt ist;
  • 2 eine teilweise perspektivische Ansicht eines Halteelements, das zwei, über der elektronischen Schaltungsanordnung angeordnete Magnetelemente aufweist;
  • 3 eine schematische Ansicht eines magnetischen Halteelements, das veranschaulichende Schreibleitungen zeigt, die über den Magnetelementen liegen;
  • 4 eine schematische Ansicht einer veranschaulichenden Zweischicht-Wortleitungsstruktur zum selektiven Schreiben eines gewünschten Zustands in ein Magnetelement;
  • 5 eine schematische Ansicht noch einer weiteren Zweischicht-Wortleitungsstruktur zum selektiven Schreiben eines gewünschten Zustands in ein Magnetelement;
  • 6A eine veranschaulichende teilweise perspektivische Seitenansicht eines Pseudo-Spinventil-Magnetelements (PSV-Magnetelements);
  • 6B eine veranschaulichende Querschnittsseitenansicht des Pseudo-Spinventil-(PSV)-Magnetelements von 6A; und
  • 7 eine erfindungsgemäße nichtflüchtige Haltevorrichtung.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform
  • 1 ist eine schematische Ansicht einer Speicher-Haltevorrichtung mit einer programmierbaren Eingangsspannungsversorgungsschaltung 10, die mit einem herkömmlichen Halte- oder Speicherelement 12 gekoppelt ist. Die Eingangsspannungsversorgungsschaltung 10 stellt dem Halteelement 12 beim Hochfahren eine Eingangsspannung bereit, wobei die Eingangsspannung eine von zwei Zuständen annimmt. Die Eingangsspannungsversorgungsschaltung 10 umfasst mindestens ein Magnetelement, das mindestens zwei stabile Zustände aufweist. Durch Programmieren des Magnetelements, um den geeigneten Widerstandswert aufzuweisen, kann die Eingangspannung eingestellt werden, um den gewünschten Zustand in das Halteelement 12 beim anfänglichen Hochfahren zu schreiben.
  • Die Eingangsspannungsversorgungsschaltung 10 umfasst sowohl einen ersten Widerstand 14 als auch ein erstes Magnetelement 16, wobei der erste Widerstand 14 und ein erstes Magnetelement 16 in einer ersten Halbbrücken-Konfiguration verbunden sind. Die Eingangsspannung wird dann von der Verbindung 18 des ersten Widerstands und des ersten Magnetelements 16 bereitgestellt. Durch Programmieren des ersten Magnetelements 16, den geeigneten Widerstandswert aufzuweisen, kann die Eingangsspannung eingestellt werden, um den gewünschten Zustand in das Halteelement 12 beim anfänglichen Hochfahren zu schreiben.
  • Die Eingangsspannungsversorgungsschaltung 10 kann ferner einen zweiten Widerstand 20 und ein zweites Magnetelement 22 aufweisen, wobei der zweite Widerstand und das zweite Magnetelement 22 ebenfalls in einer Halbbrücken-Konfiguration verbunden sind. Der erste Widerstand 14, das erste Magnetelement 16, ein zweiter Widerstand 20 und ein zweites Magnetelement 22 bilden eine volle Brückenkonfiguration. Demgemäß kann die Eingangsspannung zwischen der Verbindung 18 des ersten Widerstands 14 und dem ersten Magnetelement 16 und der Verbindung 24 des zweiten Widerstands 20 und des zweiten Magnetelements 22 bereitgestellt werden. Die Eingangsspannung muss ausreichend hoch sein, um das kreuzgekoppelte Inverterpaar des Halteelements 12 zu übersteuern, um ein Schreiben zu bewirken.
  • Um die Eingangsspannungs-Amplitude zu maximieren, wird das erste Magnetelement 16 vorzugsweise in einen gewünschten der beiden magnetisch programmierbaren Widerstandszustände programmiert, und das zweite Magnetelement 22 wird in den entgegengesetzten programmierbaren Widerstandszustand programmiert. Obwohl nicht explizit gezeigt, wird in Erwägung gezogen, dass beide der Magnetelemente 16 und 22 in den oberen Zweigen der Brücke und die beiden Widerstände 14 und 20 in den unteren Zweigen bereitgestellt werden können. Auf ähnliche Weise wird in Erwägung gezogen, dass der zweite Widerstand 20 und das zweite Magnetelement 22 umgekehrt ersetzen können. Bei dieser letzteren Konfiguration kann die maximale Eingangsspannungs-Amplitude durch Programmieren des ersten Magnetelements 16 und des zweiten Magnetelements 22 in den gleichen Zustand erzielt werden.
  • Es wird in Erwägung gezogen, das ein Selektor 28 zwischen der Eingangsspannungsversorgungsschaltung und dem Halteelement 12 positioniert sein kann, um die Eingangsspannung dem Halteelement 12 selektiv zur Verfügung zu stellen. Wie gezeigt ist, kann der Selektor einen ersten Transistor 30 und einen zweiten Transistor 32 aufweisen. Vorzugsweise wird an die Gates der Transistoren 30 und 32 ein Auswahlsignal (Select) geliefert, nachdem das Hochfahren im Gange oder abgeschlossen ist.
  • 2 ist eine teilweise perspektivische Ansicht eines Halteelements mit einer elektronischen Schaltungsanordnung 60 und zwei Magnetelementen 42 und 44, die über der elektronischen Schaltungsanordnung 60 angeordnet sind. Die elektronische Schaltungsanordnung 60 umfasst vorzugsweise ausgewählte Metallverbindungsschichten, Kontaktlöcher und Kontakte, die notwendig sind, um die elektronische Schaltungsanordnung mit den Magnetelementen 42 und 44 zu verbinden. Durch Bereitstellen der Magnetelemente nach dem Kontakt- und Kontaktlochverarbeitung, können höhere Dichten erzielt werden.
  • 3 ist eine schematische Ansicht eines magnetischen Halteelements, das veranschaulichende Schreibleitungen aufweist, die über den Magnetelementen 42 und 44 liegen. Die elektronische Schaltungsanordnung 60 wird unter den Magnetelementen in Phantomlinie gezeigt. Wie oben mit Bezug auf 1 angegeben ist, werden die Magnetelemente 42 und 44 vorzugsweise in einem gewünschten Zustand programmiert. Bei einigen Ausführungsformen ist es wünschenswert, die Magnetelemente 42 und 44 in den gleichen Zustand zu programmieren, während es bei anderen Ausführungsformen wünschenswert ist, die Magnetelemente 42 und 44 in entgegengesetzte Zustände zu programmieren.
  • Die meisten magnetoresistiven Speicherelemente können in einen von zwei Zuständen geschrieben werden. Dies wird typischerweise durchgeführt, indem eine Schreibleitung benachbart den Magnetelementen bereitgestellt und ein Schreibstrom durch die Schreibleitung geleitet wird. Der Schreibstrom erzeugt ein Magnetfeld, das das Magnetelement in einer von zwei Richtungen schneidet. Falls das Magnetfeld das Magnetelement in einer ersten Richtung schneidet, wird das Magnetelement in einen ersten Zustand geschrieben. Falls das Magnetfeld das Magnetelement in einer zweiten Richtung schneidet, wird das Magnetelement in einen zweiten Zustand geschrieben.
  • Mit Bezug insbesondere auf 3 wird eine erste Schreibleitung 70 über dem ersten Magnetelement 42 und eine zweite Schreibleitung 72 über dem zweiten Magnetelement 44 bereitgestellt. Ein „Phantomkästchen" wird bei 74 gezeigt, das unterschiedliche Funktionen abhängig von dem gewünschten Schreibschema darstellen kann. Das Phantomkästchen 74 verbindet einfach die erste Schreibleitung 70 und die zweite Schreibleitung 72. Als solcher kann ein Schreibstrom I1 die erste Schreibleitung 72 hinunter und zurück zu der zweiten Schreibleitung 74 geleitet werden. Unter der Annahme, dass das erste Magnetelement 42 und das zweite Magnetelement 44 jeweils harte Schichten aufweisen, die in der gleichen Richtung, beispielsweise von links nach rechts magnetisiert werden, wie bei 77 gezeigt ist, schreibt der Schreibstrom I1 einen ersten resistiven Zustand in das erste Magnetelement 42 und einen entgegengesetzten resistiven Zustand in das zweite Magnetelement 44. Die Richtung des Schreibstroms kann umgekehrt werden, um den in die ersten und zweiten Magnetelemente 42 und 44 geschriebenen Zustand umzukehren.
  • Das Phantomkästchen 74 kann entweder direkt oder indirekt die erste Schreibleitung 70 und die zweite Schreibleitung 72 mit einer vorbestimmten Spannung, wie beispielsweise Masse, verbinden. Die erste Schreibleitung 70 und die zweite Schreibleitung 72 steuern unabhängig den Schreibzustand der ersten und zweiten Magnetelemente 42 bzw. 44.
  • Das Phantomkästchen 74 kann Logik oder dergleichen aufweisen, um zu helfen, das Schreiben der ersten und zweiten Magnetelemente 42 und 44 zu steuern. Beispielsweise kann das Phantomkästchen 74 einen Schalter aufweisen, der die erste Schreibleitung 70 und die zweite Schreibleitung selektiv verbindet. Dies kann besonders nützlich sein, wenn das erste Schreibsignal 76 und das zweite Schreibsignal 78 mehr als ein Halteelement bedienen. Der Schalter kann ein Grad von Steuerung bereitstellen, über den die Halteelemente während eines bestimmten Schreibzyklus beschrieben werden.
  • 4 ist eine schematische Ansicht einer veranschaulichenden Zweischicht-Wortleitungsstruktur zum selektiven Schreiben eines gewünschten Zustands in ein Magnetelement. Wie oben offenbart ist, können die Magnetelemente programmiert werden, indem ein Schreibstrom benachbart den entsprechenden Magnetelementen geleitet wird. Der Schreibstrom magnetisiert die Magnetelemente in einen von zwei stabilen Magnetzuständen. Durch Ändern der Richtung des Schreibstroms bezogen auf den Magnetisierungsvektor der harten Schicht des entsprechenden Magnetelements kann der Magnetzustand des Magnetelements geändert werden.
  • Die in 4 gezeigte Struktur verwendet eine Zweischicht-Wortleitungsstruktur, um einen von zwei Zuständen in das entsprechende Magnetelement 84 zu schreiben. Die Zweischicht-Wortleitung umfasst eine obere Wortleitung 80 und eine untere Wortleitung 82, wobei die obere Wortleitung 80 über dem Magnetelement 84 und die untere Wortleitung 82 unter dem Magnetelement 84 positioniert ist. Die Enden der oberen und unteren Wortleitungen 80 und 82 sind entweder direkt mit Masse, wie bei 86 gezeigt ist, oder indirekt mit Masse durch einen strombegrenzenden Widerstand oder dergleichen (nicht gezeigt) gekoppelt. Bei dieser Konfiguration kann ein erster Treiber 88 einen Schreibstrom 96 durch die obere Wortleitung 80 bereitstellen, der ein erstes Magnetfeld erzeugt, das parallel zu dem veranschaulichenden Magnetisierungsvektor 92 der harten Schicht 94 ist, der einen ersten Zustand in das Magnetelement 84 schreiben kann. Ein zweiter Treiber 90 kann einen Schreibstrom 98 durch die untere Wortleitung 82 bereitstellen, der ein Magnetfeld erzeugt, das antiparallel zu dem veranschaulichenden Magnetisierungsvektor 92 der harten Schicht 94 ist, der einen entgegengesetzten Zustand in das Magnetelement 84 schreiben kann. Vorzugsweise wird lediglich einer der ersten und zweiten Treiber 88 und 90 zu einer beliebigen Zeit aktiviert.
  • 5 ist eine schematische Ansicht einer weiteren Zweischicht-Wortleitungsstruktur zum selektiven Schreiben eines gewünschten Zustands in ein Magnetelement. Die Struktur ist der Struktur von 4 mit der Ausnahme ähnlich, dass die obere Wortleitung 80 elektrisch mit der unteren Wortleitung 82 durch eine Verbindung verbunden ist, die schematisch bei 100 dargestellt ist. Um einen ersten Zustand in das Magnetelement 84 zu schreiben, stellt der erste Treiber 88 einen Schreibstrom 102 der oberen Wortleitung 80 durch die Verbindung 100, durch die untere Wortleitung 82 und schließlich mit dem zweiten Treiber 90 bereit. Weil die Ströme durch die obere Wortleitung 80 und die untere Wortleitung 82 in entgegengesetzten Richtungen sind, sind die dadurch bereitgestellten Magnetfelder additiv. Dies kann das Magnetfeld an dem Magnetelement 84 bezogen auf die in 4 gezeigte Struktur wirksam verdoppeln, wobei der Schreibstrom potentiell verringert wird, der erforderlich ist, um in das Magnetelement 84 zu schreiben. Um den entgegengesetzten Zustand in das Magnetelement 84 zu schreiben, kann der zweite Treiber 90 einen Schreibstrom 104 an der unteren Wortleitung 82 durch die Verbindung 100, durch die obere Wortleitung 80 und schließlich an dem ersten Treiber 88 bereitstellen. Die durch den Strom 104 in der unteren Wortleitung 82 und in der oberen Wortleitung 80 bereitgestellten Magnetfelder sind erneut additiv, wodurch der Schreibstrom, der erforderlich ist, um in das Magnetelement 84 zu schreiben, potentiell verringert wird.
  • Es wird in Erwägung gezogen, dass die obigen Wortleitungsstrukturen einen Magnetwächter aufweisen können, um das Magnetfeld bei dem Magnetelement weiter zu erhöhen.
  • Die Magnetelemente werden vorzugsweise mit „Pseudo"-Spinventilstrukturen gebildet, wie beispielsweise jene, die in 6A und 6B gezeigt werden. Mit Bezug insbesondere auf 6B umfasst die Pseudo-Spinventilstruktur vorzugsweise eine elektrisch leitende, magnetisch isolierende Schicht 110, die zwischen zwei aktiven ferromagnetischen Schichten 112 und 114 angeordnet ist. Die elektrisch leitende, magnetisch isolierende Schicht 110 wird vorzugsweise aus Cu oder dergleichen gebildet, und die beiden aktiven ferromagnetischen Schichten 112 und 114 werden vorzugsweise aus einem harten Material, wie beispielsweise CoFe oder dergleichen, gebildet. Die weicheren Mantelschichten aus Permalloy (NiCoFe) einer herkömmlichen Spinventilstruktur (wie beispielsweise in dem US-Patent Nr. 5 595 830 an Daugthon beschrieben ist) werden vorzugsweise entfernt, und die untere CoFe-Schicht wird vorzugsweise direkt an einer Tantal-Keimschicht (nicht gezeigt) bereitgestellt.
  • Bei der in 6A und 6B gezeigten Struktur ist die obere aktive ferromagnetische Schicht 112 eine Speicherschicht und die untere aktive ferromagnetische Schicht 114 eine harte Schicht. Um dem Magnetisierungsvektor der oberen Speicherschicht 112 zu erlauben, sich als Antwort auf einen Schreibstrom zu drehen, wird die Dicke der oberen Speicherschicht 112 bezogen auf die untere harte Schicht 114 verringert. Der Unterschied in der Dicke der beiden CoFe-Schichten erzeugt ein Differential in den Koerzitivkräften der beiden Schichten. Die Koerzitivkraft der dünneren Speicherschicht 112 wird ausreichend groß ausgeführt, um die Entmagnetisierungsfelder der unteren harten Schicht 114 daran zu hindern, den Magnetisierungsvektor 116 der Speicherschicht 112 antiparallel zu dem Magnetisierungsvektor der harten Schicht 114 zu drehen. Durch Eliminieren der weicheren Mantelschichten aus Permalloy NiCoFe von herkömmlichen Spinventilstrukturen vereinfacht die „Pseudo"-Spinventilstruktur den Film-Stapel und somit den Aufbringungsprozess, behält das Material mit hohem Moment bei, das für große GMR-Verhältnisse unbedingt notwendig ist, und erhöht die thermische Stabilität der Bit-Durchgangsverarbeitung.
  • 7 zeigt eine erfindungsgemäße nichtflüchtige Haltevorrichtung 40, die durch eine erste Spannung 51 und eine zweite Spannung 53 angetrieben wird, und mit:
    einem ersten p-Kanal-Transistor 46 mit einem Gate-Anschluss, einem Source-Anschluss 50 und einem Drain-Anschluss, wobei der Source-Anschluss des ersten p-Kanal-Transistors 46 mit der ersten Spannung 51 verbunden ist;
    einem ersten n-Kanal-Transistor 48 mit einem Gate-Anschluss, einem Source-Anschluss 52 und einem Drain-Anschluss, wobei der Drain-Anschluss des ersten n-Kanal-Transistors 48 mit dem Drain-Anschluss des ersten p-Kanal-Transistors 46 verbunden ist, und der Gate-Anschluss des ersten n-Kanal-Transistors 48 mit dem Gate-Anschluss des ersten p-Kanal-Transistors 46 verbunden ist;
    einem zweiten p-Kanal-Transistor 62 mit einem Gate-Anschluss, einem Source-Anschluss 66 und einem Drain-Anschluss, wobei der Source-Anschluss 65 des zweiten p-Kanal-Transistors 62 mit der ersten Spannung 51 verbunden ist;
    einem zweiten n-Kanal-Transistor 64 mit einem Gate-Anschluss, einem Source-Anschluss 68 und einem Drain-Anschluss, wobei der Drain-Anschluss des zweiten n-Kanal-Transistors 64 mit dem Drain-Anschluss des zweiten p-Kanal-Transistors 62 verbunden ist, und der Gate-Anschluss des zweiten n-Kanal-Transistors 64 mit dem Gate-Anschluss des zweiten p-Kanal-Transistors 62 verbunden ist;
    wobei der Drain-Anschluss des ersten n-Kanal-Transistors 48 mit dem Gate-Anschluss des zweiten n-Kanal-Transistors 64 verbunden ist, und der Drain-Anschluss des zweiten n-Kanal-Transistors 64 mit dem Gate-Anschluss des ersten n-Kanal-Transistors 48 verbunden ist;
    einem ersten Magnetmittel 42 zum Bereitstellen eines ersten magnetisch programmierbaren Widerstandswerts, das zwischen der Source 52 des ersten n-Kanal-Transistors 48 und der zweiten Spannung 53 verbunden ist; und
    einem zweiten Magnetmittel 44 zum Bereitstellen eines zweiten magnetisch programmierbaren Widerstandswerts, das zwischen der Source 68 des zweiten n-Kanal-Transistors 64 und der zweiten Spannung 53 verbunden ist
  • Bei dieser Ausführungsform ist die erste Spannung 51 mit Bezug auf Masse positiv, und die zweite Spannung 53 ist Masse.
  • Indem somit die bevorzugten Ausführungsformen der Erfindung beschrieben wurden, wird ein Fachmann ohne Weiteres erkennen, dass die hier gefundenen Lehren auf andere Ausführungsformen innerhalb des Schutzumfangs der hier beigefügten Ansprüche angewendet werden können.

Claims (13)

  1. Nichtflüchtige Haltevorrichtung (40), die durch eine erste Spannung (51) und eine zweite Spannung (53) angetrieben wird, mit: einem ersten p-Kanal-Transistor (46) mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, wobei der Source-Anschluss (50) des ersten p-Kanal-Transistors (46) mit der ersten Spannung (51) verbunden ist; einem ersten n-Kanal-Transistor (48) mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, wobei der Drain-Anschluss des ersten n-Kanal-Transistors (48) mit dem Drain-Anschluss des ersten p-Kanal-Transistors (46) verbunden ist, und der Gate-Anschluss des ersten n-Kanal-Transistors (48) mit dem Gate-Anschluss des ersten p-Kanal-Transistors (46) verbunden ist; einem zweiten p-Kanal-Transistor (62) mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, wobei der Source-Anschluss (65) des zweiten p-Kanal-Transistors (62) mit der ersten Spannung (51) verbunden ist; einem zweiten n-Kanal-Transistor (64) mit einem Gate-Anschluss, einem Source-Anschluss und einem Drain-Anschluss, wobei der Drain-Anschluss des zweiten n-Kanal-Transistors (64) mit dem Drain-Anschluss des zweiten p-Kanal-Transistors (66) verbunden ist, und der Gate-Anschluss des zweiten n-Kanal-Transistors (64) mit dem Gate-Anschluss des zweiten p-Kanal-Transistors (62) verbunden ist; wobei der Drain-Anschluss des ersten n-Kanal-Transistors (48) mit dem Gate-Anschluss des zweiten n-Kanal-Transistors (64) verbunden ist, und der Drain-Anschluss des zweiten n-Kanal-Transistors (64) mit dem Gate-Anschluss des ersten n-Kanal-Transistors (48) verbunden ist; einem ersten Magnetmittel (42) zum Bereitstellen eines ersten magnetisch programmierbaren Widerstandswerts, das zwischen der Source (52) des ersten n-Kanal-Transistors (48) und der zweiten Spannung (53) verbunden ist; und einem zweiten Magnetmittel (44) zum Bereitstellen eines zweiten magnetisch programmierbaren Widerstandswerts, das zwischen der Source (68) des zweiten n-Kanal-Transistors (64) und der zweiten Spannung (53) verbunden ist
  2. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der das erste Magnetmittel (42) und zweite Magnetmittel (44) ein Material umfassen, das ausgewählt ist, aus einem Anisotrop-Magnetwiderstands-Material (AMR-Material), einem Riesen-Magnetwiderstands-Material (GMR-Material) und einem Kolosal-Magnetwiderstands-Material (CMR-Material) besteht.
  3. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der das erste Magnetmittel (42) ein Spintunnelement umfasst.
  4. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der das erste Magnetmittel (42) ein Spinventilelement umfasst.
  5. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der die erste Spannung (51) bezogen auf Masse (53) positiv ist, und die zweite Spannung (53) Masse ist.
  6. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, ferner mit einem Programmiermittel (70) zum Programmieren des Widerstandswerts des ersten Magnetmittels (42).
  7. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 6, bei der der programmierbare Widerstandswert des ersten Magnetmittels (42) zwei stabile Zustände aufweist und das Programmiermittel (70) den Widerstandswert des ersten Magnetmittels programmiert, um in einem der beiden stabilen Zustande zu sein.
  8. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 7, bei der das Programmiermittel (70) ein Schreibmittel aufweist, das von dem ersten Magnetmittel beabstandet ist, zum Schreiben eines der beiden stabilen Zustände in das erste Magnetmittel.
  9. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 8, bei der der programmierbare Widerstandswert des zweiten Magnetmittels (44) zwei stabile Zustande aufweist und das Programmiermittel (72) den Widerstandswert des zweiten Magnetmittels (44) programmiert, um in einem der beiden stabilen Zustande zu sein.
  10. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 9, bei der das Programmiermittel (72) den Widerstandswert des zweiten Magnetmittels (44) in den von dem ersten Magnetmittel (42) entgegengesetzten Zustand programmiert.
  11. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der das erste Magnetmittel (42) und zweite Magnetmittel (44) ein Anisotrop-Magnetwiderstands-Material (AMR-Material) umfassen.
  12. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der das erste Magnetmittel (42) und zweite Magnetmittel (44) ein Riesen-Magnetwiderstands-Material (GMR-Material) umfassen.
  13. Nichtflüchtige Haltevorrichtung (40) gemäß Anspruch 1, bei der das erste Magnetmittel (42) und zweite Magnetmittel (44) ein Kolosal-Magnetwiderstands-Material (CMR-Material) umfassen.
DE69937259T 1998-04-14 1999-04-14 Nichtflüchtiges Speicherregister Expired - Lifetime DE69937259T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59871 1998-04-14
US09/059,871 US6269027B1 (en) 1998-04-14 1998-04-14 Non-volatile storage latch

Publications (2)

Publication Number Publication Date
DE69937259D1 DE69937259D1 (de) 2007-11-15
DE69937259T2 true DE69937259T2 (de) 2008-07-17

Family

ID=22025834

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69908770T Expired - Lifetime DE69908770T2 (de) 1998-04-14 1999-04-14 Nichtflüchtiges flip flop
DE69937259T Expired - Lifetime DE69937259T2 (de) 1998-04-14 1999-04-14 Nichtflüchtiges Speicherregister

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69908770T Expired - Lifetime DE69908770T2 (de) 1998-04-14 1999-04-14 Nichtflüchtiges flip flop

Country Status (6)

Country Link
US (3) US6269027B1 (de)
EP (2) EP1072040B1 (de)
JP (2) JP3810274B2 (de)
AU (1) AU3562399A (de)
DE (2) DE69908770T2 (de)
WO (1) WO1999053499A1 (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317359B1 (en) * 1999-07-07 2001-11-13 Iowa State University Research Foundation, Inc. Non-volatile magnetic circuit
US6343032B1 (en) 1999-07-07 2002-01-29 Iowa State University Research Foundation, Inc. Non-volatile spin dependent tunnel junction circuit
US6542000B1 (en) * 1999-07-30 2003-04-01 Iowa State University Research Foundation, Inc. Nonvolatile programmable logic devices
US6724654B1 (en) * 2000-08-14 2004-04-20 Micron Technology, Inc. Pulsed write techniques for magneto-resistive memories
US6493259B1 (en) * 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
JP5100805B2 (ja) * 2000-09-22 2012-12-19 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6515895B2 (en) * 2001-01-31 2003-02-04 Motorola, Inc. Non-volatile magnetic register
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
US6693826B1 (en) 2001-07-30 2004-02-17 Iowa State University Research Foundation, Inc. Magnetic memory sensing method and apparatus
JP4073690B2 (ja) 2001-11-14 2008-04-09 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4278325B2 (ja) * 2001-12-19 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
GB0207307D0 (en) * 2002-03-27 2002-05-08 Koninkl Philips Electronics Nv In-pixel memory for display devices
AU2003241719A1 (en) * 2002-06-05 2003-12-22 Matsushita Electric Industrial Co., Ltd. Non-volatile memory circuit, drive method thereof, semiconductor device using the memory circuit
GB0213420D0 (en) * 2002-06-12 2002-07-24 Koninkl Philips Electronics Nv In-Pixel memory for display devices
UA77303C2 (en) * 2002-06-14 2006-11-15 Pfizer Derivatives of thienopyridines substituted by benzocondensed heteroarylamide useful as therapeutic agents, pharmaceutical compositions and methods for their use
JP2004023062A (ja) * 2002-06-20 2004-01-22 Nec Electronics Corp 半導体装置とその製造方法
JP3808802B2 (ja) * 2002-06-20 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US6754097B2 (en) * 2002-09-03 2004-06-22 Hewlett-Packard Development Company, L.P. Read operations on multi-bit memory cells in resistive cross point arrays
JP4133149B2 (ja) 2002-09-12 2008-08-13 株式会社ルネサステクノロジ 半導体記憶装置
US6714441B1 (en) * 2002-09-17 2004-03-30 Micron Technology, Inc. Bridge-type magnetic random access memory (MRAM) latch
JP2004118921A (ja) 2002-09-25 2004-04-15 Toshiba Corp 磁気ランダムアクセスメモリ
JP3733468B2 (ja) * 2002-11-01 2006-01-11 松下電器産業株式会社 抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法
JP4365576B2 (ja) * 2002-11-22 2009-11-18 Tdk株式会社 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法
JP4294307B2 (ja) 2002-12-26 2009-07-08 株式会社ルネサステクノロジ 不揮発性記憶装置
KR100479810B1 (ko) * 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
US7202645B2 (en) * 2003-01-09 2007-04-10 Audio Note Uk Ltd. Regulated power supply unit
JP4932471B2 (ja) * 2003-01-31 2012-05-16 エヌエックスピー ビー ヴィ 低消費電力且つ高選択度のためのmramアーキテクチャ
US6956762B2 (en) * 2003-05-23 2005-10-18 Hewlett-Packard Development Company, L.P. Method and system for data communication on a chip
US6976422B2 (en) * 2003-06-06 2005-12-20 Illinois Tool Works, Inc. Strapping machine with automatic strap clearing and reloading
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US7057919B1 (en) 2003-10-31 2006-06-06 Silicon Magnetic Systems Magnetic memory array configuration
JP4159095B2 (ja) 2003-12-03 2008-10-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気記憶装置
US7082053B1 (en) 2003-12-24 2006-07-25 Silicon Magnetic Systems Non-volatile latch with magnetic junctions
US6798690B1 (en) * 2004-01-10 2004-09-28 Honeywell International Inc. Magnetic switching with expanded hard-axis magnetization volume at magnetoresistive bit ends
US7068531B2 (en) * 2004-01-10 2006-06-27 Honeywell International Inc. Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications
US7339818B2 (en) * 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7447847B2 (en) * 2004-07-19 2008-11-04 Micron Technology, Inc. Memory device trims
JPWO2006030516A1 (ja) * 2004-09-17 2008-05-08 富士通株式会社 磁気記憶装置及びその製造方法
US7379321B2 (en) * 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
JP4802608B2 (ja) * 2005-08-19 2011-10-26 ソニー株式会社 記憶装置
US7423328B2 (en) * 2005-10-17 2008-09-09 Northern Lights Semiconductor Corp. Method for reducing word line current in magnetoresistive random access memory and structure thereof
US7426133B2 (en) * 2005-10-24 2008-09-16 Honeywell International, Inc. Complementary giant magneto-resistive memory with full-turn word line
US7248496B2 (en) * 2005-11-14 2007-07-24 Honeywell International Inc. MRAM read sequence using canted bit magnetization
US7548452B2 (en) * 2006-03-15 2009-06-16 Honeywell International Inc. MRAM read bit with askew fixed layer
US7746686B2 (en) * 2006-04-21 2010-06-29 Honeywell International Inc. Partitioned random access and read only memory
US7474569B2 (en) * 2006-05-25 2009-01-06 Honeywell International Inc. Two-element magnetic memory cell
US7499313B2 (en) * 2006-06-02 2009-03-03 Honeywell International Inc. Nonvolatile memory with data clearing functionality
JP4231887B2 (ja) 2006-09-28 2009-03-04 株式会社東芝 不揮発ラッチ回路および不揮発性フリップフロップ回路
US8120887B2 (en) * 2007-02-28 2012-02-21 Alpha & Omega Semiconductor, Ltd. MOS transistor triggered transient voltage suppressor to provide circuit protection at a lower voltage
US7447061B1 (en) 2007-03-02 2008-11-04 The United States Of America As Represented By The Secretary Of The Navy Magnetoresistive memory array circuit
US7692954B2 (en) * 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
US20080229269A1 (en) * 2007-03-12 2008-09-18 International Business Machines Corporation Design structure for integrating nonvolatile memory capability within sram devices
WO2009031231A1 (ja) * 2007-09-07 2009-03-12 Renesas Technology Corp. 半導体装置
JP5201487B2 (ja) 2007-12-06 2013-06-05 日本電気株式会社 不揮発性ラッチ回路
WO2009078242A1 (ja) 2007-12-14 2009-06-25 Nec Corporation 不揮発性ラッチ回路及びそれを用いた論理回路
US7760538B1 (en) * 2008-03-04 2010-07-20 Xilinx, Inc. Non-volatile SRAM cell
US7796417B1 (en) * 2008-04-14 2010-09-14 Altera Corporation Memory circuits having programmable non-volatile resistors
WO2010143707A1 (ja) * 2009-06-12 2010-12-16 国立大学法人東京大学 ラッチ回路の電圧特性調整方法および半導体装置の電圧特性調整方法並びにラッチ回路の電圧特性調整器
KR101611416B1 (ko) 2009-12-09 2016-04-12 삼성전자주식회사 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
US8406064B2 (en) 2010-07-30 2013-03-26 Qualcomm Incorporated Latching circuit
JP5100807B2 (ja) * 2010-09-24 2012-12-19 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US8373438B2 (en) 2010-10-29 2013-02-12 Alexander Mikhailovich Shukh Nonvolatile logic circuit
US8681535B2 (en) 2011-06-03 2014-03-25 Alexander Mikhailovich Shukh Nonvolatile latch circuit
TWI429062B (zh) * 2011-06-15 2014-03-01 Ind Tech Res Inst 非揮發性靜態隨機存取式記憶胞以及記憶體電路
US9209196B2 (en) 2011-11-30 2015-12-08 Sharp Kabushiki Kaisha Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device
US8773896B2 (en) 2012-05-18 2014-07-08 Alexander Mikhailovich Shukh Nonvolatile latch circuit
JP6148534B2 (ja) 2013-05-20 2017-06-14 株式会社東芝 不揮発性メモリ
US8942027B1 (en) 2013-07-10 2015-01-27 Industrial Technology Research Institute Memory storage circuit and method of driving memory storage circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573485A (en) * 1968-06-24 1971-04-06 Delbert L Ballard Computer memory storage device
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS5999370A (ja) * 1982-11-30 1984-06-08 Copal Co Ltd 磁気抵抗素子を具える磁気検出器の製造方法
US4751677A (en) 1986-09-16 1988-06-14 Honeywell Inc. Differential arrangement magnetic memory cell
US4887236A (en) * 1987-05-29 1989-12-12 Raytheon Company Non-volatile, radiation-hard, random-access memory
JPH08503336A (ja) 1992-11-16 1996-04-09 ノンボラタイル エレクトロニクス,インコーポレイテッド 合金層を有する磁気抵抗性構造
US6021065A (en) * 1996-09-06 2000-02-01 Nonvolatile Electronics Incorporated Spin dependent tunneling memory
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
SG46731A1 (en) 1995-06-30 1998-02-20 Ibm Spin valve magnetoresistive sensor with antiparallel pinned layer and improved exchange bias layer and magnetic recording system using the senor
US5701222A (en) 1995-09-11 1997-12-23 International Business Machines Corporation Spin valve sensor with antiparallel magnetization of pinned layers
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5650887A (en) 1996-02-26 1997-07-22 International Business Machines Corporation System for resetting sensor magnetization in a spin valve magnetoresistive sensor
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5920500A (en) * 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
US5861328A (en) 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices

Also Published As

Publication number Publication date
AU3562399A (en) 1999-11-01
JP2006155870A (ja) 2006-06-15
EP1072040A1 (de) 2001-01-31
EP1072040B1 (de) 2003-06-11
DE69908770T2 (de) 2004-05-13
JP2002511631A (ja) 2002-04-16
EP1326255B1 (de) 2007-10-03
US6269027B1 (en) 2001-07-31
DE69908770D1 (de) 2003-07-17
EP1326255A2 (de) 2003-07-09
US6147922A (en) 2000-11-14
DE69937259D1 (de) 2007-11-15
JP3810274B2 (ja) 2006-08-16
WO1999053499A1 (en) 1999-10-21
US6175525B1 (en) 2001-01-16
EP1326255A3 (de) 2004-06-16

Similar Documents

Publication Publication Date Title
DE69937259T2 (de) Nichtflüchtiges Speicherregister
DE60114359T2 (de) Datenspeicheranordnung
DE60303835T2 (de) Magnetischer Direktzugriffsspeicher sowie entsprechendes Leseverfahren
DE60133622T2 (de) Spin polarisierte magnetische dreischichtige Stapelanordnung und Speicher unter Verwendung einer solchen
DE10249869B4 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenschreibvorgangs durch Anlegen eines Magnetfelds
DE69930129T2 (de) Mram speicher mit mehreren speicherbanken
DE602005004831T2 (de) Magnetische Multibit-Speicherzellenvorrichtung mit wahlfreiem Zugriff
DE60309190T2 (de) Magnetelement mit spintransfer und mram-bauelement mit dem magnetelement
DE69923244T2 (de) Magnetoresistiven Speicheranordnungen
DE60300379T2 (de) Magnetisches Logikelement, magnetisches Speicherelement und Aufreihungen derselben
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE112017005863T5 (de) Mram mit spin-akkumulations-drehmoment
DE10303073A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einer Dummyzelle
DE10244969A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen eines Datenlesevorgangs ohne Verwendung einer Referenzzelle
DE10228578A1 (de) Dünnfilm-Magnetspeichervorrichtung mit Speicherzellen, die ein Tunnel-Magnetwiderstandselement enthalten
DE10215117A1 (de) Zum Durchführen von stabilen Daten-Lese- und Schreib-Vorgängen geeignete Dünnfilm-Magnetspeichervorrichtung
DE102006008264A1 (de) MRAM Zelle mit Domänenwandumschaltung und Feldauswahl
DE60301294T2 (de) Magnetspeichervorrichtungen
DE10307991A1 (de) Magnetische Dünnfilmspeichervorrichtung zum Durchführen des Lesebetriebs nach einem selbstreferenzierenden Verfahren
DE60033776T2 (de) Verfahren und Anordnung zur Reduzierung des Spitzen -Programmierstroms
DE112011101184T5 (de) Magnetische Direktzugriffsspeichereinheit und Verfahren zum Herstellen einer magnetischen Direktzugriffsspeichereinheit
DE10303702A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einem von einer Mehrzahl von Zellen gemeinsam genutzten Zugriffselement
DE102004024377A1 (de) Wärmeunterstützte Schaltarraykonfiguration für MRAM
DE10237523A1 (de) Dünnfilm-Magnetspeichervorrichtung zum parallelen Schreiben von Mehrbitdaten
DE10307926A1 (de) Magnetische Dünnfilmspeichervorrichtung mit Unterdrückung interner magnetischer Störungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition