JP4194781B2 - 熱を利用した切替えを実行する情報記憶装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は情報記憶装置に関する。より具体的には、本発明は磁性ランダムアクセスメモリ（「ＭＲＡＭ」）装置に関する。
【０００２】
【従来の技術】
スピン依存トンネリング（ＳＤＴ）接合の抵抗性の交点アレイと、ＳＤＴ接合の行に沿って延在するワード線と、ＳＤＴ接合の列に沿って延在するビット線とを備えるＭＲＡＭ装置の例について考えてみる。各ＳＤＴ接合は、ワード線とビット線との交点に配置される。各ＳＤＴ接合の磁化は、常に２つの安定した向きのうちの一方を向くようになされる。これら２つの安定した向き、平行および逆平行は、「０」および「１」の論理値を表す。磁化の向きは、ＳＤＴ接合の抵抗にも影響を与える。ＳＤＴ接合の抵抗は、その磁化の向きが平行であるである場合には第１の値（Ｒ）をとり、その磁化の向きが逆平行である場合には第２の値（Ｒ＋ΔＲ）をとる。ＳＤＴ接合の磁化の向き、それゆえ論理値は、その抵抗状態を検出することにより読み取ることができる。
【０００３】
選択されたＳＤＴ接合における書込み動作は、選択されたＳＤＴ接合を横切るワード線およびビット線に書込み電流を供給することにより実行される。その電流は２つの外部磁界をつくり出し、その磁界を組み合わせると、選択されたＳＤＴ接合の磁化の向きが、平行から逆平行に、あるいはその逆に切り替えられる。
【０００４】
書込み電流が小さすぎると、選択されたＳＤＴ接合がその磁化の向きを変更できない場合がある。理論的には、両方の外部磁界を組み合わせれば、選択されたＳＤＴ接合の磁化の向きを十分に反転させられるはずである。しかしながら、実際には、磁界を組み合わせても、磁化の向きを常に反転させられるとは限らない。選択されたＳＤＴ接合の磁化の向きが反転されない場合には、書込み誤りが発生し、その結果、誤りコード訂正に関する負担が増加するようになる。
【０００５】
一方の磁界のみを見るＳＤＴ接合（すなわち、選択されたワード線、選択されたビット線のいずれか一方に沿って存在するＳＤＴ接合）は、「片側選択される」。理論的には、１つの磁界では、ＳＤＴ接合の磁化の向きが反転されることはない。しかしながら、実際には、１つの磁界によって、磁化の向きが反転され得る。片側選択されたＳＤＴ接合の磁化の向きが反転される場合には、望ましくない消去が発生し、その結果、誤りコード訂正に関する負担が増加するようになる。
【０００６】
【発明が解決しようとする課題】
したがって、本発明の目的は、ＳＤＴ接合への書込みの信頼性を高めるための装置を提供することである。より一般的に述べると、ＭＲＡＭ装置の磁性メモリ素子への書込みの信頼性を高めるための装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、磁性メモリ素子は、メモリ素子を加熱し、そのメモリ素子に少なくとも１つの磁界をかけることにより書き込まれる。本発明の他の態様および利点は、例を用いて本発明の原理を例示する、添付の図面とともに取り上げられる以下に記載される詳細な説明から明らかになるであろう。
【０００８】
【発明の実施の形態】
例示するための図面に示されるように、本発明は、磁性メモリ素子のアレイを含むＭＲＡＭ装置において具現される。データ記憶中に、そのＭＲＡＭ装置は、選択されたメモリ素子の熱を利用した切替えを実行する。熱を利用した切替えによって、ＭＲＡＭ装置にデータを格納することに関する信頼性が高められる。
【０００９】
ＭＲＡＭ装置の磁性メモリ素子には、磁性フィルムの状態に応じた抵抗を有する任意の素子を用いることができる。その素子の例には、磁気トンネル接合（ＳＤＴ接合は磁気トンネル接合の１つのタイプである）および巨大磁気抵抗（「ＧＭＲ」）スピンバルブがある。例示するために、メモリ素子はＳＤＴ接合として以下に記載される。
【００１０】
図１を参照すると、ＳＤＴ接合１０が示される。ＳＤＴ接合１０はピン層（pinned layer）１２を含み、ピン層１２は、その層の平面ないで廃港され配向されるが、対象の範囲内に印加磁界が存在しても回転することのないように固定される磁化を有する。またＳＤＴ接合１０は「フリー」層１４も含んでおり、フリー層１４は、固定されていない磁化の向きを有する。より正確には、その磁化は、フリー層１４の平面内に存在する軸（「容易軸」）に沿った２つの方向のいずれかに向けることができる。ピン層１２およびフリー層１４の磁化が同じ方向をなす場合には、その向きは、いわゆる「平行」である（矢印Ｐによって示される）。ピン層１２およびフリー層１４の磁化が逆方向をなす場合には、その向きは、いわゆる「逆平行」である（矢印Ａによって示される）。
【００１１】
ピン層１２およびフリー層１４は、絶縁トンネル障壁１６によって分離される。絶縁トンネル障壁１６によって、ピン層１２とフリー層１４との間に、量子力学的なトンネル効果が生じるようになる。このトンネル効果現象は電子スピンに依存し、ＳＤＴ接合１０の抵抗は、ピン層１２およびフリー層１４の磁化の相対的な向きの関数になる。たとえば、ピン層１２およびフリー層１４の磁化の向きが逆平行である場合には、ＳＤＴ接合１０の抵抗は第１の値（Ｒ）であり、磁化の向きが平行である場合には第２の値（Ｒ＋ΔＲ）である。
【００１２】
磁界（Ｈｘ、Ｈｙ）は、ＳＤＴ接合１０と接触する第１の導体１８および第２の導体２０に電流（ｌｙ、ｌｘ）を供給することにより、ＳＤＴ接合１０に加えられる場合がある。導体１８および２０が直交する場合には、印加磁界（Ｈｘ、Ｈｙ）も直交する。
【００１３】
十分に大きな電流（ｌｘ、ｌｙ）が導体１８および２０を通って流されるとき、フリー層１４の近傍の組み合わせられた磁界（Ｈｙ＋Ｈｘ）によって、フリー層１４の磁化は、平行の向きから逆平行の向き、あるいはその逆に入れ替わるようになる。たとえば、十分な電流ｌｘが供給されると、磁化の向きは逆方向になり、一方、十分な電流ｌｙが供給されると、磁化の向きは平行になるであろう。
【００１４】
電流の大きさは、組み合わせられた磁界（Ｈｘ＋Ｈｙ）がフリー層１４の切替え磁界を超えるが、ピン層１２の切替え磁界を超えないように選択されることができる。
【００１５】
しかしながら、ＳＤＴ接合１０が加熱される場合には、書込み電流（ｌｘ、ｌｙ）の一方あるいは両方の大きさが低減される場合がある。磁性フィルムの保磁度は、温度が上昇するのに応じて減少する。ＳＤＴ接合１０の温度が上昇すると、図２ａおよび図２ｂに示されるように、ＳＤＴ接合１０の保磁度（Ｈｃ）が減少する。図２ａは、室温（Ｔ_ＲＯＯＭ）での保磁度（Ｈｃ）を示しており、一方、図２ｂは、室温より５０℃高い温度での保磁度（Ｈｃ）を示す。上昇した温度では、低い組み合わせた磁界（Ｈｘ＋Ｈｙ）が存在する場合に、ＳＤＴ接合１０は、高抵抗状態から低抵抗状態に、およびその逆に切り替わる。それゆえ、ＳＤＴ接合１０を加熱することにより、書込み電流（ｌｘ、ｌｙ）の一方あるいは両方の大きさは減少してもよい。一方、書込み電流（ｌｘ、ｌｙ）の大きさが低減されない場合には、組み合わせた磁界（Ｈｘ＋Ｈｙ）の存在時に、ＳＤＴ接合１０の切替えの信頼性は高くなるであろう。温度および書込み電流を変化させて、所望の切替えの信頼性を達成することができる。
【００１６】
組み合わせた磁界（Ｈｘ＋Ｈｙ）が加えられる前に、熱が加えられ、かつ除去されてもよく、あるいは熱は、組み合わせた磁界（Ｈｘ＋Ｈｙ）と同時に加えられてもよい。フリー層１４は、室温より約１０℃から５０℃高い温度まで加熱される場合がある。より一般的に述べると、最大加熱温度には、ブロッキング温度（その温度より高い場合、反強磁性層がそのピン特性を緩和する）Ｔ_Ｂよりも約５０℃低い温度を用いることができる。
【００１７】
図１に戻ると、熱は第３の導体２２によってフリー層１４に加えられることができる。第３の導体２２は、電気的に絶縁性で、熱伝導性の材料（たとえば、窒化シリコン）からなる層２４によって第１の導体１８から分離される。第３の導体２２内を流れる電流が付加的な磁界を形成する場合であっても、第３の導体２２は、ＳＤＴ接合１０から十分に離れており、付加的な磁界が切替えに悪影響を及ぼすことはない。
【００１８】
図１は、第３の導体２２がＳＤＴ接合１０より上側にあることを示すが、代わりに、第３の導体２２は、ＳＤＴ接合１０より下側にある場合もある。第３の導体２２は、ＳＤＴ接合１０の上にあっても下にあってもよい。
【００１９】
ここで図３を参照すると、メモリ素子１１４の抵抗***点のアレイ１１２を含む情報記憶装置１１０が示される。メモリ素子１１４は行および列に配列され、行はｘ方向に沿って延在し、列はｙ方向に沿って延在する。情報記憶装置１１０の図を簡単にするために、比較的少ない数のメモリ素子１１４のみが示されている。実際には、任意のサイズのアレイが用いられる場合がある。
【００２０】
ワード線１１６として機能するラインが、メモリセルアレイ１１２の一方の側にある、ある平面内のｘ方向に沿って延在する。ビット線１１８として機能するラインが、メモリセルアレイ１１２のその隣接する側にある、ある平面のｙ軸に沿って延在する。アレイ１１２の各行に対して１つのワード線１１６が存在し、アレイ１１２の各列に対して１つのビット線１１８が存在することができる。各メモリ素子１１４は、ワード線１１６とビット線１１８との交点に配置される。
【００２１】
加熱線１２０として機能するラインが、アレイ１１２を斜め方向に横切って延在する。加熱線１２０は、アレイ１１２の上側に、アレイ１１２の下側に、あるいはアレイ１１２の上側および下側の両方に設けられる場合がある。加熱線１２０の典型的な構成が、図４とともに以下に記載される。
【００２２】
情報記憶装置１１０は、読出し動作中に選択されたメモリ素子１１４の抵抗状態を検出するための読出し回路と、書込み動作中に選択されたワード線１１６、ビット線１１８および加熱線１２０に書込み電流を供給するための書込み回路とを備える。情報記憶装置１１０の図を簡単にするために、読出し回路は図示されない。
【００２３】
書込み回路は、第１のグループのトランジスタ１２４によってワード線１１６に接続される第１の電流源１２２と、第２のグループのトランジスタ１２８によってビット線１１８に接続される第２の電流源１２６と、第３のグループのトランジスタ１３２によって加熱線１２０に接続される第３の電流源１３０とを備える。
【００２４】
書込み動作中に、ワード線１１６と、ビット線１１８と、加熱線１２０とを選択するために、デコーダ１３４がアドレスＡｘおよびＡｙを復号化する。デコーダ（復号化回路）１３４は、第１のグループのトランジスタのうちの１つのトランジスタ１２４に指示を出してワード線１１６を第１の電流源１２２に接続することによりそのワード線１１６を、第２のグループのトランジスタのうちの１つのトランジスタ１２８に指示を出してビット線１１８を第２の電流源１２６に接続することによりそのビット線１１８を、さらに第３のグループのトランジスタのうちの１つのトランジスタ１３２に指示を出して加熱線１２０を第３の電流源１３０に接続することによりその加熱線１２０を選択する。電流は、選択されたワード線１１６、ビット線１１８および加熱線１２０の中を流れる。選択されたワード線１１６とビット線１１８との交点に位置するメモリ素子１１４には、組み合わせられた磁界（Ｈｘ＋Ｈｙ）がかけられる。また、この選択されたメモリ素子１１４は、選択された加熱線１２０によって加熱される。加熱線１２０が斜め方向に延在することの利点は、選択された素子は加熱されるが、片側選択された素子は加熱されないことである。
【００２５】
図３は、ワード線１１６に対する１つの電流源１２２と、ビット線１１８に対する１つの電流源１２６と、加熱線１２０に対する１つの電流源１３０とを示す。大きなアレイでは、ワード線１１６に対して多数の電流源１２２と、ビット線１１８に対して多数の電流源１２６と、加熱線１２０に対して多数の電流源１３０とが設けられる場合があり、それにより各電流源１２２が多数のワード線１１６によって共有され、各電流源１２６が多数のビット線１１８によって共有され、各電流源１３０が多数の加熱線１２０によって共有される。これにより、多数のメモリ素子１１４に同時に書込みを行うことができるようになる。
【００２６】
書込み回路の他の素子は示されない。たとえば、図３は、基準電位に対して、ワード線１１６、ビット線１１８および加熱線１２０の「遊端」を接続するためのトランジスタを示していない。さらに、図３に示されるトランジスタ１２４、１２８および１３２、ならびに電流源は、書込み回路の簡略形である。ワード線１１６、ビット線１１８および加熱線１２０に電流を供給するための回路は、種々の異なる態様で実装される場合がある。
【００２７】
ここで図４を参照すると、加熱線１２０の典型的な構成が示される。加熱線１２０は、タングステン、プラチナあるいは他の高抵抗性の材料からなる加熱素子１２０ｂによって分離される銅線１２０ａを含む。加熱素子１２０ｂは、メモリ素子１１４上に配置される。
【００２８】
図５ａ、図５ｂ、図５ｃおよび図５ｄは、加熱線１２０のための種々のパターンを示す。これらのパターンでは、加熱線１２０は、アレイ１１２を斜め方向に横切って延在する。さらに、加熱線１２０のグループは、ループを形成するために互いに連結される。電流はループの一端に供給され、ループの他端は基準電位に連結される。これにより、トランジスタの数が低減される。またそれにより、熱が、同じビット線によって横切られる多数の素子に加えられるようになる。
【００２９】
図５ａは、複数の経路に配列される加熱線１２０を示す。各経路は、一対の直列に接続された加熱線１２０を含む。各経路の一端は基準電位に接続され、各経路の他端は、トランジスタ１３２によって電流源１３０に接続される。この構成では、熱は、選択されたメモリ素子１１４に加えられるが、片側選択されたメモリ素子１１４には加えられない。この構成は、片側選択マージンを改善し、望ましくない消去の可能性を低減する。
【００３０】
図５ｂは、１つの経路を形成するように直列に接続された多数の加熱線１２０を示す。１つの経路の一端は基準電位に連結され、１つの経路の他端はトランジスタ１３２によって電流源１３０に接続される。各加熱線１２０は、隣接する行内のメモリ素子１１４を網羅する。
【００３１】
図５ｃは、加熱線１２０の角度が異なる点を除いて、図５ｂに示されるパターンと同様のパターンを示す。図５ｃの加熱線は、隣接する行内のメモリ素子１１４を網羅しない。代わりに、各加熱線１２０は、１つのおきの列内のメモリ素子１１４を網羅する。
【００３２】
図５ｄは、第１の端部が互いに連結された、多数の加熱線を示す。スイッチ１３２ａによって、電流が、加熱線の選択された第２の端部に供給されるようになり、スイッチ１３２ｂによって、他の選択された第２の端部が基準電位に接続されるようになる。この構成によって、１つの経路を形成するために、任意の２つの加熱線１２０を選択することができる。たとえば、スイッチ１３２ａおよび１３２ｂは、破線によって示される電流経路を形成するために選択されることができる。
【００３３】
スイッチ１３２ａおよび１３２ｂは、電流が多数の加熱線１２０を通って並列に流れるように選択される場合もある。この構成によって、同時に書き込むことが可能になる。
【００３４】
上記のパターンのブロックは大きなアレイにわたって繰り返される場合がある。たとえば、大きなアレイは、複数の書込み回路と、各書込み回路に接続されるビット線のグループとを含むこともある。加熱線１２０のパターンは、ビット線の各グループに適用される場合もある。
【００３５】
ここで図６を参照すると、抵抗***点のメモリセルアレイの多数のレベルあるいは平面２０２を有するチップ２００が示される。平面２０２は基板２０４に積層され、二酸化シリコンのような絶縁性材料（図示せず）によって分離される。読出しおよび書込み回路は、基板２０４上に形成されることができる。読出しおよび書込み回路は、読出しおよび書込みが行われるレベルを選択するための付加的なマルチプレクサを含む場合がある。電流源は、チップ上にある場合も、チップ外にある場合もある。
【００３６】
本発明による情報記憶装置は、多種多様な応用形態に用いられる場合がある。たとえば、その情報記憶装置は、コンピュータ内に長期間にわたってデータを記憶するために用いられる場合がある。そのような装置は、ハード装置および他の従来の長期間データ記憶装置より優れた多くの利点（たとえば、より速い速度、より小さなサイズ）を提供する。
【００３７】
本発明による情報記憶装置は、デジタル画像を長期間にわたって記憶するために、デジタルカメラにおいて用いられる場合がある。本発明による情報記憶装置は、コンピュータ内のＤＲＡＭ、あるいは他の高速、かつ短期間のメモリの代わりに用いることもできる。
【００３８】
本発明による情報記憶装置は、２つの直交する磁界をメモリ素子に加えることによりメモリ素子を切り替えることに限定されない。たとえば、選択されたメモリ素子は、熱と、１つの磁界だけとによって切り替えられることもできる。
【００３９】
本発明は、先に記載および図示された特定の実施形態に限定されない。代わりに、本発明は、特許請求の範囲に従って解釈される。
【００４０】
本発明の態様を以下に例示する。
【００４１】
１．情報記憶装置（１１０）であって、磁性メモリ素子（１１４）からなるアレイ（１１２）と、前記メモリ素子（１１４）のための複数の加熱素子（１２０ｂ）とを備える装置。
【００４２】
２．前記加熱素子（１２０ｂ）は、前記メモリ素子（１１４）から離隔して配置される上記１に記載の装置。
【００４３】
３．前記加熱素子（１２０ｂ）は、前記アレイ（１１２）を横切って延在する加熱線（１２０）に含まれる上記１に記載の装置。
【００４４】
４．前記各加熱線（１２０）は、前記加熱素子（１２０ｂ）によって分離される導電性のライン（１２０ａ）を含む上記３に記載の装置。
【００４５】
５．前記加熱線（１２０）は、前記アレイ（１１２）を斜め方向に横切って延在する上記３に記載の装置。
【００４６】
６．前記加熱線（１２０）のグループは、少なくとも１つの経路を形成するために互いに接続される上記３に記載の装置。
【００４７】
７．前記各グループの前記加熱線（１２０）は直列に接続される上記６に記載の装置。
【００４８】
８．前記加熱線（１２０）は、互いに連結される第１の端部を有する上記３に記載の装置。
【００４９】
９．電流が、前記加熱線（１２０）の選択された端部に供給されるようにするためのスイッチ（１２４、１２８、１３２）をさらに備える上記３に記載の装置。
【００５０】
１０．前記加熱素子（１２０ｂ）は、書込み動作中に、室温より約１０℃から５０℃高い温度まで、選択されたメモリ素子（１１４）の温度を上昇させる上記１に記載の装置。
【００５１】
【発明の効果】
上記のように、本発明によれば、ＳＤＴ接合への書込みの信頼性を高めるための装置を、より一般的にはＭＲＡＭ装置の磁性メモリ素子への書込みの信頼性を高めるための装置を実現することができる。
【図面の簡単な説明】
【図１】 ＳＤＴ接合を示す図である。
【図２ａ】 ＳＤＴ接合のヒステリシスループを示す図である。
【図２ｂ】 ＳＤＴ接合のヒステリシスループを示す図である。
【図３】 熱を利用して切替えを実行することができるＭＲＡＭ装置を示す図である。
【図４】 ＭＲＡＭ装置のための加熱線を示す図である。
【図５ａ】 ＭＲＡＭ装置のための加熱線の種々のパターンを示す図である。
【図５ｂ】 ＭＲＡＭ装置のための加熱線の種々のパターンを示す図である。
【図５ｃ】 ＭＲＡＭ装置のための加熱線の種々のパターンを示す図である。
【図５ｄ】 ＭＲＡＭ装置のための加熱線の種々のパターンを示す図である。
【図６】 マルチレベルＭＲＡＭチップを示す図である。
【符号の説明】
１１０ 情報記憶装置
１１２ メモリセルアレイ
１１４ メモリ素子
１２０ 加熱線
１２０ｂ 加熱素子
１２４、１２８、１３２ トランジスタ

Claims (4)

1. 行方向に沿って延在する複数のワード線と列方向に沿って延在する複数のビット線との交点に配置された複数の磁性メモリ素子からなるメモリセルアレイと、
   前記メモリ素子上のそれぞれに配置され、前記メモリ素子を加熱する複数の加熱素子と、
   前記ワード線および前記ビット線に対して斜め方向に延在し、斜め方向に位置する加熱素子を含んでなる複数の加熱線と、
   前記複数の加熱線の中から一の加熱線を選択することにより、斜め方向に位置する前記メモリ素子を選択的に加熱する選択部と、
   を備える情報記憶装置。
2. 前記加熱素子は、前記メモリ素子から離隔して配置される請求項１に記載の情報記憶装置。
3. 前記加熱線は、前記加熱素子によって分離される導電性のラインを含む請求項１または２に記載の情報記憶装置。
4. 前記加熱素子は、書込み動作中に、室温より１０℃から５０℃高い温度まで、選択された前記メモリ素子の温度を上昇させる請求項１から３のいずれか１項に記載の情報記憶装置。

Images