DE3009719A1 - Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern - Google Patents
Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichernInfo
- Publication number
- DE3009719A1 DE3009719A1 DE19803009719 DE3009719A DE3009719A1 DE 3009719 A1 DE3009719 A1 DE 3009719A1 DE 19803009719 DE19803009719 DE 19803009719 DE 3009719 A DE3009719 A DE 3009719A DE 3009719 A1 DE3009719 A1 DE 3009719A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- floating electrode
- gate
- oxide layer
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims description 24
- 238000007667 floating Methods 0.000 claims description 46
- 230000015654 memory Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
-A-
Elektrisch löschbares und wiederholt programmierbares Speicherelement zum dauerhaften Speichern.
Die vorliegende Erfindung betrifft ein elektrisch'löschbares
und wiederholt programmierbares Speicherelement zum dauerhaften Speichern, das in integrierter CMOS-Technologie mit polykristallinem
Silizium-Gate hergestellt ist und das einen p-Kanal-MOS-Transistor
mit schwebendem Gate aufweist.
Speicherelemente mit sehr langen Speicherzeiten für die Informationen, welche einschwebendes (floatendes) Gate aufweisen,
das kapazitiv mit einer Steuerelektrode verbunden ist sind bereits bekannt. Hierzu lassen sich die folgenden Literatursteilen
nennen:
(1) Y. Tarui, Y. Hayashi and K. Nagai "Electrically reprogrammable
non volatile semiconductor memory", IEEE J. Solidstate Ciruits, Vol. SC-7, S. 369-375, 1972.
(2) H. Iizika, F. Masuoka, T. Sato and M. Ishikawa, "Electrically
Alterable Avalanche-Injection-Type MOS READ-ONLY Memory with
Ütacked-Gate Structure", IEEE Trans, on Electron Devices,
Vol.ED-23, S. 379-387, 1976.
(3) B. Agusta and J.J. Chang, "Nonvolatile semiconductor storage
device utilizing avalanche-injection and extraction of stored information", Brevet USA Nr. 3 797 000.
(4) J.F. Verwey and R.P. Kramer, "ATMOS-An Electrically Reprogrammable
Read-Only Memory Device", IEEE Trans, on Electron
Devices, VoI . ED-21, No. 10, S. 631-636, 1974.
(5) J.We. Kelley and D.F. Millet, "An Electrically alterable ROM
and it doesn't use nitride", Electronics, Dec. 9, S. 101-104, 1976.
(6) B. Rössler, "Electrically Erasable and Reprogrammable Readonly Memory using the η-Channel SIMOS One-Transistor Cell",
IEEE Trans, on Electron Devices, Vol. ED-24, No. 5, S. 606-610, 1977.
03003
(7) R.G. Müller, H. Nietsch, B. Rössler and E. Walter, "An 8192-Bit
Electrically Alterable ROM Employing a One-Transistor Cell with Floating Gate", IEEE J. of Solid-State Circuits,
Vol. SC-12, No. 5, 1977.
(8) W.M. Gosney, "DIFMOS-A floating gate electrically erasable
non volatile semiconductor memory technology", IEEE Trans, on Electron Devices, Vol. ED-24, S. 594-599, 1977.
Die wichtigsten Arten des Einschreibens und des Löschens sind
die folgenden:
- Injizieren von Elektronen mittels Avalanche-Effekt und einem ρ -n-übergang (Literaturstellen 1, 2, 3, 5, 8);
- injizieren von Löchern mittels Avalanche-Effekt und einem
η -p-Ubergang (Literaturstellen 1, 4, 5, 8);
- injizieren von Löchern aus dem Kanal eines n-Kanal-Transistors
(Literaturstellen 1, 6, 7);
- injizieren von Elektronen mittels Feldemission aus dem schwebenden Gate zur Steuerelektrode hin (Literaturstelle 2)
oder zum Source-Bereich oder zum Kanal des Transistors (Literaturstellen 6, 7);
- injizieren von Elektronen mittels Avalanche-Effekt aus dem
polykristallinen Silizium'heraus (Literaturstelle 3) .
;iine ausführliche Beschreibung der Feldemission ist in der
folgenden Literaturstelle zu finden:
(9) M. Lenzlinger and E.H. Snow, "Fowler-Nordheim tunneling into thermally gr<
S. 278-283, 1969.
into thermally grown SiO '', J. Appl. Phys., Vol. 40,
Andererseits wurde bereits eine Erhöhung der kapazitiven Kopplung zwischen dem schwebenden Gate und der Steuerelektrode
in der folgenden Literaturstelle vorgeschlagen:
(10) B. Rössler, "Feldeffekttransitor mit isoliertem, schwebenden
Speichergate", CH-PS 601.895.
030039/0787
ORIGINAL INSPECTED
Bei den bekannten Speicherelementen benötigen die Einschreibund Löschanordnungen im allgemeinen viel Energie oder hohe
Steuerspannungen, weshalb äußere Steuersignalquellen erforderlich
sind, d.h. daß diese nicht im gleichen integrierten Schaltkreis wie das Speicherelement vorhanden sein können. Die in den
Literaturstellen 2 und 3 beschriebenen Anordnungen weisen außerdem den Nachteil auf, daß sie Einschreib- und Löschspannungen
entgegengesetzten Vorzeichens benötigen, die daher schwierig zu verteilen sind. Das selektive Einschreiben erfolgt oftmals
durch Überlagerung zweier Steuerspannungen entgegengesetzten Vorzeichens. Das Löschen ist im allgemeinen ein vollständiges,
d.h. nicht-selektives Löschen. Obendrein sind die oben genannten Speicherelemente im allgemeinen inkompatibel mit der
bekannten CMOS-Technologie mit Gates aus polykristallinen!
Silizium.
Aufgabe der vorliegenden Erfindung ist es, ein Speicherelement der eingangs genannten Art zu schaffen, welches mittels einer
von der Versorgungsspannung des Speicherelementes abgeleiteten Spannung wiederholt programmierbar ist . Die Erfindung ermöglicht
die Verwendung einer Spannung, die in demselben integrierten Schaltkreis erzeugt wird, in dem das Speicherelement verwirklicht
ist und wobei die Spannung eine einzige Polarität aufweist zum Einschreiben und Löschen des Speichers über Verteilerkreise,
die ebenfalls im Schaltkreis integriert sind und die durch die gleiche Versorgungsspannung wie das Speicherelement
gespeist und gesteuert sind.
Die Lösung der Aufgabe erfolgt mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen. Vorteilhafte Ausgestaltungen
sind in den Unteransprüchen beschrieben.
Das erfindungsgemäße Speicherelement bietet den erheblichen Vorteil, das es durch relativ niedrige Steuerspannungen mit
entsprechend sehr geringem Stromverbrauch gelöscht und wieder
030039/0787
ORIGINAL INSPECTED
programmiert werden kann. Die zum Löschen und Einschreiben
erforderlichen Spannungen werden von der Versorgungsspannung der Schaltung durch einen Spannungsvervielfacher erzeugt, der
vollständig im gleichen Substrat wie das Speicherelement integriert
ist. Die Steuerspannungen können eine einzige Polarität aufweisen, die ggf. negativ ist, entsprechend der verwendeten
CMOS-Technologie, wie es z.B. in der folgenden Literaturstelle beschrieben ist
■ !1) B. Gerber et F. Leuenberger, "Circuit ä transistors MOS complementaires et son procede de fabrication", CH-PS 542.518.
■ !1) B. Gerber et F. Leuenberger, "Circuit ä transistors MOS complementaires et son procede de fabrication", CH-PS 542.518.
Die mit niedriger Spannung beaufschlagten Verteilerschaltungen
ermöglichen das selektive Anlegen der Steuerspannungen an die entsprechende Elektrode des zugehörigen Speicherelements.
In der Literaturstelle
(12) J. Fellrath et E. Vittoz, "Steuervorrichtung in integrierter Schaltungstechnik", DE-Patentanmeldung 28 28 017
ist ein Spannungsvervielfacher und eine Verteilerschaltung beschrieben, die zur Steuerung des erfindungsgemäßen Speicherelements
verwendbar sind.
Die Erfindung bezieht sich ebenfalls auf den Einsatz des erfindungsgemäßen
Speicherelementes in einer integrierten Speicheranordnung , wie es im Anspruch 5 erläutert ist.
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert,
Inder bevorzugte Ausführungsbeispiele dargestellt sind. Es zeigen
Figur 1 eine schematische Darstellung eines elektrischen Schaltkreises, der dem erfindungsgemäßen Speicherelement
äquivalent ist;
030039/0787
ORIGINAL INSPECTED
Figur 2 eine Draufsicht auf ein erstes Ausführungsbeispiel
des Speicherelements in Form eines Maskenplanes für den entsprechenden Schaltkreis;
Figur 3a einen Schnitt entlang der Linie IUa-IIIc von Figur 2;
Figur 3b einen Schnitt einer Variante der Ausführungsform gemäß den Figuren 2 und 3a;
Figur 4 eine Draufsicht analog derjenigen von Figur 2 eines anderen Ausführungsbeispiels eines erfindungsgemäßen
Speicherelements;
Figur 5 einen Schnitt entlang der Linie Va-Vc von Figur 4 und
Figur 6 das Schema eines Spannungsvervielfacher und einer
Verteilerschaltung, die für das erfindungsgemäße Speicherelement einsetzbar sind.
Das in den Figuren 2 und 3a dargestellte Speicherelement, das dem in Figur 1 dargestellten elektrischen Schaltschema entspricht,
weist einen p-Kanal-Transistor T auf mit schwebendem
Gate C1, welches den ersten Teil einer elektrisch schwebenden
elektrode G1 bildet. Ein zweiter Teil G11.. der schwebenden
Elektrode G1 ist kapazitiv mit einer Steuerelektrode G2 gekoppelt,
während ein dritter Teil G11' der schwebenden Elektrode
G1 kapazitiv mit einer schwäch ρ -dotierten Wanne 2 gekoppelt
ist, welche in einem Substrat 1 angeordnet ist, das aus einem monokristallinen η - Siliziumplättchen besteht. Der
pn-übergang zwischen der Wanne und dem Substrat bildet die in
Figur 1 mit D bezeichnete Diode.
P
P
Die äußeren Anschlüsse des Aufbaus sind bezüglich des Drain-Bereichs
des Transistors T,, mit D bezeichnet, bezüglich der Steuerelektrode G- mit E„ bezeichnet, während mit E3 der Anschluß
der Wanne 2 bezeichnet ist, der über einen ρ -dotierten Bereich im Inneren der Wanne 2 und über die Metallisierung G3
030039/0787
ORIGINAL INSPECTED
erfolgt. Das Substrat 1 , das mit dem Source-Bereich S des
Transistors T verbunden ist, liegt an Masse.
Wie insbesondere die Figuren 2 und 3a zeigen, ist das Gate C1
des Transistors T„ vom Substrat durch eine Gateoxidschicht
getrennt mit einer für einen Transistor üblichen Dicke , die z.B. 750 A beträgt. Der Teil Gri der schwebenden Elektrode G1
ist vom Substrat durch eine Feldoxidschicht 5 getrennt, deren Dicke ungefähr 10 000 Ä beträgt. Der dritte Teil G"' der
schwebenden Elektrode ist von der Oberfläche der Wanne 2 durch eine Gateoxidschicht 4' getrennt, die dünner als die Schicht
ist und die ungefähr 350 A dick sein kann.
Die schwebende Elektrode G1 aus polykristallinem Silizium
ist, wie Figur 3a zeigt, von einer ersten mit Bor dotierten Siliziumoxidschicht 6 bedeckt und mit einer zweiten mit Phosphor
dotierten Siliziumoxidschicht 7 bedeckt. Die Fteuerelektrode G„
besteht, wie die anderen elektrischen Verbindungen,aus einer Aluminiummetallisierung.
Figur 2 zeigt die Anordnung der Einzelteile des Speicherelements in Draufsicht und bildet damit einen Maskenplan, den
man zur Herstellung dieses Schaltkreises verwenden kann.
Ein geeignetes Herstellungsverfahren für das beschriebene Ausführunqsbeispiel in CMOS-Technoloqie ist beipsielsweise
in der Literaturstelle 11 beschrieben. Zusätzlich zu dieser Technologie , welche Masken verwendet die mit M1 bis Mg bezeichnet
sind, ist eine -zusätzliche Maske M'„ für die Herstellung
des oben beschriebenen Schaltkreises erforderlich.
Die erste Maske M1 dient zur Begrenzung des Substratbereiches ,
in dem die schwach p~-dotierte Wanne 2 ausgebildet wird, sowie
030039/07 87
ggf. weiter erforderliche Wannen zur Ausbildung von n—Kanal-Transistoren
r die für eine Speicheranordnung erforderlich sind.
Die Maske M_ begrenzt die Fenster des Source-Bereiches, Drain-Bereiches
und Gates 3' des p-Kanal-Transistors T,, sowie den
Bereich 3,der den ohmschen Kontakt mit der Wanne 2 bewirkt.
Die entsprechenden Bereiche der anderen p-Kanal-Transistoren,
die zum vollständigen Schaltkreis auf dem gleichen Substrat gehören können, werden mittels der gleichen Maske erhalten.
Die mit M' bezeichnete Maske dient zum Erzeugen der Gateoxidschicht
4 im Bereich 4l nach einem teilweisen Aufwachsen. Das
Aufwachsen des Gateoxides wird dann fortgesetzt,- bis man die
gewünschte Dicke von 750 A im Bereich 4 erzielt hat. Dank der zusätzlichen Maske Mr„ weist die Gateoxidschicht 4r eine verringerte
Dicke auf r wie es für die Funktionsweise des erfindungsgemäßen
Speicherelementes wesentlich ist und wie es weiter unten näher erläutert wird.
Die Maske M, dient zur Begrenzung der schwebenden Elektrode aus polykristallinem Silizium sowie der Gates der eventuell noch
vorhandenen p-Kanal- und η-Kanal-Transistoren im selben Substrat.
Wie man sieht, befindet sich die schwebende Elektrode auf einer
Gateoxidschicht verringerter Dicke in den durch M„ und M' begrenzten
Bereichen auf einer Gateoxidschicht normaler Dicke in den durch M„ begrenzten Bereichen und ansonsten auf einer
Feldoxidschicht.
Die Maske M. ist in Figur 2 nicht dargestellt, da sie in herkömmlicher
Art während der Herstellung zur Begrenzung der η - und ρ -dotierten Bereiche dient. Im Falle der Figur 2 ist
diese Maske überflüssig, da die gesamte dargestellte Oberfläche ρ -dotiert wird. Im allgemeinen erfolgen die ρ - und η -Dotierungen
030039/0787
gleichzeitig , wobei die η -dotierten Bereiche von einer einzigen
mit Phosphor dotierten Oxidschicht bedeckt sind, während 'die anderen Bereiche mit Schichten bedeckt sind, die mit Phosphor
und mit Bor dotiert sind. Bei dem in Figur 2 dargestellten Ausführungsbeispiel ist also der Bereich 3 ρ -dotiert um einen
ohmschen Kontakt mit der ρ -dotierten Wanne 2 zu erzielen. Bei dem in Figur 4 gezeigten Ausführungsbeispiel ist hingegen
die Maske M, erforderlich, da dort ein Teil der Schaltung η dotiert ist, wie es weiter unten noch näher ausgeführt werden
wird.
Die nächste mit M- bezeichnete Maske ermöglicht die Öffnung
von Kontaktfenstern wie sie in Figur 3amit 8 bezeichnet sind,
zu den ρ - und η -dotierten Bereichen durch die dotierten Oxidschichten hindurch. Es sei betont, daß die Elektrode G1
aus polykristallinem Silizium nicht durch ein Kontaktfenster hindurch zugänglich ist, sondern als schwebende Elektrode vollständig
von Oxid umgeben ist.
Die letzte Maske Mfi begrenzt die metallischen Teile und insbesondere
die Anschlüsse durch Ätzvorgänge in einer vorher aufgebrachten Aluminiumschicht. Bei dem in Figur 2 dargestellten
Schaltkreis werden dergestalt die Steuerelektrode G~ sowie die Anschlüsse D, E„, E-. und S ausgestaltet.
In Figur 3a sind zur Erleichterung des Verständnisses die dem Ersatzschaltbild von Figur 1 entsprechenden Kapazitäten eingezeichnet.
Mit C1 ist dabei die Kapazität zwischen dem schwebenden
Gate G1 und dem Substrat durch die Feldoxidschicht 5 und die
Gateoxidschicht 4 hindurch bezeichnet, mit C„ die Kapazität
zwischen dem schwebenden Gate G1 und der Steuerelektrode G2
und mit C, die Kapazität zwischen dem Teil G111., und der Wanne
J η ι I
durch die verdünnte Gateoxidschicht und die Feldoxidschicht 5 auf der Wanne 2 hindurch.
030039/0787
Die Gesamtanordnung ist derart gewählt, daß die Kapazität C~
groß ist bezüglich der Kapazitäten C1 und C, , so daß die an
der schwebenden Elektrode anliegende Spannung Ur1,die als
Punktion der an E_ anliegenden Steuerspannung U_» der folgenden
Bedingung genügt
G1 C2+C1+C3 " ü(52
damit soweit wie möglich der Spannung U„ entspricht. Dies
erhält man dadurch, daß der Teil G1' der schwebenden Elektrode G 1
eine Oberfläche gibt, welche wesentlich größer als diejenige des Gateteils G' des Transistors T ist (die z.B. 6χ6μπΓ"beträgt)
sowie größer als der Teil G1 ' '.. der schwebenden Elektrode
ist. Es sei betont, daß für eine gegebene Oberfläche von G1' die Kapazität <Z durch eine η -Dotierung des Teils G''
der schwebenden Elektrode erhöht werden kann, was zum Aufbringen einer einzigen mit Phosphor dotierten Oxidschicht zwischen G„
und G11.. führt. Die Kapazität C3 wird klein bezüglich der
anderen Kapazitäten gewählt, damit die an der Wanne 2 anliegende Spannung fast vollständig über der Oxidschicht 4' geringer
Dicke anliegt (ungefähr 350 A), wobei die Spannung zwischen der Elektrode G1 und der Wanne 2 durch die folgende Beziehung
definiert ist:
- C3
ÜG1 0.,+02+C3 ' ÜG3 '
ÜG1 0.,+02+C3 ' ÜG3 '
Die Wirkungsweise des erfindungsgemäßen Speicherelementes, wie
es in den Figuren 1 bis 3adargestellt ist, kann wie folgt beschrieben
werden:
Die schwebende Elektrode ist zuerst nicht beaufschlagt und der Transistor T nicht leitend, wenn eine Versorgungsspannung
von -1,5 V an seinen Drain-Bereich gelegt wird.
030039/0787
.ORlGINALtNSPECTED
Wird an den Anschluß E~ eine negative Steuerspannung von ungefähr
-40 V gelegt, so wird die schwebende Elektrode durch Kapazitätskopplung negativ vorgespannt und erzeugt ein ausreichend
großes elektrisches Feld durch die dünne Oxidschicht 4* hindurch, äo daß zu der Wanne 2 , welche über ρ ,G-, und E_ an
Masse liegt. Elektronen durch Feldemission gelangen . Der Transistor Tu bleibt demzufolge gesperrt. Zeichnet man die Kurve
des Drain-Stromes I des Transistors T als Funktion der an
der Steuerelektrode Ur2 anliegenden negativen Spannung für eine
Drain-Spannung von -30 mV, so erhält man durch Extrapolation des linearen Teils der Kurve bis zu I = 0 die extrapolierte
Schwellspannung des Speicherelements bezüglich der schwebenden
Elektrode.
■<jt man (über den Anschluß E-.) an die Steuerelektrode G-, eine
negative Spannung von -40 V , wobei der Anschluß E2 an Masse
1iegt, so wird das Potential der schwebenden Flektrode praktisch
-;urch dasjenige der Elektrode G2 bestimmt und das elektrische
Feld durch die Oxidschicht verringerter Dicke 4' hindurch weist
entgegengesetzte Richtung auf bezüglich des beschriebenen Lösch--Vorgangs.
Die von der Wanne 2 durch Feldemission austretenden Elektronen gelangen demzufolge zur schwebenden Elektrode, so daß
G1 negativ aufgeladen wird. Der Transistor T leitet dabei selbst
bei einer Spannung von IL,- = 0 V. Die Schwellspannung des derart
beaufschlagten Speicherelements kann auf gleiche Weise wie
beim gelöschten Speicherelement bestimmt werden, wobei dieses Mal eine Flanke der positiven Spannung üp2 verwendet wird.
Das beschriebene Speicherelement verwendet also sowohl zum Löschen als auch zum Einschreiben eine Elektroneninjektion
mittels Feldemission. In beiden Fällen erfordert diese Emission
nur eine sehr geringe Leistung und findet bei Steuerspannungen gleicher (negativer) Polarität statt.
030039/0787
ORIGINAL INSPECTED
3003719
Es sei betont, daß die durch die verdünnte Oxidschicht 4' wirkenden
elektrischen Felder in der Nähe der Durchsclilagsfelder bezüglich
der Oxidschicht liegen. Trotzdem wird der Elektronenstroia automatisch begrenzt, da zum Zeitpunkt des Fließens des
Stromes die schwebende Elektrode aufgeladen wird, wodurch das durch die Gateoxidschicht hindurchwirkende Feld verringert wird
und damit die Injektion aufhört. Da die Steuerelektrode G- vollständig
isoliert ist und die Wanne 2 eine Durchbruchsspannung von ungefähr 200 V aufweist, treten keine anderen Ströme auf als
diejenigen der erwähnten Injektion.
Die beschriebenen Einschreib- und Löschvorgänge beim erfindungsgemäßen
Speicherelement 'erfordern keine spezielle Form der anzulegenden Spannungen. Ein weiterer Vorteil liegt darin, daß
das Substrat ständig auf gleichem Potential liegt. Ein derartiges Speicherelement kann also selektiv programmiert oder gelöscht
werden, während der übrige Teil der integriertem Schaltung auf dem gleichen Substrat weiterhin funktionsfähig ist.
Eine Variante des Ausführungsbeispxels der Figuren 2 und 3a ist
in Figur 3b dargestellt und weist keine ρ -dotierte Wanne 2 auf. In diesem Fall erfolgt das Einschreiben nicht durch Feldemission,
sondern durch den Avalanche-Effekt des ρ η-Überganges, wozu
ebenfalls eine negative Spannung erforderlich ist. Die Verwendung dieses Übergangs und die Tatsache, daß er oiiterhalb einer
Gateoxidschicht verringerter Dicke angeordnet ist, bietet zwei grundsätzliche Vorteile bezüglich des bekannten Ävalanche-Effekts
(Literaturstelle 2), wobei der Drain des MOST zur Injektion
dient. Lädt sich nämlich die schwebende Elektrode negativ auf, so treten keine parasitären Strömte zwischen der Injektionsdiode
und der Source des Transistors T„ auf. Demzufolge ist es nicht erforderlich, die Source des Speichers beim
Einschreiben mittels eines zusätzlichen logischen Schaltkreises schweben zu lassen.
030039/0787
' ; ORIGINAL INSPECTED
Andererseits ist nur eine verringerte Avalanche-Spannung am Übergang erforderlich (ungefähr 20 V für eine Dicke der
Schicht 4" von 350 Ä), wodurch diese Spannung leicht von den auf einer herkömmlichen Gateoxidschicht ausgebildeten Transistoren
verteilt werden kann, ohne Auftreten von Durchschlagströmen. Versuche haben ergeben, daß mit Impulsen relativ
langsamer Anstiegszeit (200 ms) die Avalanche-Ströme unterhalb von 50 nA bleiben und daher für einen vollständig integrierten
Spannungsvervielfacher tragbar sind.
!'iguren 4 und 5 zeigen ein anderes Ausführungsbeispxel des
:n den Figuren 2 und 3 dargestellten Speicherelements, welches sich nur durch die folgenden beiden Punkte unterscheidet, so
daß, da die übrige Wirkungsweise analog ist, diese nicht mehr im einzelnen beschrieben wird (und bei dem gleiche Bezugszeichen
analoge Teile bezeichnen). Bei diesem Ausführungsbeispiel ist die schwebende Elektrode G1 im Teil G1' und zumindest teilweise
im Teil G1 ' '.. η -dotiert (anstatt ρ -dotiert). Dieses
Ausführungsbeispxel erfordert keinen zusätzlichen Verfahrensschritt. Die kapazitive Kopplung zwischen der Steuerelektrode G„
und der schwebenden Elektrode G1 wird dadurch erhöht, daß eine
einzige, mit Phosphor dotierte Oxidschicht zwischen diesen beiden Elektroden liegt und daß ihr Abstand demzufolge verringert
ist. Andererseits ist der Potentialberg zwischen dem η -dotierten polykristallinen Silizium und dem Gateoxid 41 geringer,
so daß die im Überschuß vorhandenen Elektronen in der schwebenden Elektrode mittels geringerer Löschspannungen, d.h.
ungefähr 5 bis 10V während der Impulsdauer, reinjiziert werden.
Figur 4 zeigt die Umrisse der Maske M. zur Begrenzung der η dotierten Bereiche (innerhalb des Umrisses) und der ρ -dotierten
Bereiche.
Der zweite unterschiedliche Punkt dieses Ausführungsbeispiels gemäß den Figuren 4 und 5 liegt darin, daß in der Wanne 2 und
0 3C039/0787
ORIGINAL INSPECTED
4:cilweise unterhalb der Gateoxidschicht verringerter Dicke 4 *
ein η -dotierter Bereich 12 vorgesehen ist. Dieser durch seitliche
Diffusion erzeugte dotierte Bereich bewirkt gleichfalls eine Verringerung des oben erwähnten Potentialberges und damit
eine Verringerung der Einschreibspannung.
Das Speicherelement gemäß der Erfindung ist derart ausgelegt, daß zum Einschreiben und Löschen Spannungen verwendet werden
können, die von der Versorgungsquelle des Speicherelementes abgeleitet werden können, mittels Schaltkreise!, die vollständig
auf dem gleichen Substrat wie das Speicherelement integriert sind.
Eine derartige Speicheranordnung weist einen Oszillator auf, der hochfrequente Impulse- liefert, einen Spannungsvervielfacher, sowie
Verteilerkreise zur Steuerung des Speichers. Ein Beispiel einer geeigneten Spannungsvervielfacher-Schaltung und einer geeigneten
Verteilungsschaltung ist im einzelnen in der Literaturstelle 12
beschrieben. Es sei kurz erwähnt, daß der vollständig integrierte Spannungsvervielfacher 47 Speicherkapazitäten C und Dioden D1
aufweist, die gemäß dem in Figur 6 gezeigten Schaltbild angeordnet sind und dafür sorgen, daß auf der Leitung (-) eine
negative Spannung anliegt, die leicht die erforderliche Höhe zur Steuerung des oben beschriebenen Speicherelementes erreichen
kann. Es sei betont, daß die Technologie komplementärer MOS-Transistoren mit Silizium-Gates eine besonders vorteilhafte
Ausgestaltung derartiger Spannungsvervielfacher ermöglicht unter Einsatz von insbesondere schwebenden Dioden aus
polykristallinem Silizium und Ausgestaltung von Speicherkapazitäten
C durch Parallelanordnung von Kapazitäten zwischen polykristallinem Silizium und Wanne auf Gateoxid und polykristallinem
Silizium und Metall .
Q3UU39/0787
; 'ORIGINAL INSPECTED
30097:3
Dem Spannungsvervielfacher werden bei H höherfrequente
Impulse zugeführt, die mit entgegengesetzter Polarität am Ausgang H1 eines Inverters 48 erscheinen.
Die negative Spannung am Ausgang des Spannungsvervielfachers
wird zwei Verteilerkreisen zugeführt, deren jeder zwei Paar Transistoren wie z.B. T4n/ T41 und T._, T4-. aufweist, sowie
einen Inverter 46. Steuersignale niedriger Spannung werden den Anschlüssen E44 und E41- der Verteilerkreise zugeführt, die mit
den entsprechenden Steuerelektroden E- und E-. des Speicherelements
der Anordnung verbunden sind.
Wird ein negatives Potential beispielsweise an E44 angelegt, so
leiten die Transistoren T42 und T41, während die Transistoren
T40 und T43 gesperrt sind. Wird an E44 ein positives Potential
gelegt, so sind die Transistoren T4? und T41 gesperrt, während
die Transistoren T40 und T43 leiten und die erhöhte Spannung
des Spannungsvervielfachers am Ausgang S44 auftritt. Diese
Spannung fällt während des Schaltvorgangs bis zu dem Punkt, an dem das Umkippen in den anderen stabilen Zustand des Verteilerkreises
erfolgt und steigt anschließend mit einer durch die Bauteile des Schaltkreises und die Frequenz der bei H zugeführten
Impulse bestimmten Zeitkonstanten. Da der Spannungsvervielfacher einen hohen Innenwiderstand aufweist, arbeiten die Verceilerkreise
auch bei Transistoren geringer Abmessungen.
Das erfindungsgemäße Speicherelement erfüllt völlig die Bedingungen,
die durch eine integrierte Steuerschaltung, wie sie in Figur 6 gezeigt ist, gegeben sind. Zum Einschreiben und
zum Löschen erfordert das Speicherelement nur sehr geringe Leistungen, wie sie z.B. am Ausgang des Spannungsvervielfachers
zur Verfügung stehen. Andererseits sind die erforderlichen Steuerspannungen kleiner als die durch die Durchbruchsspannung
der Speicherkapazitäten des Spannungsvervielfachers
030039/0787
ORIGINAL INSPECTED
3003719
und die Durchbruchsspannung der Transistoren der Verteilerkreise
gesetzten Grenzen. Die Steuerspannungen zum Löschen und
zum Einschreiben in das Speicherelement weisen die gleichen Polaritäten auf. Die Steuerspannung, so wie sie am Ausgang des
Spannungsvervielfachers zur Verfügung steht, kann ohne weiteres
für das erfindungsgemäße Speicherelement verwendet werden, wobei die Einschreib - und Löschzeiten dementsprechend .relativ lang sind
(ungefähr 250 ms).
Das erfindungsgemäße Speicherelement ist besonders gut geeignet
zur Verwirklichung von Speichern geringer Kapazität, jedoch großer Speicherzeit der eingeschriebenen Information. Es kann
z.B. dazu verwendet werden um eine Auswahl zwischen verschiedenen
Eigenschaften eines Terminals zu ermöglichen oder eine digitale Regelung zwischen verschiedenen kritischen
Parametern, wie Widerstand, Kapazität, Drain-Strom in analogen Schaltkreisen zu ermöglichen.
030039/0787
ORIGINAL'INSPECTED
Claims (5)
1. Elektrisch löschbares und wiederholt programmierbares
Speicherelement zum dauerhaften Speichern, das in integrierter CMüS-Technologie mit polykristallinem Silizium-Gate hergestellt
ist und das einen p-Kanal-MOS-TransxLtor mit schwebendem
Gate aufweist, dadurch gekennzeichnet, daß dieses Gate einen ersten Teil einer schwebenden Elektrode bildet und daß
ein zweiter Teil dieser schwebenden Elektrode mit einer Oberfläche,
die im wesentlichen größer als diejenige des Gate ist, auf einer Feldoxidschicht angeordnet ist, deren D\cke im
wesentlichen größer als diejenige des Gateoxids des Transistors isL, während ein dritter Teil dor schwebenden Elektrode
eine Oberfläche aufweist, die vergleichbar mit derjenigen des ersten Teils ist und auf einer Gateoxidschicht angeordnet ist,
die dünner als diejenige des Gateoxids des Transistors ist, daß im Substrat unterhalb des dritten Teils der schwebenden
Elektrode eine ρ -dotierte Wanne vorgesehen ist, die über einen ρ -dotierten Bereich mit einer Steuerelektrode für
das Einschreiben verbunden ist, daß eine Steuerelektrode für das Löschen gegenüber dem zweiten Teil der schwebenden
Elektrode "angeordnet ist, wobei die Gesamtanordnung derart ist, daß die Kapazität zwischen Löschelektrode und dem zweiten
030039/0787
ORIGINAL INSPECTED
Teil der schwebenden Elektrode größer ist als die Kapazität zwischen der schwebenden Elektrode und dem Substrat und
sowie der ρ -dotierten Wanne.
2. Speicherelement nach Anspruch 1r dadurch gekennzeichnet, daß
das zweite und zumindest teilweise das dritte Teil der schwebenden Elektrode aus n+-dotiertem polykristallinen! Silizium bestehen.
3. Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die ρ -dotierte Wanne einen η -dotierten Rereich aufweist, der einen Teil der unterhalb des dritten
Teils der Elektrode liegenden Gateoxidschicht bedeckt, wobei dieser η -dotierte Bereich mit dem ρ -dotierten Bereich in
Berührung steht, der mit der zum Einschreiben dienenden Steuerelektrode verbunden ist.
4. Speicherelement zum elektrisch wiederholt programmierbaren
dauerhaften Speichern, das in integrierter CMOS-Technologie
mit polykristallinem Siliziumgate hergestellt istund das einen p-Kanal-MOS-Transistor mit schwebendem Gate aufweist, dadurch
gekennzeichnet, daß dieses Gate einen ersten Teil einer schwebenden Elektrode bildet und daß ein zweiter Teil dieser
schwebenden Elektrode mit einer Oberfläche, die im wesentlichen größer als diejenige des Gates ist, auf einer FeIdoxidschicht
angeordnet ist, deren Dicke im wesentlichen größer als diejenige des Gateoxids des Transistors ist, während ein
dritter Teil der schwebenden Elektrode eine Oberfläche aufweist, die vergleichbar mit derjenigen des ersten Teils ist
und auf einer Gateoxidschicht angeordnet ist, die dünner als diejenige des Gateoxids des Transistors ist, daß ein ρ -dotierter
Bereich im Substrat in der Nähe der Gateoxidschicht und unterhalb des dritten Teils der schwebenden Elektrode
angeordnet ist, welcher mit der zum Einschreiben dienenden Steuerelektrode verbunden ist,daß eine zum Löschen dienende
Steuerelektrode gegenüber dem zweiten Teil der schwebenden Elektrode angeordnet ist und in dieser durch wenigstens eine
0 3 0 0 3 9/0787
Oxidschicht getrennt ist, wobei die Gesamtanordnung derart ist, daß die Kapazität zwischen der zum Löschen dienenden
Steuerelektrode und dem zweiten Teil der schwebenden Elektrode größer ist als die Kapazität zwischen der schwebenden Elektrode
und dem Substrat.
5. Verwendung eines Speicherelementes nach den Ansprüchen 1 bis 4,
in einer integrierten, elektrisch löschbaren und wiederholt programmierbaren Speichervorrichtung zum dauerhaften Speichern,
ohne Anlegen äußerer Lösch- und Einschreibspannungen an die Speichervorrichtung, dadurch gekennzeichnet, daß die Speichervorrichtung
einen Oszillator, einen Spannungsvervielfacher, einen Verteilerkreis und wenigstens ein Speicherelement aufweist,
wobei der Oszillator mit dem Spannungsvervielfacher verbunden ist und ihm hochfrequente Impulse zuführt, während der
Spannungsvervielfacher derart ausgestaltet ist, daß er eine
erhöhte Steuerspannung negativer Polarität erzeugt, während der Verteilerkreis derart ausgestaltet ist, daß er diese erhöhte
Steuerspannung in Abhängigkeit von einem Steuersignal in Größe der Versorgungsspannung der einen oder anderen
Steuerelektrode zuführt und diejenigen Steuerelektroden, die nicht mit der erhöhten Steuerspannung beaufschlagt sind, auf
das Potential des Substrats bringt.
0 3 wo; , 7
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH240479A CH631287A5 (fr) | 1979-03-14 | 1979-03-14 | Element de memoire non-volatile, electriquement reprogrammable. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3009719A1 true DE3009719A1 (de) | 1980-09-25 |
| DE3009719C2 DE3009719C2 (de) | 1990-05-10 |
Family
ID=4232993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803009719 Granted DE3009719A1 (de) | 1979-03-14 | 1980-03-13 | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4532535A (de) |
| JP (1) | JPS55127070A (de) |
| CH (1) | CH631287A5 (de) |
| DE (1) | DE3009719A1 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1985001146A1 (en) * | 1983-08-29 | 1985-03-14 | Seeq Technology, Inc. | Mos floating gate memory cell and process for fabricating same |
| US4642673A (en) * | 1983-02-25 | 1987-02-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Floating gate type EEPROM with a substrate region used for the control gate |
| US4668970A (en) * | 1982-01-29 | 1987-05-26 | Hitachi, Ltd. | Semiconductor device |
| US4701776A (en) * | 1983-08-29 | 1987-10-20 | Seeq Technology, Inc. | MOS floating gate memory cell and process for fabricating same |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4822750A (en) * | 1983-08-29 | 1989-04-18 | Seeq Technology, Inc. | MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide |
| NL8402023A (nl) * | 1984-06-27 | 1986-01-16 | Philips Nv | Halfgeleiderinrichting met een niet-vluchtige geheugentransistor. |
| US4616245A (en) * | 1984-10-29 | 1986-10-07 | Ncr Corporation | Direct-write silicon nitride EEPROM cell |
| JPS61105862A (ja) * | 1984-10-30 | 1986-05-23 | Toshiba Corp | 半導体装置 |
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| US4879688A (en) * | 1985-03-04 | 1989-11-07 | Lattice Semiconductor Corporation | In-system programmable logic device |
| US4597060A (en) * | 1985-05-01 | 1986-06-24 | Texas Instruments Incorporated | EPROM array and method for fabricating |
| US4742492A (en) * | 1985-09-27 | 1988-05-03 | Texas Instruments Incorporated | EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor |
| US4939558A (en) * | 1985-09-27 | 1990-07-03 | Texas Instruments Incorporated | EEPROM memory cell and driving circuitry |
| IT1201834B (it) * | 1986-07-10 | 1989-02-02 | Sgs Microelettronica Spa | Dispositivo di memoria non volatile a semiconduttore |
| US5223731A (en) * | 1988-06-30 | 1993-06-29 | Goldstar Electron Co., Ltd. | EPROM cell using trench isolation to provide leak current immunity |
| JP2529885B2 (ja) * | 1989-03-10 | 1996-09-04 | 工業技術院長 | 半導体メモリ及びその動作方法 |
| US5077691A (en) * | 1989-10-23 | 1991-12-31 | Advanced Micro Devices, Inc. | Flash EEPROM array with negative gate voltage erase operation |
| US5199001A (en) * | 1990-10-29 | 1993-03-30 | Intel Corporation | Architecture for erasing very small areas of flash EPROMs |
| EP0757352B1 (de) * | 1995-08-04 | 2001-03-28 | STMicroelectronics S.r.l. | Anordnung zur Überwachung einer Schwellspannung |
| US5736764A (en) * | 1995-11-21 | 1998-04-07 | Programmable Microelectronics Corporation | PMOS flash EEPROM cell with single poly |
| US5841165A (en) * | 1995-11-21 | 1998-11-24 | Programmable Microelectronics Corporation | PMOS flash EEPROM cell with single poly |
| EP0904588B1 (de) * | 1996-06-14 | 2001-07-25 | Infineon Technologies AG | Anordnung und verfahren zum speichern und lesen von mehrpegelladung |
| US7425940B2 (en) * | 2004-02-09 | 2008-09-16 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
| CN102593064B (zh) * | 2012-03-11 | 2014-01-22 | 复旦大学 | 一种栅控二极管半导体存储器器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843954A (en) * | 1972-12-29 | 1974-10-22 | Ibm | High-voltage integrated driver circuit and memory embodying same |
| US3919711A (en) * | 1973-02-26 | 1975-11-11 | Intel Corp | Erasable floating gate device |
| DE2643987A1 (de) * | 1974-09-20 | 1978-03-30 | Siemens Ag | N-kanal-speicher-fet |
| DE2828017A1 (de) * | 1977-06-27 | 1979-02-01 | Centre Electron Horloger | Steuervorrichtung in integrierter schaltungstechnik |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513432B2 (de) * | 1974-07-15 | 1980-04-09 | ||
| US4087795A (en) * | 1974-09-20 | 1978-05-02 | Siemens Aktiengesellschaft | Memory field effect storage device |
| JPS5143083A (de) * | 1974-10-09 | 1976-04-13 | Nippon Electric Co | |
| JPS5857005B2 (ja) * | 1976-02-02 | 1983-12-17 | 日本電気株式会社 | 集積回路 |
| US4148044A (en) * | 1976-09-29 | 1979-04-03 | Siemens Aktiengesellschaft | N-channel memory field effect transistor |
| JPS5389379A (en) * | 1977-01-17 | 1978-08-05 | Sanyo Electric Co Ltd | Memory element |
| US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
| US4257056A (en) * | 1979-06-27 | 1981-03-17 | National Semiconductor Corporation | Electrically erasable read only memory |
-
1979
- 1979-03-14 CH CH240479A patent/CH631287A5/fr not_active IP Right Cessation
-
1980
- 1980-03-13 DE DE19803009719 patent/DE3009719A1/de active Granted
- 1980-03-14 JP JP3256380A patent/JPS55127070A/ja active Pending
-
1982
- 1982-08-16 US US06/408,275 patent/US4532535A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843954A (en) * | 1972-12-29 | 1974-10-22 | Ibm | High-voltage integrated driver circuit and memory embodying same |
| US3919711A (en) * | 1973-02-26 | 1975-11-11 | Intel Corp | Erasable floating gate device |
| DE2643987A1 (de) * | 1974-09-20 | 1978-03-30 | Siemens Ag | N-kanal-speicher-fet |
| DE2828017A1 (de) * | 1977-06-27 | 1979-02-01 | Centre Electron Horloger | Steuervorrichtung in integrierter schaltungstechnik |
Non-Patent Citations (1)
| Title |
|---|
| Blanchard et al.: High-Voltage Simultaneous Diffusion Silicon-Gate CMOS. In: Journal of Solid-State Circuits, Vol. SC-9, No. 3, Juni 1974, S. 103-110 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668970A (en) * | 1982-01-29 | 1987-05-26 | Hitachi, Ltd. | Semiconductor device |
| US4642673A (en) * | 1983-02-25 | 1987-02-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Floating gate type EEPROM with a substrate region used for the control gate |
| WO1985001146A1 (en) * | 1983-08-29 | 1985-03-14 | Seeq Technology, Inc. | Mos floating gate memory cell and process for fabricating same |
| US4701776A (en) * | 1983-08-29 | 1987-10-20 | Seeq Technology, Inc. | MOS floating gate memory cell and process for fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55127070A (en) | 1980-10-01 |
| US4532535A (en) | 1985-07-30 |
| CH631287A5 (fr) | 1982-07-30 |
| DE3009719C2 (de) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3009719A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
| DE69120440T2 (de) | Mehrfachgatter-Dünnfilmtransistor | |
| DE3117719C2 (de) | ||
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE2906706A1 (de) | Speicherelement zum elektrisch wiederholt programmierbaren dauerhaften speichern | |
| DE3029125A1 (de) | Halbleiterspeicher | |
| DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
| DE3346831C2 (de) | Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben | |
| DE4121292A1 (de) | Halbleiterspeichervorrichtung | |
| DE2841453A1 (de) | Halbleiterspeicherzelle | |
| DE2739586C2 (de) | Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung | |
| DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
| DE2827165C3 (de) | Bistabile Kippstufe mit fixierbarem Schaltzustand | |
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE3244488C2 (de) | ||
| DE2614698C2 (de) | Halbleiterspeicher | |
| DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
| DE112008000721B4 (de) | Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zum Bereitstellen eines Hetero-BiMOS-Injektionssystems | |
| DE2613497C3 (de) | ||
| EP0135137A2 (de) | Statische Speicherzelle | |
| EP0135136A2 (de) | Integrierte RS-Flipflop-Schaltung | |
| DE2923365A1 (de) | Feldeffekttransistor zur bildung einer speicherzelle und verfahren zur herstellung desselben | |
| DE2947920C2 (de) | Bauelement in I&uarr;2&uarr; L-Schaltungstechnik | |
| DE602005006093T2 (de) | Halbleiterspeicherbauelement mit schwebendem Körper und Herstellungsverfahren desselben | |
| EP1723669A1 (de) | Eeprom-speicherzelle für hohe temperaturen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: G11C 17/00 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |