DE2923365A1

DE2923365A1 - Feldeffekttransistor zur bildung einer speicherzelle und verfahren zur herstellung desselben

Info

Publication number: DE2923365A1
Application number: DE19792923365
Authority: DE
Inventors: Eugene Tonnel
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1978-06-09
Filing date: 1979-06-08
Publication date: 1979-12-20
Also published as: GB2022922B; GB2022922A; FR2428327A1; CA1147465A; JPS54162977A; FR2428327B1

Description

- 5 -Patentanwälte

Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

THOMSON - CSF 8. Juni 1979

173, Bd. Haussmann 75008 Paris / Frankreich

Unser Zeichen; T 5255

Feldeffekttransistor zur Bildung einer Speicherzelle und Verfahren zur Herstellung desselben

Die Erfindung betrifft einen Feldeffekttransistor, der eine elektrisch beschreibbare und löschbare Speicherzelle bildet, ein Verfahren zu seiner Herstellung und einen daraus gebildeten Halbleiterspeicher. Allgemein befaßt sich die Erfindung mit elektronischen aktiven Anordnungen, die aus Halbleitern verwirklicht sind und unter der Bezeichnung "nicht-flüchtige Speicher" bekannt sind. Bei derartigen Anordnungen bleibt die in Form von gruppierten Ladungen in privilegierten Bereichen der Anordnung gespeicherte Information bei fehlender elektrischer Speisung erhalten. Die in den Speicher "eingeschriebene", also gespeicherte Information wird folglich aufbewahrt und intakt wiedergefunden, selbst wenn das Gerät, zu dem der Speicher gehört, ausgeschaltet und dann wieder in Betrieb genommen wird.

9-0 9851/0778

Die nicht-flüchtigen Speicher enthalten eine Mehrzahl von elementaren Speicherzellen, die jeweils einen Speicherpunkt bilden, der je nach seinem Zustand einem hohen oder niedrigen Zustand in der Boole'sehen Logik entspricht. Jede Speicherzelle enthält ein aktives Element, dessen Eigenschaften in Abhängigkeit von der zu speichernden Information geändert werden können.

Es gibt jedoch mehrere Arten von "nicht-flüchtigen Speichern", je nach dem, ob ihr Inhalt bei der Herstellung festgelegt wird oder je nach Bedarf vom Anwender verändert werden kann. Zu der ersten Art von "Festwertspeichern" gehören die nur zum Auslesen bestimmten Speicher, die allgemein als "ROM" (read only memory) bezeichnet werden. Ihr vor der Herstellung bestimmter Inhalt bleibt unveränderbar, da er vom Zustand des Speichers am Ende der Herstellung abhängt.

Dieser Mangel an Flexibilität bei der Anwendung von ROM-Speichern lag der Schaffung von durch den Anwender programmierbaren Speichern zugrunde, die kurz als"PROM"(programmable read only memory) bezeichnet werden. In einem solchen PROM wird der Speicherinhalt durch Prozesse wie Durchbruch eines Transistorübergangs oder Durchbrennen einer "Sicherung" in einer Schaltung eingeschrieben.

Die Programmierung eines Speichers durch seinen Anwender ist bereits ein bedeutender Fortschritt; hinsichtlich der Löschung bleibt jedoch ein schwerwiegender Mangel: Wenn die Programmierung irreversibel ist, kann ein Fehler nicht gelöscht werden, und der Speicherinhalt kann nicht verändert werden. In einem solchen Falle muß also die ganze Speicherschaltung ersetzt werden. Eine auf einem anderen Programmierungsprozeß beruhende Lösung gestattet die Löschung durch Bestrahlung mit intensivem Ultraviolettlicht; bei diesem Vorgang muß jedoch im allgemeinen der Betrieb des Geräts

909851/077 8

eingestellt werden, und die gedruckten Schaltungen, welche die Speichervorrichtungen tragen, müssen herausgenommen werden, um sie der Ultraviolettbestrahlung auszusetzen, was einen weiteren Nachteil darstellt.

Die Lösung, die die meisten Vorteile auf sich vereinigt, ist unstreitig die Lösung, bei der für alle drei Operationen, also Einschreiben, Auslesen und Löschen des Speicherinhalts, elektrische Mittel Verwendung finden. Diese nicht-flüchtigen Speicher mit elektrischer Löschung werden im allgemeinen als "EAROM" bezeichnet, wobei es sich um die Abkürzung des angelsächsischen Begriffs "electrically alterable read only memory" (elektrisch veränderlicher Festwertspeicher) handelt. Da die Schreibdauer oder Löschdauer für eine Informationen im allgemeinen langer ist als die zum Auslesen erforderliche Zeit, werden diese Speicher auch als solche zum "schnellen Auslesen" oder als "RMM" (read mostly memory) bezeichnet.

Bei den nicht-flüchtigen, elektrisch beschreibbaren und löschbaren Speichern, die zur Vereinfachung im folgenden als "EAROM" bezeichnet werden, können Speicherzellen durch jeweils einen bipolaren Transistor gebildet werden. Im allgemeinen wird als aktives Element ein Feldeffekttransistor mit isolierter Elektrode verwendet, da ein solcher die Information besser aufbewahrt.

Eine wesentliche Charakteristik derartiger Transistoren ist durch die als Schwellwertspannung bezeichnete Minimalspannung definiert, die an das Gate angelegt werden muß, um diese Anordnung in den leitenden Zustand zu bringen. Diese Schwellspannung wird verändert, um eine Information zu speichern, wobei das Auslesen darin besteht, daß die zur Erreichung des Leitungszustande erforderliche Spannung gemessen wird und der Zustand der Speicherzelle überprüft wird.

909851/0778

Es gibt also drei elektrische Zustände des Speichers, je nach dem, ob eine Leseoperation, Schreiboperation oder Löschoperation vorliegt.

Wenn die Spannung zwischen der Drainelektrode und der Sourceelektrode des Feldeffekttransistors mit V₀₃ und mit Vq die Gatespannung bezeichnet werden, so erfolgt das Auslesen des Speieherinhalts durch eine Spannung

^VDS1 ■ ^VG1'
das Auslesen wird erreicht mittels einer Spannung

^VDS2 " ^VG2^;
die Löschung erfolgt durch eine Spannung

^Substrat *°

Dabei gilt weiter, damit die Lesespannung die eingeschriebenen Informationen nicht löscht, daß folgende Gleichungen erfüllt sind:

DbI Ub^ ^Substrat ^VG1 < ^VG2 < ^VG3·

Die Änderung der Schwellspannung eines Feldeffekttransistors wird in bekannter Weise auf zwei Arten erzielt.

Die erste Weise besteht darin, daß ein Transistor geschaffen wird, bei dem die Isolierung der Gateelektrode aus zwei dielektrischen Schichten unterschiedlicher Art zusammenge- ■ setzt ist; bei MNOS (Metall/Nitrid/Oxid/Silizium) -Transistoren handelt es sich z.B. um ein Oxid und Siliziumnitrid.

909851/0778

Durch Anlegen einer "bipolaren Spannung an dem Gate kann eine Ladung bzw. Entladung der Grenzfläche zwischen den zwei dielektrischen Schichten und folglich eine Änderung des Schwellwerts de3 Speichertransistors erreicht werden. Diese Lösung ist jedoch mit zwei wesentlichen Schwierigkeiten verbunden:

Die Isolierung der Speicherzelle ist erforderlich, um eine Polaritätsumkehr beim Einschreiben und beim Löschen zu ermöglichen, und

eine Verbesserung der Einschreibbedingungen führt entweder zu einer Herabsetzung des Rückhaltevermögens oder zu einer Verschlechterung der Löschfähigkeit der Speicherzelle, wobei diese beiden Charakteristika durch eine sehr dünne Oxidschicht (2 bis 5 x 10"^ m) bestimmt werden.

Eine zweite Möglichkeit zur Veränderung der Schwellspannung eines Feldeffekttransistors besteht darin, daß die Ladung einer schwimmenden Elektrode durch Injektion von elektrischen Ladungsträgern verändert wird, denen im Silizium eine ausreichende Energie erteilt wird, damit sie die Potentialschwelle Si/SiOp überwinden können. Diese.sogenannten "heißen" Ladungsträger werden in den darunter liegenden Übergängen des Speichertransistors gewonnen, die in Rückwärtsrichtung polarisiert sind.

Bei einer solchen Lösung können die Dickenwerte des Gate-Dielektrikums größer sein, da die Ladungsträger eine ausreichende Energie haben, um das Leitungsband des Dielektrikums zu erreichen. Die Rückhaltung bzw. Haftung ist also sehr gut, die auf der Elektrode angesammelte Ladung kann jedoch nur schwer beseitigt werden.

Diese sogenannten FAMOS-Elemente (floating avalanche MOS) werden anfangs gelöscht, indem das Dielektrikum durch Bestrahlung mit Ultraviolettlicht in den leitenden Zustand

909851/0778 _C0PY

- ίο -

versetzt wird. Dieser langwierige Vorgang führt jedoch zu einer Löschung des ganzen Speichers und erfordert ein kompliziertes Gehäuse spezieller Konzeption.

Es gibt auch andere Lösungen zur Ladung bzw. Entladung der schwimmenden Elektrode, die einfacher sind als die Löschung durch Ultraviolettstrahlung. Diese Lösungen sind verschiedenartig, je nach dem, ob die auf die Elektrode beim Einschreiben injizierten Ladungen wieder ausgesandt oder durch entgegengesetzte Ladungen kompensiert werden.

Die Lösungen der erstgenannten Art, bei der die gespeicherten Ladungen wieder ausgesandt bzw. abgeleitet werden, erfordern die Anwendung hoher Spannungen und Verwendung eines dünnen Dielektrikums, so daß die auf der schwimmenden Elektrode gespeicherten Elektronen über das Dielektrikum abfließen können und entweder das Halbleitersubstrat oder eine andere Elektrode, die als Steuerelektrode bzw. Gate bezeichnet wird und über der schwimmenden Elektrode angeordnet ist, erreichen können.

Wenn das Abfließen der Ladungen zum Substrat z.B. in dem dünnen Oxidbereich der Sourceelektrode des Transistors lokalisiert ist, so muß dieser Bereich vor der Ablagerung und Gravierung der schwimmenden Elektrode dotiert werden. Dadurch geht der Vorteil der selbsttätigen Positionierung bzw. Anordnung verloren, die aus der umgekehrten zeitlichen Reihenfolge bei den Gravierungs- und Diffusionsprozessen resultiert, wobei es diese Reihenfolge ermöglicht, die Positionierungsabweichungen bzw. -toleranzen zu vernachlässigen und die Größe der Bauteile zu reduzieren.

Wenn die Ladungen durch die Steuerelektrode bzw. das Gate abgeführt werden, so ist - wie experimentall nachgewiesen wurde - die Löschung wesentlich wirksamer, wenn die -

90985 1/0778

Copy - .

schwimmende Elektrode aus polykristallinem Silizium des Leitfähigkeitstyps P gebildet ist. Diese Bedingung ist zwar nicht unbedingt vorgeschrieben, sie ist jedoch bei der Verwirklichung von Transistoren mit einem Kanal schnellerer N-Leitfähigkeit und mit N-Elektrode nicht leicht zu erfüllen.

Bei der sogenannten "Siliziumgatetechnik" werden nämlich die Drainelektrode, die Sourceelektrode und die Gatelektrode im allgemeinen gleichzeitig dotiert und sind daher vom selben Leitfähigkeitstyp.

Alle bisherigen bekannten Lösungen zur Löschung des Inhalts eines wiederbesehreibbaren Speichers weisen also grundlegende Mangel auf, sei es hinsichtlich der Herstellung oder hinsichtlich der Anwendung; insbesondere ist die Löschung mit Ultraviolettlicht langwierig und schwierig.

Bei den Speicheranordnungen, die eine Ladung und Entladung der schwimmenden Elektrode durch Ladungskompensation ermöglichen, treten diese Mangel nicht auf. Die elektrische Ladung und Entladung der schwimmenden Elektrode werden durch elektrische Teilchen erreicht, die aus den darunter liegenden Schichten injiziert werden, also durch Elektronen mit negativer Ladung und "Löcher" mit positiver Ladung. Ein "Loch" entspricht einem fehlenden Elektron; es handelt sich also um ein fiktives Teilchen derselben fiktiven Masse wie das Elektron, mit derselben elektrischen Ladung, deren Vorzeichen jedoch entgegengesetzt ist.

Je nach dem, auf welche Weise der Ladungskompensation gewählt ist, wird also die schwimmende Elektrode des Speichertransistors mit "heißen" Elektronen geladen und dann mit "heißen Löchern" entladen bzw. positiv geladen.

909851/0778 _copY

Die Erfindung "befaßt sich insbesondere mit solchen nichtflüchtigen Speicherzellen, bei denen die Schwellspannung der Steuerelektrode bzw. Gateelektrode des Feldeffektransistors durch Ladungskompensation verändert wird.

Aufgabe der Erfindung ist es also, einen Feldeffekttransistor zu schaffen, der eine Speicherzelle bildet und von den vorstehend darge-legten Mangeln frei ist. Ferner soll ein Verfahren zur Herstellung dieses Transistors geschaffen werden.

Zur Lösung dieser Aufgabe ist der Feldeffekttransistor der eingangs genannten Art dadurch gekennzeichnet, daß ein örtlich überdotierter Bereich vorgesehen ist, der selbsttätig nach den Randzonen des Kanals ausgerichtet ist und die punktförmige Lokalisierung der elektrischen Ladungsträger gewährleistet, die aus dem Sourcebereich und dem Drainbereich zu der schwimmenden Elektrode hin injiziert werden, wodurch die Schwellspannungen des Transistors geändert werden, die den Leseoperationen, Schreiboperationen und Löschoperationen des Speicherzelleninhalts entsprechen.

Das Verfahren zur Herstellung des erfindungsgemäßen Feldeffekttransistors ist im Anspruch 5 definiert.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine schematische Darstellung zur Erläuterung der Veränderung einer Schwellwertspannung durch Ladungsfluß;

Fig. 2 eine schematische Darstellung zur Erläuterung der Änderung einer Schwellwertspannung durch Ladungskompensation;

909851/0770

Fig. 3a eine Draufsicht, Fig. 3b eine Schnittansicht längs Linie a-a' und Fig. 3c eine Schnittansicht längs Linie b-b¹ in Fig 3a bei einem Feldeffekttransistor nach dem Stand der Technik;

Fig. 4 Ansichten eines erfindungsgemäßen Feldeffekttransistors entsprechend den Schnittansichten nach Fig. 3; und

Fig. 5 verschiedene Stufen (a bis f) eines Verfahrens zur Herstellung der erfindungsgemäßen Speicherzelle.

Fig. 1 stellt schematisch den Fluß von elektrischen Ladungen in einem Feldeffekttransistor dar, der aus einer Sourceelektrode 1, einer Drainelektrode 2 und einer Steuerelektrode bzw. einem Gate 3 gebildet ist. Der Kanal ist derjenige Bereich, der die Source- und die Drainelektrode voneinander trennt. Ladungen 6, die durch aus der Drainelektrode 2 injizierten "heißen" Elektronen gebildet sind, werden an der Grenzfläche zwischen den beiden dielektrischen Schichten 4 und 5 abgelagert: diese Grenzfläche bildet das Äquivalent einer schwimmenden Elektrode. Die Veränderung der Schwellwertspannung der Steuerelektrode 3 wird durch Ladungsfluß erreicht, und zwar entweder zu dem Substrat hin auf einem mit 7 bezeichneten Weg und durch die dielektrische Schicht 4 hindurch oder zur Steuerelektrode 3 auf einem anderen, mit 8 bezeichneten Weg, der durch die andere dielektrische Schicht 5 hindurchführt.

Fig. 2 zeigt schematisch die Ladungskompensation. Auch hier sind die den Feldeffekttransistor bildenden Elemente dargestellt, nämlich die Sourceelektrode 1, die Drainelektrode und die Steuerelektrode 3. Die schwimmende Elektrode 9 ist jedoch im Gegensatz zu dem in Fig. 1 gezeigten Transistor durch einen Halbleiterbereich verwirklicht, bei dem es sich

909851/07 78

vorzugsweise um Silizium mit N-Leitfähigkeit handelt. Darüber hinaus ist ein Bereich 10 des Kanals, der mit der Sourceelektrode 1 gemeinsam ist, P-überdotiert, während der Kanal bei dem gezeigten Ausführungsbeispiel N-Leitfähigkeit aufweist.

Die schwimmende Elektrode 9 wird durch die heißen Elektronen 6 negativ aufgeladen und dann durch heiße Löcher 11 positiv aufgeladen. Dies kann z.B. dadurch erreicht werden, daß bei geeigneter Polarität der Steuerelektrode 3 eine positive Spannung an die Drainelektrode angelegt wird, um Elektronen in die schwimmende Elektrode zu injizieren, oder indem eine positive Spannung an der Sourceelektrode angelegt wird, um Löcher zu injizieren.

Diese Technik, die auf der aufeinanderfolgenden Injektion von "heißen" Löchern oder Elektronen beruht, führt im allgemeinen zu einer Spezialisierung der Übergänge oder einfach gemäß der Darstellung in Fig. 2 zu der Lokalisierung eines P⁺-dotierten Bereichs in dem N-Kanal, so daß die Erzeugung von heißen Ladungsträgern erleichtert wird.

Durch die Ausbildung dieses überdotierten Bereichs in dem Kanal des Transistors wird die Löschung des Inhalts bestimmt, und bei den bisherigen Anordnungen werden hierfür eine zusätzliche Gravierung und Dotierung benötigt. Die minimale Oberfläche, die von diesen Bereichen belegt wird, ist gegeben durch die Oberfläche der kleinsten gravierten Öffnung und durch die zugelassene Positionierungstoleranz in bezug auf den Quellenübergang.

Abmessungen von 4 χ 4 η für die Öffnung erscheinen derzeit als nicht zu verbesserndes Minimum, wenn eine Abweichung von t 1 u bei der Anordnung der Steuerelektrode bezüglich dieses Bereichs eingehalten werden soll.

909851/0778

Die Erfindung ermöglicht den Wegfall dieser Arbeite schritte und die Schaffung von Bereichen, die örtlich überdotiert sind und selbsttätig nach den Kanalseitenbereichen des Speichertransistors ausgerichtet sind.

Die Verkleinerung dieser Oberflächen führt zu einer Verkleinerung der Speicherzelle und folglich zu einer Steigerung dee Speicherumfangs.

Fig. 3 zeigt stärker detailliert einen Transistor der in Fig. 2 gezeigten Art, und zwar in Fig. 3a als Draufsicht, in Fig. 3b als Schnitt längs Linie a-a¹ und in Fig. 3c als Schnitt längs Linie b-b^f in Fig. 3a.

In diesen Figuren finden sich folgende Elemente wieder:

- der N⁺-dotierte Sourceelektrodenbereich 1;

- der N⁺-dotierte Drainelektrodenbereich 2;

- die vorzugsweise aus Si gebildete Steuerelektrode 3;

- die schwimmende Elektrode 9, die vorzugsweise aus N-dotiertem Silizium gebildet ist;

- ein isolierendes Oxid"4;

- der P⁺⁺-überdotierte Bereich 10, durch den örtlich die Spannungshaltung der Sourceelektrode 1 reduziert wird und die Injektion von Löchern zur schwimmenden Elektrode erleichtert wird, und zwar in der mit T bezeichneten Zone; zur Erläuterung ist auch eine Zone E eingezeichnet, von der aus die Elektronen aus der Drainelektrode in die schwimmende Elektrode injiziert werden;

- ein P⁺-Isolierbereich 12, der die Transistoren in einem Substrat P voneinander trennt.

Ein solcher Transistor ist bis auf einige Einzelheiten in den US-PS en 3 986 822 und 4 016 588 .beschrieben.

Bei dieser Aus.führungsform werden die aufeinanderfolgenden

909851/0778

Injektionen von Elektronen in die schwimmende Elektrode auf der Drainseite und von Löchern in die schwimmende Elektrode auf der Sourceseite durch unterschiedliche Dotierungen der Kanalbereiche und die an die Steuerelektrode angelegte Polarität gesteuert. Es sind zahlreiche Verbesserungen, insbesondere eine örtliche Verdünnung der Oxidschichten des Kanals, vorgesehen, um die Avalanche-Bedingungen zu verbessern.

Wie jedoch aus Fig. 3 hervorgeht, nimmt der P⁺⁺-überdotierte Bereich 10 einen großen Bereich in dem Kanal ein, und seine unsymmetrische Anordnung bestimmt dort die Ladungs-, Entladungs- und Auslesecharakteristika des Transistors, während die schwimmende Elektrode und die Steuerelektrode bezüglich des Kanals symmetrisch angeordnet und ausgebildet sind.

Bei der erfindungsgemäßen Anordnung wird die Unsymmetrie zwischen dem Drainübergang und dem Sourceübergang durch eine Unsymmetrie der Überdeckung der schwimmenden Elektrode durch die Steuerelektrode erreicht, und der P⁺⁺-überdotierte Bereich wird durch die besondere angewandte Verwirklichungsweise erzielt, die auf der Anwendung eines Verfahrens zur örtlichen Oxidation beruht, um die Oxidschicht 4 in besonderer Weise anwachsen zu lassen.

Die Fig. 4a, 4b und 4c zeigen die unsymmetrische Struktur eines erfindungsgemäßen Transistors; diese Figuren sind jeweils mit den Fig. 3a, 3b bzw. 3c zu vergleichen.

In den Fig. 4a bis 4c befinden sich die folgenden ähnlich bezeichneten Elemente aus den Fig. 3a bis 3c wieder:

- der N⁺-Sourcebereich 21;

- der N⁺-Drainbereich 22;

909851/0775

- die Steuerelektrode 23;

- die schwimmende Elektrode 29;

- das isolierende Oxid 24;

- der P⁺⁺-dotierte Bereich 20, der dieselbe Aufgabe erfüllt wie der P⁺⁺-überdotierte Bereich 10 in Fig. 3.

Der Unterschied zwischen den bekannten Transistoren und diesem erfindungsgemäßen Transistor ist leicht erkennbar: eine Unsymmetrie zwischen dem Sourceübergang und dem Drainübergang ergibt sich aus der Unsymmetrie der Steuerelektrode und der schwimmenden Elektrode und wird bei der Herstellung als Folge der Unsymmetrie dieser Elektroden erreicht, und nicht etwa wie beim Stand der Technik als Ergebnis einer besonderen Diffusion. Die Unsymmetrie der Elektroden ergibt sich also aus einfachen und präzisen Graviervorgängen in den entsprechenden Siliziumschichten, und diese Elektroden erfüllen die Aufgabe von Masken, welche die Sourceelektrode und die Drainelektrode während der anschließenden Diffusionsvorgänge der mit Source und Drain implantierten Schichten teilweise abdecken.

Durch Anwendung der örtlichen Oxidation, damit die Oxidschicht 24 anwächst, wird nicht nur die selbsttätige Ausrichtung des P⁺-dotierten Bereichs 20 mit der Diffundierung der Sourceelektrode 21 und der Drainelektrode 22 (Fig. 4a und 4b) erreicht, sondern auch mit den Kanalrändern, wie dies aus Fig. 4c hervorgeht. Durch die Wahl der Dotierung dieses Bereichs kann dieser die übliche Aufgabe erfüllen, die Transistoren untereinander zu isolieren, und gleiche zeitig die Funktion des P⁺⁺-über<
den Fig. 3a, 3b und 3c erfüllen.

zeitig die Funktion des P⁺⁺-überdotierten Bereichs 10 in

Die Anordnung der Löcher- bzw. Elektroneninjektionsbereiche ist in Fig. 4a auf der Seite der Sourceelektrode (T) bzw. Drainelektrode (E) dargestellt.

909 8 51/0778

Die bedeutende Verkleinerung und Lokalisierung der Bereiche, die für die Injektion von Löchern in einen zu dem Bereich für die Injektion von Elektronen komplementären Bereich bestimmt sind, an den Kanalrändern ermöglicht die Erzielung einer sehr hohen Wirksamkeit bei der Injektion der Löcher in Verbindung mit einer sehr geringen Alterung der Speicherzelle. Die punktgenaue Lokalisierung (<1 u) des beim Lawinendurchbruch der Übergänge erzeugten Plasmas ermöglicht nämlich eine Verbesserung des Wirkungsgrades bei der Injektion von heißen Ladungsträgern und eine Schwächung der Einfangwirkung des Elektrodendielektrikums, durch welche die "Ermüdung" derartiger Anordnungen verursacht wird.

Die durch das hier angewandte Verfahren erreichte Präzision ist höher als bei den bekannten Verfahren und ermöglicht eine Verkleinerung der Abmessungen des Speicherzellentransistors, so daß folglich mehr Speicherzellen auf demselben Halbleiterkristall angeordnet werden können und so das Fassungsvermögen von Speicherschaltungen erhöht werden kann.

Die nun folgende Beschreibung des Herstellungsverfahrens erleichtert das Verständnis der Struktur des Speicherfeldtransistors, der Gegenstand der Erfindung ist, und die damit verbundenen Vorteile, insbesondere hinsichtlich der Fertigung.

Das angewandte Herstellungsverfahren beruht auf der Technik der lokalisierten bzw. örtlichen Oxidation, welche die Kurzbezeichnung "LOCOS" führt, und auf einer Technik, bei der für die Steuerelektrode bzw. das Gate Silizium verwendet wird. Bei der LOCOS-Technik wird eine Maskierung der thermischen Oxidation durch eine Schicht aus Siliziumnitrid angewandt, während bei der Siliziumgate-Technik eine Maskierung der Drain-Source-Diffusion durch ein Gitter aus polykristallinem- Silizium erfolgt. Außer diesen beiden Techniken wird

909851/0778

Ionenimplantation angewandt, wodurch eine sehr zufriedenstellende Funktion der Speicherzelle erreicht wird.

Die hier als Beispiel beschriebene Ausführungsform ist in den Fig. 5a bis 5f dargestellt, wobei jede Figur die Anordnung am Ende eines Schrittes zeigt.

Fig. 5a zeigt die Anordnung nach Gravierung der Siliziumnitrid (Si,Nr) -Schicht 42, die auf einer Siliziumoxid (SiC^) -Schicht 41 abgelagert ist, welche durch thermische Oxidation eines Siliziumsubstrats vom P-Typ <1OO> gewonnen wird und deren Oberflächenresistivität 6 bis 12 Ohm/cm beträgt. Bei dieser Anwendung ist eine Dicke in der Größenordnung von 7 x 10" u (700 A) für die Siliziumoxidschicht und von 0,1 u (1000 %) für die Siliziumnitridschicht geeignet. Die beiden P⁺-Bereiche werden durch Implantation verwirklicht.

Der erste Bereich I^, der in den Bereichen gebildet ist, die oxidiert werden, definiert gleichzeitig die Dotierung der Feldbereiche und der seitlichen Teile des Kanals. Der zweite Implantationsbereich ^-ermöglicht die Verwirklichung einer stärker als das Ausgangssubstrat dotierten Schicht. Diese Dotierung erfolgt ohne Maskierung in dem ganzen Speicherteil der Schaltung und gestattet die Beherrschung der Schwellwertspannung und der Durchbruchs spannung der Transistoren.

Die Implantationen I₁ und I₂ werden derart dosiert, daß bei der fertigen Anordnung der Lawinendurchbruch sicher in den mittleren oder seitlichen Bereichen des Kanals erfolgt, je nach Polarität der Steuerelektrode.

A^-X ρ

Bei einer Dosierung von 10 A/cm für Bor in dem Bereich Ι_Λ

12 2

und von 10 A/cm für den Bereich I^ werden Veränderungen der Schwellwertspannung von ί 5 V für Impulse zwischen 20 und 30 V erreicht, bei Zeiten, die 50 ms nicht überschreiten.

909851/0770

COPY

Eine Steigerung der Ionendosierung des Bereichs I₁ führt zu einer Abnahme der Spannung, die erforderlich ist, um eine positive Ladung auf der schwimmenden Elektrode zu erhalten. Eine Steigerung der Ionendosis im Bereich I₂ führt zu einer Abnahme der Spannung, die erforderlich ist, um eine negative Ladung auf der schwimmenden Elektrode zu erhalten. In allen Fällen muß die seitliche Oberflächendotierung des durch den Bereich I₁ gebildeten Kanals diejenige beim Bereich I₂ ¹^ wenigstens einen Faktor 5 übersteigen, um eine gute Reversibilität des Elements zu gewährleisten. Eine übertriebene Steigerung der Dotierung des Bereichs Ig, die eine solche des Bereichs I₁ nach sich zieht, würde zu Elementen führen, die beim Auslesen unstabil sind.

Fig. 5b zeigt die Diffusion dieser P⁺-Bereiche im Inneren des Substrats nach Oxidation der Feldbereiche 43 und 44. Die Oberflächenzone zwischen den Bereichen 43 und 44 hat weder Oxidation noch Diffusion erfahren, weil die Nitridschicht 42 während dieser Vorgänge als Maske bzw. Abdeckung gedient hat. In diesen durch das Nitrid geschützten mittleren Bereich ist das Bor*aus der Implantationszone I₂ weiter vorgedrungen.

Fig. 5c zeigt die Struktur nach Gravierung und N⁺-Dotierung durch Implantation des ersten Siliziumgateniveaus, das aus der Dampfphase abgelagert wird. Dieser Arbeitsschritt kann durch Phosphorieplantation erfolgen, wobei eine Dosierung von 1O^iZf A/cm² mit 80 keV durch die 8 χ 10~² u (800 2) dicke Schicht 45 aus SiO₂ der Elektrode bzw. des Gates zweckmäßig ist, denn sie ermöglicht es, den Übergang 46 in den Bereich zu bringen, der durch den Bereich I₂ überdotiert ist, und ermöglicht ferner die Vermeidung des Durchbruchseffekts, der durch die seitliche störende NPN-Struktur verursacht wird. Die Elektrode 47, die die Länge des Kanals festlegt, hat eine Breite von 6 u.

909851/0778

In Fig. 5d ist schematisch die Struktur nach Ablagerung, Gravierung und Dotierung des zweiten Gateniveaas 48 gezeigt, das unsymmetrisch in bezug auf die schwimmende Elektrode ist. Die Schicht 49 zur Isolierung der beiden Elektroden kann entweder durch thermische Oxidation des ersten Niveaus oder durch Ablagerung von Siliziumoxid erfolgen, das durch Zersetzung aus Dampfphase gewonnen wird. Die zweite Diffusion wird durch das zweite Gateniveau auf der Seite der Sourceelektrode 46 und durch das erste Niveau auf der Seite der Drainelektrode 50 abgedeckt. Diese Diffusion ist stärker dotiert und tiefer als die erste nach Fig. 5b. Auf diese Weise ist die Spannungshaltung der Drainelektrode größer als diejenige der Sourceelektrode, weil der Übergang gekrümmt ist. Dadurch wird die Unsymmetrie verstärkt und die Injektion von Löchern auf der Sourceseite bzw. von Elektronen auf der Drainseite gefördert. Diese Diffusion, die tiefer ist als im Uberdotierten Bereich I₂, ermöglicht eine Verkleinerung der parasitären Kapazität der Drain- und Source-Übergänge in diesem Teil, der für die Kontaktierung des Trransistors reserviert ist.

Dies ist natürlich nur möglich, wenn die Kanalbreite, die durch die Breite der schwimmenden Elektrode bestimmt wird und durch das seitliche Eindringen der ersten Diffusion auf der Sourceseite und der zweiten Diffusion auf der Drainseite reduziert wird, ausreichend groß ist, um einen Durchbruch des Transistors zu verhindern. Eine Tiefe von 0,5 Mikron für die erste Diffusion und 1,5 Mikron für die zweite Diffusion ergibt eine Anordnung mit ausgezeichneter Funktion.

Die Steuerelektrode 48 muß eine ausreichende Breite aufweisen, damit sie rittlings über dem Rand der schwimmenden Elektrode 47 auf der Sourceseite angeordnet werden kann. Eine Breite von 8 Mikron ermöglicht ein leichtes Einhalten

90 9851/0778

der Toleranzen bei diesem Arbeitsgang. Die Kontaktöffnungen in der Schnittebene sind ebenfalls dargestellt.

Aus Fig. 5e ist zu ersehen, daß anschließend eine Schicht 51 aus mit Phosphor dotiertem Siliziumoxid auf der gesamten Oberfläche der Anordnung abgelagert und dann einem Fließ-Vorgang unterzogen wird.

Die zuvor während der in Fig. 5 <ä dargestellten Arbeitsschritte ausgebildete Kontaktöffnung wird nach dem Fließvorgang der Isolierschicht vervollständigt. Dadurch kann eine übernäßige Verbreiterung der Kontakte verhindert werden, welche durch unterschiedliche Zusammensetzung der beiden Oxidschichten verursacht wird.

Durch eine Metallisierung unter Vakuum und anschließende Gravierung wird die Herstellung des Speicherzellentransistors abgeschlossen, und dadurch werden elektrische Kontaktstellen für Metallstreifen 52 an der Sourceelektrode bzw. 53 an der Drainelektrode und 54 an der Steuerelektrode gebildet.

Fig. 5f zeigt eine Schnittansicht dieses fertiggestellten Transistors längs einer zur Achse des Kanals senkrechten Ebene. Zu erkennen ist dort die Metallisierung 54 der Steuerelektrode 48, während die schwimmende Elektrode 49, wie ihr Name besagt, mit keinem Anschluß verbunden und auf keinerlei festes Potential gelegt ist.

Der erfindungsgemäße Speicherzellentransistor und sein Herstellungsverfahren weisen die Vorzüge auf, die den Anordnungen mit schwimmender Elektrode zu eigen sind: - ein hohes Rückhaltevermögen, das durch die Oxidschichten in der Größenordnung von 0,1 u (1000 R) zwischen dem Substrat und der schwimmenden Elektrode gewährleistet ist;

909851/0770

- Löschverfahren unter Anwendung von "heißen" Ladungsträgern in analoger Weise wie beim Einschreiben, wobei die Beibehaltung von ebenfalls groß ausgelegten Oxidschichten zwischen der schwimmenden Elektrode und der Steuerelektrode ermöglicht wird;

- punktförmige Lokalisierung des die Löcher beim Löschen erzeugenden Plasmas und Verbesserung der Injektionswirksamkeit bei Verminderung der "Ermüdung", die durch Einfangvorgänge in dem Siliziumoxid verursacht wird;

- Struktur mit zwei überlagerten Elektrodenniveaus; die erste Elektrode, nämlich die schwimmende Elektrode, wird zur Speicherung der Ladungen verwendet, und die zweite Elektrode, welche die schwimmende Elektrode unsymmetrisch überdeckt, wird zur Steuerung der Anordnung in den drei Funktionen Auslesen, Einschreiben und Löschung verwendet;

- Herstellungsverfahren mit selbsttätiger Ausrichtung, wodurch unabhängig von der Positionierung die wesentlichen technologischen Eigenschaften der Speicherzelle erreicht werden;

- ein Verfahren zur Herstellung von Bauteilen mit geringen Abmessungen, also von nicht-flüchtigen Speichern mit hohem Fassungsvermögen.

909861/0770

eerse

ite

Claims

Patentanwälte

Dipt -Ing Dipl.-Chem. Dipl -Ing. 2 9 2 3 3 β ζ

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

THOMSON - CSF 8. Juni 1979

173» Bd. Haussmann 75008 Paris / Frankreich

Unser Zeichen: T 3255

PATENTANSPRÜCHE

.). Feldeffekt trans is tor, der eine elektrisch beschreibbare und löschbare Speicherzelle bildet, mit einem Sourcebereich, einem Kanalbereich und einem Drainbereich, die in ein Substrat aus Halbleitermaterial eindiffundiert sind, und mit einer Steuerelektrode bzw. einem Gate über dem Kanalbereich und von dem Substrat durch eine dielektrische Schicht getrennt, in deren Dicke eine isolierte Elektrode, die als schwimmende Elektrode bezeichnet wird, eingebettet ist, dadurch gekennzeichnet, daß ein örtlich überdotierter Bereich vorgesehen ist, der selbsttätig nach den Randzonen des Kanals ausgerichtet ist und die punktförmige Lokalisierung der elektrischen Ladungsträger gewährleistet, die aus dem Sourcebereich und dem Drainbereich zu der schwimmenden Elektrode hin injiziert werden, wodurch die Schwellspannungen des Transistors geändert werden,

909851/0778

die den Leseoperationen, Schreiboperationen und Löschoperationen des Speicherzelleninhalts entsprechen.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß zwei Elektrodenniveaus vorgesehen sind, wobei die erste Elektrode, nämlich die schwimmende Elektrode, langer und breiter als der Kanal ist, der in dem darunter liegenden Halbleitersubstrat den Sourcebereich von dem Drainbereich trennt und wobei die zweite Elektrode in unsymmetrischer Weise einen Teil der ersten Elektrode und einen Teil des Sourcebereiches bedeckt und so nach dem DiffusionsVorgang, während dessen die Elektroden die Funktion von Masken erfüllen, eine Unsymmetrie zwischen dem Sourcebereich und dem Drainbereich schafft.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der örtlich überdotierte Bereich, der in Berührung mit den seitlichen und vergrabenen Zonen des Sourcebereichs und des Drainbereichs ist, die Funktion einer Isolationswandung zwischen Transistoren auf einem gemeinsamen Halbleitersubstrat erfüllt.
4. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Schreib-, Lese- und Löschoperationen des Speicherzelleninhalts mittels Spannungen derselben Polarität erfolgen, daß der Inhalt der Speicherzelle durch Injektion von Elektronen auf die schwimmende Elektrode und die Löschung dieses Inhalts durch Injektion von Löchern auf die schwimmende Elektrode erfolgt, und daß die Ladungen der Löcher die Elektronenladungen mit umgekehrten Vorzeichen kompensieren.
5. Verfahren zur Herstellung des Feldeffekttransistors nach Anspruch 1, dadurch gekennzeichnet, daß folgende

909851/0778

Verfahrensschritte vorgesehen sind: .

- auf einem Halbleitersubstrat wie Silizium werden eine Schicht (41) aus einem Dielektrikum wie Siliziumoxid und eine Schicht (42) aus einem Nitrid gebildet, wovon letztere graviert wird, um als Maske während der beiden anschließenden Ionenimplantationsoperationen zu dienen, wobei die erste Implantation tief und in den Feld-' und Seitenbereichen des Kanals lokalisiert ist und die zweite Implantation oberflächlich und allgemein auf der gesamten Oberfläche des Transistors erfolgt;

- Oxidation der Feldbereiche (43, 44) und Tiefendiffusion der während des vorhergehenden Schritts implantierten Ionen;

- Ablagerung einer Siliziumschicht, Gravierung der schwimmenden Elektrode (47) in dieser Schicht und Dotierung durch einen dritten ImplantationsVorgang, der die schwimmende Elektrode (47) und die Source- und Drainbereiche (46 bzw. 50) betrifft;

- Isolierung der schwimmenden Elektrode durch Oberflächenoxidation bzw. Ablagerung von Siliziumoxid (49) aus der Dampfphase, Ablagerung einer zweiten Siliziumschicht, Gravierung der Steuerelektrode bzw. des Gate (48) in dieser Schicht, Dotierung dieser Elektrode und Tiefendiffusion der Source- und Drainbereiche (46 bzw. 50), die bei dem vorhergehenden Schritt implantiert wurden;

- Gravierung zur Öffnung der elektrischen Kontaktzonen, Ablagerung eines dotierten Passivierungsoxids (51), das durch Hitzeeinwirkung einem Fließvorgang unterzogen wird, Neuöffnung der durch den Fließvorgang teilweise verschlossenen Kontaktzonen und Ablagerung von elektrischen Verbindungen (52, 53» 54) durch Metallisierung unter Vakuum, gefolgt von einer Gravierung.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Schreib/Lösch-Reversibilität der Speicherzelle aus

der Tatsache resultiert, daß die seitliche Oberflächen-909851/0778

dotierung des Kanals, die durch die erste Ionenimplantation während der Herstellung erfolgt ist, wenigstens fünfmal stärker ist als die Dotierung durch die zweite Ionenimplantation.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Spannungshaltung des Drainbereichs stärker ist als diejenige des Sourcebereiches und daß die Unsymmetrie der beiden Elektroden eine Tiefenunsymmetrie während der zweiten Diffusion verursacht, wodurch die Injektion von Löchern auf der Seite des Sourcebereichs und die Injektion von Elektronen auf der Seite des Drainbereichs gefördert wird.
8. Integrierte Schaltung, gekennzeichnet durch eine Mehrzahl von Feldeffekttransistoren nach einem der Ansprüche 1 bis 4 auf einem Halbleitersubstrat, die eine Matrix von Speicherzellen bilden.
9. Nicht-flüchtiger, elektrisch beschreibbarer und löschbarer Halbleiterspeicher, gekennzeichnet durch wenigstens eine Speicherzelle aus einem Feldeffekttransistor nach einem der Ansprüche 1 bis 4.

909851/0779