DE112008000721B4 - Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zum Bereitstellen eines Hetero-BiMOS-Injektionssystems - Google Patents
Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zum Bereitstellen eines Hetero-BiMOS-Injektionssystems Download PDFInfo
- Publication number
- DE112008000721B4 DE112008000721B4 DE112008000721.7T DE112008000721T DE112008000721B4 DE 112008000721 B4 DE112008000721 B4 DE 112008000721B4 DE 112008000721 T DE112008000721 T DE 112008000721T DE 112008000721 B4 DE112008000721 B4 DE 112008000721B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- base layer
- highly doped
- hetero
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 title claims abstract description 43
- 239000007924 injection Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000969 carrier Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052732 germanium Inorganic materials 0.000 description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 240000005020 Acaciella glauca Species 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- CAVCGVPGBKGDTG-UHFFFAOYSA-N alumanylidynemethyl(alumanylidynemethylalumanylidenemethylidene)alumane Chemical compound [Al]#C[Al]=C=[Al]C#[Al] CAVCGVPGBKGDTG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- WHJFNYXPKGDKBB-UHFFFAOYSA-N hafnium;methane Chemical compound C.[Hf] WHJFNYXPKGDKBB-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Hetero-BiMOS-Injektionssystem (100), das aufweist: eine hochdotierte Emitterschicht (116), die Silizium aufweist; einen ersten Anschluss (116A), der an die hochdotierte Emitterschicht (116) gekoppelt ist; eine Basisschicht (118), die auf der hochdotierten Emitterschicht (116) abgeschieden ist, wobei die Basisschicht Silizium-Germanium aufweist; einen zweiten Anschluss (118A), der an die Basisschicht (118) gekoppelt ist; und einen MOSFET (101), der auf der Basisschicht gebildet ist, wobei der MOSFET (101) ein schwimmendes Gatter (108) umfasst.
Description
- Hintergrund
- Ein herkömmlicher nicht flüchtiger Speicher, so wie ein Flash vom „NOR”Typ, vertraut auf einen Prozess, der channel hot electron injection (CHEi) genannt wird, um ein schwimmendes Gatter, so wie eine Polysilizium- oder Nitridschicht, die zwischen zwei Oxidschichten in einem dreilagigen Stapel eingeschlossen ist, aufzuladen. Der CHEi-Prozess geschieht nahe dem Senken- und/oder Quellenbereich eines MOSFET. Während dieses Ladungszyklus (d. h. in einem „Schreibzyklus”) werden Elektronen aus dem Quellenbereich in den Senkenbereich durch ein horizontales elektrisches Feld beschleunigt, welches durch eine Vorspannung VDS des Senkenbereiches erzeugt wird. Diese Elektronen erzeugen dann durch Stoßionisiation ein Elektron-Loch-Paar im Verarmungsbereich der Senke. Das erzeugte Loch rekombiniert in dem Substrat, während das Elektron weiter durch das vertikale Feld über das Gatter beschleunigt und in das schwimmende Gatter injiziert werden kann. Unglücklicherweise ist der CHEi-Prozess ziemlich ineffizient, da nur eines von grob gesagt einer Million Elektronen schließlich den Übergang durch das Gatteroxid vollführt und weil die Injektion auf nur den Senkenbereich lokalisiert ist.
- Da die Abmessungen von integrierten Schaltungseinheiten weiterhin nach unten skalieren, erfordert das Skalieren von NOR-Flash-Speichereinheiten, dass der Senkenstrom im Aus-Zustand in immer größeren Anordnungen gehalten werden muss, um Leistungsanforderungen zu erfüllen. Dieses Erfordernis hat maximalen Einfluss, wenn eine Bitleitung ausgewählt wird und eine hohe Vorspannung für die CHEi-Programmierung auf sie aufgebracht wird. Die nicht ausgewählten Wortleitungen für Speicherzelle, die die ausgewählte Bitleitung gemeinsam nutzen, werden auf Low gehalten, um ihre schwimmenden Gatter unterhalb des Schwellenwerts zu halten, das hohe Senkenfeld jedoch, das für die CHEi-Programmierung der einen ausgewählten Speicherzelle erforderlich ist, ruft einen von der Senke erzeugten, barriereerniedrigenden Leckverlust bei vielen der nicht ausgewählten Speicherzellen hervor. Um den Leckverlust zu verringern, bleibt die Dotierung des Kanals so hoch wie möglich und das Skalieren der Gatterlänge wird beschränkt. Die Leckmetrik bei abgeschalteter Senke begrenzt daher das Skalieren der Größe der Speicherzelle und beschränkt somit, wie dicht die letztendliche Speicherzellenanordnung gepackt werden kann. Demgemäß ist ein Verfahren, das die Geschwindigkeit der CHEi-Programmierung halten und verbessern kann (d. h. den Wirkungsgrad der Injektion verbessert), jedoch das Senkenfeld in nicht ausgewählten Speicherzellen verringert, sehr erwünscht.
-
US 5 198 691 A offenbart BiMOS-Vorrichtungen und BiMOS-Speicher. Die BiMOS-Speicher weisen gekoppelte bipolare und MOS-Mechanismen auf, die in einer einzelnen Zelle integriert sind. Ein Steuergate überlappt dabei ein schwimmendes Gatter. -
US 6 313 486 B1 offenbart einen Transistor mit schwimmendem Gatter, welcher eine verdeckte unter Spannung befindliche Silizium-Germanium-Kanalschicht umfasst. Ein EEPROM weist einen Kanalbereich zwischen einem Sourcegebiet und einem Draingebiet auf. Der Kanalbereich umfasst eine Silizium-Germanium-Schicht, die epitaktisch auf ein Silizium-Substrat aufwachsen ist. Das schwimmende Gatter ist über dem Kanalbereich vorgesehen und von diesem isoliert. -
US 2006/0 284 235 A1 - Die Erfindung sieht ein Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zu dessen Bereitstellung, gekennzeichnet durch die Merkmale der Patentansprüche 1, 5 und 7, vor, welches die Geschwindigkeit der CHEi-Programmierung halten und verbessern kann (d. h. den Wirkungsgrad der Injektion verbessert), jedoch das Senkenfeld in nicht ausgewählten Speicherzellen verringert.
- Kurzbeschreibung der Zeichnungen
-
1A ist ein Hetero-BiMOS-Injektionssystem gemäß einer Implementierung der Erfindung, das nicht in Betrieb ist. -
1B ist ein Energieniveaudiagramm für das Hetero-BiMOS-Injektionssystem der1A . -
2A ist ein Hetereo-BiMOS-Injektionssystem gemäß einer Implementierung der Erfindung, das in Betrieb ist. -
2B ist ein Energieniveaudiagramm für das Hetereo-BiMOS-Injektionssystem der2A . - Genaue Beschreibung
- Hierin beschrieben sind System und Verfahren zum Laden eines schwimmenden Gatters eines NOR-Transistors. In der folgenden Beschreibung werden verschiedene Aspekte der veranschaulichenden Implementierungen beschrieben werden, wobei Ausdrücke verwendet werden, die üblicherweise von den Fachleuten benutzt werden, um das Wesen ihrer Arbeit anderen Fachleuten zu übermitteln. Jedoch wird es diesen Fachleuten deutlich sein, dass die vorliegende Erfindung mit nur einigen der beschriebenen Aspekte in die Praxis umgesetzt werden kann. Zu Zwecken der Erläuterung sind bestimmte Zahlen, Materialien und Konfigurationen aufgeführt, um für ein gründliches Verständnis der veranschaulichenden Implementierungen zu sorgen.
- Verschiedene Arbeitsschritte werden als mehrere getrennte Arbeitsschritte beschrieben, wiederum in einer Weise, die für das Verständnis der vorliegenden Erfindung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass unterstellt wird, diese Arbeitsschritte seien notwendigerweise von der Reihenfolge abhängig. Insbesondere brauchen diese Arbeitsschritte nicht in der Reihenfolge der Darstellung ausgeführt zu werden.
- Implementierungen der Erfindung führen einen Prozess zum Injizieren von Elektronen in eine schwimmende Gatterstruktur ein, der anstelle herkömmlicher channel hot electron (CHE)-Injektionsverfahren verwendet werden kann. Gemäß Implementierungen der Erfindung wird ein Hetero-BiMOS-Prozess verwendet, um das schwimmende Gatter eines Transistors einer NOR-Flash-Speicherzelle zu laden. Der Hetero-BiMOS-Prozess der Erfindung implementiert einen hetero-bipolaren Injektionsmechanismus, wie er hiernach beschrieben wird, der eine gleichförmige Injektion über den Transistorkanal bei elektrischen Feldern ermöglicht, die kleiner sind als die, die für CHE-Prozesse oder das herkömmliche Fowler-Nordheim-Tunneln erforderlich sind. Der hetero-bipolare Injektionsmechanismus nutzt eine Kombination aus Silizium und Silizium-Germanium, um den Wirkungsgrad der Elektroneninjektion bei den kleineren elektrischen Feldern bei Gatter und Senke zu erhöhen, so dass ein weiteres Skalieren von Speicherzellen ermöglicht und die Zuverlässigkeit verbessert wird. Das Ergebnis ist ein geringerer Leckverlust im Aus-Zustand und verringerte Energiedissipation.
-
1A veranschaulicht die Struktur eines Hetero-BiMOS-Injektionssystems100 gemäß einer Implementierung der Erfindung. In1A ist das Hetero-BiMOS-Injektionssystem nicht in Betrieb, mit anderen Worten, es sind keine Spannungen angelegt.2A hiernach veranschaulicht die Änderungen, die auftreten, wenn das Hetero-BiMOS-Injektionssystem100 funktionsfähig gemacht wird. - Die Hauptelemente des Hetero-BiMOS-Injektionssystems
100 , das in der1A gezeigt ist, sind ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET)101 mit schwimmendem Gatter, der als eine nichtflüchtige NOR-Speicherzelle arbeiten kann, und ein mehrschichtiges Substrat102 , das unter den geeigneten Bedingungen als bipolarer Transistor arbeitet. Das Substrat102 kann ein Halbleitersubstrat sein, auf dem eine komplette integrierte Schaltung aufgebaut sein kann. Wie es hiernach erläutert werden wird, ermöglicht die Funktionalität des bipolaren Transistors des mehrschichtigen Substrats102 , dass das Hetero-BiMOS-Injektionssystem100 Ladungsträger beschleunigt und sie in das schwimmende Gatter des MOSFET101 mit schwimmendem Gatter injiziert, wobei gatterinduzierte elektrische Felder verwendet werden, die kleiner sind als die, die für das CHE oder herkömmliche Fowler-Nordheim-Tunneln erforderlich sind. - Wie es in der
1A gezeigt ist, umfasst der MOSFET101 mit schwimmendem Gatter zwei Diffusionsbereiche, einen Quellenbereich104 und einen Senkenbereich106 . Diese Diffusionsbereiche werden in Teilen des Substrats102 gebildet, indem herkömmliche Transistorherstellungsprozesse eingesetzt werden, zum Beispiel das Dotieren der geeigneten Teile des Substrats102 , wobei eine Ionenimplantationstechnik verwendet wird. Bei Implementierungen der Erfindung können der Quellenbereich104 und der Senkenbereich106 hochdotierte Bereiche vom N-Typ (d. h. N+-Bereiche) sein. Der Quellenbereich104 und der Senkenbereich106 können Anschlüsse104A und106A umfassen, über die eine Spannung angelegt werden kann. - Der MOSFET
101 mit schwimmendem Gatter umfasst weiter einen dreischichtigen Stapel mit schwimmendem Gatter, bei dem schwimmendes Gatter108 zwischen zwei Oxidschichten110 gebildet ist. Das schwimmende Gatter108 ist aus Polysilizium, Nitrid oder Metall gebildet und ist der Ort, an dem die Speicherzelle Ladungsträger, so wie Elektronen, speichert. Das schwimmende Gatter108 kann eine Dicke haben, die im Bereich von 20 nm nm (200 Ångström (Å)) bis 80 nm (800 Å) liegt. Wenn bei dem schwimmenden Gatter108 ein Nitrid verwendet wird, kann der bestimmte Typ des Nitrids, der verwendet wird, Siliziumnitrid umfassen, ist jedoch nicht darauf beschränkt. Wenn ein Metall verwendet wird, kann das Metall Hafnium, Zirkon, Titan, Tantal, Aluminium, Metallcarbide, Titancarbid, Zirkoniumcarbid, Tantalcarbid, Hafniumcarbid, Aluminiumcarbid, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitende Metalloxide und leitende Metallnitride umfassen, ist jedoch nicht darauf beschränkt. - Die Oxidschichten
110 schließen die Ladungsträger in dem schwimmenden Gatter108 ein. Die Oxidschichten110 können jede eine Dicke haben, die im Bereich von 5 nm (50 Å) bis 15 nm (150 Å) liegt, und können aus den meisten herkömmlichen Oxiden gebildet sein, so wie Siliziumdioxid oder ein dielektrisches High k-Material. Zum Beispiel umfassen High k-Dielektrika, die hier verwendet werden können, Hafniumoxid, Hafnium-Silizium-Oxid, Lanthanoxid, Lanthan-Aluminium-Oxid, Zirkonoxid, Zirkon-Silizium-Oxid, Tantaloxid, Titanoxid, Barium-Strontium-Titan-Oxid, Barium-Titan-Oxid, Strontium-Titan-Oxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat, sind jedoch nicht darauf beschränkt. - Wie in der
1A gezeigt, bildet ein Teil des Substrats102 , das unterhalb des dreischichtigen Stapel mit schwimmendem Gatter liegt, einen Kanalbereich112 für den MOSFET101 . Weiterhin kann ein Steuergatter114 auf der Oberseite des dreischichtigen Stapel mit schwimmendem Gatter gebildet sein. Das Steuergatter114 kann einen Anschluss114A umfassen. - Wie es auf dem Gebiet wohlbekannt ist, wird das Steuergatter
114 während des Betriebs des MOSFET101 verwendet. Wenn zum Beispiel eine Spannung zwischen dem Anschluss114A des Steuergatters und dem Anschluss104A des Quellenbereiches angelegt ist, kann ein elektrisches Feld erzeugt werden, das in dem Kanalbereich102 eine Inversionsschicht (in der2A gezeigt) erzeugt. Die Inversionsschicht, die gebildet wird, ist von demselben Typ wie der Quellenbereich104 und der Senkenbereich106 (z. B. vom N+-Typ), so dass sie eine Leitung bildet, durch die Strom laufen kann. Bei Implementierungen der Erfindung kann das Steuergatter114 gebildet werden, indem dieselben Materialien verwendet werden, die oben beschrieben sind, um das schwimmende Gatter zu bilden, so wie Polysilizium, Nitride und Metalle. Außerdem kann das Steuergatter114 eine Dicke haben, die im Bereich von 50 nm (500 Å) bis 200 nm (2000 Å) liegt. - Auf das Substrat
102 bezogen, sind gemäß Implementierungen der Erfindung wenigstens zwei Schichten vorhanden. Die erste Schicht ist eine Emitterschicht116 aus Silizium, die hochdotiert ist; zum Beispiel kann die Emitterschicht116 vom hochdotierten N-Typ sein. Da die Emitterschicht116 hochdotiert ist, wird dies hierin als N+ bezeichnet. Da Implementierungen der Erfindung das Substrat102 als bipolaren Transistor verwenden, ist ein Anschluss116A erforderlich, der an die Emitterschicht116 gekoppelt ist. Bei Implementierungen der Erfindung ist die Emitterschicht116 im Allgemeinen aus einem massiven Substrat gebildet, so wie einem massiven Siliziumsubstrat. - Die zweite Schicht ist eine Basisschicht
118 , die nicht hochdotiert ist und eine Dotierung hat, die komplementär zu der Dotierung der Emitterschicht116 ist. Wenn zum Beispiel die Emitterschicht116 N+-dotiert ist, dann kann die Basisschicht118 P-dotiert sein. Wenn in ähnlicher Weise die Emitterschicht116 P+-dotiert ist, dann kann die Basisschicht118 N-dotiert sein. Wieder ist, um das Substrat102 als einen bipolaren Transistor zu nutzen, ein Anschluss118A erforderlich, der an die Basisschicht118 gekoppelt ist. Die Basisschicht118 ist zwischen die Emitterschicht116 und den MOSFET101 gelegt. Wie es von den Fachleuten erkannt werden wird, waren der Quellenbereich104 und der Senkenbereich106 durch hoch dotierte Bereiche der Basisschicht118 gebildet. Weiterhin bildet die Basisschicht118 den Kanalbereich112 aus. - Gemäß Implementierungen der Erfindung ist die Basisschicht
118 aus epitaxial abgeschiedenem Silizium-Germanium gebildet. Anders als bei herkömmlichen bipolaren Transistoren, bei denen die Basisschicht aus Silizium gebildet ist, sorgt der Einsatz von Silizium-Germanium in dem Hetero-BiMOS-Injektionssystem100 für eine kleinere Bandlücke und verbessert den Wirkungsgrad der Injektion in Bezug auf Silizium. Die Basisschicht118 aus Silizium-Germanium kann eine Dicke haben, die 20 nm (200 Å) oder weniger beträgt. - Der Anteil an Germanium kann im Bereich bis zu 50% in wenigstens einem Teil der Basisschicht
118 sein. Bei einer Implementierung kann die Konzentration des Germaniums abgestuft sein, so dass ein niedrigerer Anteil an Germanium nahe der Emitterschicht116 vorhanden ist und ein höherer Anteil an Germanium nahe dem Kanalbereich112 des MOSFET101 vorhanden ist, um den Wirkungsgrad der Injektion zu verbessern. Bei Implementierungen der Erfindung kann der Anteil an Germanium dann auf im Wesentlichen 0% in dem Teil der Basisschicht108 sinken, der den Kanalbereich112 bildet, so dass ein Kanalbereich112 aus Silizium bereitgestellt ist. Somit kann der Silizium-Germanium-Teil der Basisschicht118 zwischen der Emitterschicht116 aus Silizium und dem Kanalbereich112 aus Silizium eingeschlossen sein. - Wie es den Fachleuten bekannt sein wird, benötigt ein bipolarer NPN-Transistor drei Bereiche, um zu funktionieren, einen N+-dotierten Emitterbereich, einen P-dotierten Basisbereich und einen N+-dotierten Kollektorbereich. In dem Hetero-BiMOS-Injektionssystem
100 , das in der1A gezeigt ist, bildet die Emitterschicht116 den N+-dotierten Emitterbereich und die Basisschicht118 bildet den P-dotierten Basisbereich. In1A ist jedoch kein N+-dotierter Kollektorbereich vorhanden, so dass kein bipolarer Transistor gebildet wird. -
1B veranschaulicht die Energieniveaus dem Substrat102 , wenn keine äußere Spannung angelegt ist. Bei der Emitterschicht116 vom Typ N+ und dem Kanalbereich112 kann Leitung durch freie Bewegung von Elektronen120 in dem Leitungsband stattfinden. In der Basisschicht118 vom Typ P kann Leitung durch die Bewegung der freien Löcher (nicht gezeigt) in dem Valenzband stattfinden. Wie jedoch gezeigt, bildet sich bei Fehlen einer außen angelegten Spannung eine eingebaute Potentialbarriere an dem Übergang Emitter-Basis, daher werden sich wenige oder keine Ladungsträger120 von der Emitterschicht116 zu der Basisschicht118 bewegen. - Wie oben angesprochen hat die Basisschicht
118 einen Gradienten der Konzentration von Germanium über ihre Dicke, wobei die Konzentration an Germanium auf den Kanalbereich112 zu anwächst. Wie es in der1B gezeigt ist, verkleinert sich die Bandlücke zwischen dem Valenzband und dem Leitungsband, wenn der Gehalt an Germanium anwächst, was zu einer Verbesserung im Wirkungsgrad der Injektion beiträgt. Dann fällt am Kanalbereich112 die Konzentration an Germanium auf im Wesentlichen Null ab und die Bandlücke vergrößert sich. -
2A veranschaulicht das Hetero-BiMOS-Injektionssystem100 , wenn es im Betrieb ist. Hier ist eine Spannung zwischen dem Anschluss114A des Steuergatters und dem Anschluss104A des Quellenbereiches angelegt, die ein elektrisches Feld erzeugt, das in dem Kanalbereich112 eine Inversionsschicht200 produziert. Für den gezeigten MOSFET101 ist während dieses Prozesses die Inversionsschicht100 , die gebildet wird, N+-dotiert. - Wie oben angesprochen erfordert ein bipolarer NPN-Transistor einen N+-dotierten Emitterbereich, einen P-dotierten Basisbereich und einen N+-dotierten Kollektorbereich. Obwohl das Hetero-BiMOS-Injektionssystem
100 keinen Kollektorbereich umfasst, wenn keine Spannungen angelegt sind (wie es in der1A gezeigt ist), wirkt gemäß Implementierungen der Erfindung, wenn das Hetero-BiMOS-Injektionssystem100 in Betrieb ist, die Inversionsschicht200 als ein N+-dotierter Kollektorbereich. Somit wird innerhalb des Substrates ein bipolarer Transistor202 gebildet. - Um Ladungsträger in die schwimmende Gatterschicht
108 zu injizieren, werden an den bipolaren Transistor202 geeignete Spannungen angelegt, um ihn „ein” zu schalten und einen Strom beschleunigter Minoritäts-Ladungsträger zu erzeugen, die über die untere Oxidschicht110 und in das schwimmende Gatter108 injiziert werden. Da bei dieser Implementierung der bipolare Transistor ein NPN-Transistor ist, sind die Minoritäts-Ladungsträger Elektronen. Bei alternativen Implementierungen würden die Minoritätsladungsträger, falls ein bipolarer PNP-Transistor verwendet wird, aus Löchern bestehen. Der bipolare Transistor202 beschleunigt die Minoritäts-Ladungsträger ausreichend, um es ihnen zu ermöglichen, in das schwimmende Gatter108 überzugehen, wobei gatterinduzierte elektrische Felder verwendet werden, die kleiner sind als es beim herkömmlichen CHE- oder beim herkömmlichen Fowler-Nordheim-Tunneln her erforderlich ist. -
2B veranschaulicht Energieniveaus in dem Substrat102 , wenn äußere Spannungen angelegt sind und der bipolare Transistor202 funktionsfähig ist. Am Übergang von Basis-Emitter (d. h. an der Grenzfläche zwischen der Basisschicht108 und der Emitterschicht116 ) wird eine geeignete Spannung an die Anschlüsse118A und116A gelegt, um zu bewirken, dass der Übergang Basis-Emitter in Durchlassrichtung vorgespannt ist. Zum Beispiel wird eine Spannung derart angelegt, dass der Anschluss118A der positive Anschluss ist und der Anschluss116A der negative Anschluss ist. Die bestimmte angelegte Spannung ist nicht wichtig, solange der Übergang ausreichend in Durchlassrichtung vorgespannt ist und die Spannung nicht zu hoch ist, um Schaden am Transistor202 zu verursachen. Die Spannung sollte jedoch hoch genug sein, so dass eine ausreichende Anzahl von Elektronen in das schwimmende Gatter108 injiziert wird. Wie es in der2B gezeigt ist, senkt das Vorspannen des Übergangs Basis-Emitter die Energie, die bei den Elektronen120 in der Emitterschicht116 erforderlich ist, damit sie in Durchlassrichtung sich in die Basisschicht118 bewegen, daher können Elektronen120 in der Emitterschicht116 nun in die Basisschicht118 fließen. - An dem Übergang Basis-Kollektor (d. h. der Grenzfläche zwischen der Basisschicht
118 und der Inversionsschicht200 ) wird eine geeignete Spannung angelegt, um zu bewirken, dass der Übergang Basis-Kollektor in Sperrrichtung vorgespannt wird. Die Anschlüsse104A und106A können für die Inversionsschicht200 verwendet werden. Zum Beispiel wird eine Spannung derart angelegt, dass der Anschluss118A der negative Anschluss ist und der Anschluss104A /106A der positive Anschluss ist. Die bestimmte angelegte Spannung ist solange nicht wichtig, wie der Übergang in ausreichender Weise umgekehrt vorbelastet ist und die Spannung nicht zu hoch ist, um Schäden an dem Transistor202 hervorzurufen. Wiederum sollte die Spannung hoch genug sein, dass eine ausreichende Anzahl von Elektronen in das schwimmende Gatter108 injiziert wird. - Wie in der
2A gezeigt, bewirkt das Vorspannen des Überganges Basis-Kollektor in Sperrrichtung, dass sich ein Verarmungsbereich204 an der Grenzfläche zwischen der Basisschicht108 und der Inversionsschicht200 bildet. Der Verarmungsbereich204 erstreckt sich auch zu der Grenzfläche zwischen der Basisschicht118 und dem Quellen- und Senkenbereich104 /106 . Zurück zur2B ist gezeigt, dass das Vorspannen des Überganges Basis-Kollektor in Sperrrichtung bewirkt, dass die Basisschicht118 ein viel höheres Energieniveau hat als die Inversionsschicht200 , was somit bewirkt, dass die Elektronen120 schnell aus der Basisschicht118 und in die Inversionsschicht200 (d. h. den Kollektorbereich) getrieben werden. - An der Grenzfläche zwischen der Inversionsschicht
200 und dem unteren Gatteroxid110 gibt es eine Diskontinuität oder eine Barriere, die von dem Gatteroxid hervorgerufen wird. Gemäß Implementierungen der Erfindung hat ein Teil der Elektronen120 , während sie sich durch die Inversionsschicht200 bewegen, ausreichende Energie, so dass sie die Barriere überwinden, die ihnen von dem Gatteroxid110 gezeigt wird. Diese Elektronen120 werden durch die untere Oxidschicht110 getrieben und werden in dem schwimmenden Gatter108 eingeschlossen. Die Elektroneninjektion geschieht über die Gesamtheit der Inversionsschicht200 und ist nicht auf ein kleines Gebiet benachbart entweder dem Quellen- oder dem Senkenbereich beschränkt, wie es der Fall für die CHE-Verfahren ist. - Bei alternativen Implementierungen der Erfindung kann der unabhängige Injektionsknoten (d. h. der bipolare Transistor
202 ) Löcher als die Minoritätsladungsträger verwenden. Bei einer derartigen Implementierung ist der bipolare Transistor202 ein Transistor vom Typ PNP, bei denn die Emitterschicht116 eine Schicht vom Typ P+ ist, die Basisschicht118 eine Schicht vom Typ N ist und der MOSFET Quellen- und Senkenbereiche104 und106 vom Typ P+ verwendet. Die Inversionsschicht200 , die erzeugt wird, ist eine Schicht vom Typ P+, und der bipolare Transistor202 injiziert Löcher in das schwimmende Gatter108 während des Ladungszyklus. Demgemäß arbeitet der bipolare Transistor202 als ein unabhängiger Injektionsknoten, die Minoritäts-Ladungsträger in das schwimmende Gatter effizienter als bei herkömmlichen CHE-Verfahren injizieren kann. Dies ist der Fall, da das Hetero-BiMOS-Injektionssystem der Erfindung den Wirkungsgrad der Ladungsinjektion erhöht, indem gleichförmige (d. h. über den gesamten Kanalbereich) Injektion bei Gatterfeldern, die kleiner sind als die, die bei CHE oder bei herkömmlichem Fowler-Nordheim-Tunneln erforderlich sind, verwendet werden, eingesetzt wird. Die Verwendung kleinerer Gatter- und Senkenfelder macht auch das weitere Skalieren und die verbesserte Zuverlässigkeit möglich. - Weiterhin erfordern die Injektionsverfahren der Erfindung nicht die großen Gatterfelder und großen Stromflüsse, die das CHE-Verfahren verwendet. Hier können kleine Gatterfelder eingesetzt werden, um die Inversionsschicht
200 zu bilden, und weniger Strom wird benötigt, da der Injektionsprozess effizienter ist. Dies ermöglicht Implementierungen der Erfindung mit niedrigerem Leckverlust im Aus-Zustand und verringerter Energiedissipation.
Claims (10)
- Hetero-BiMOS-Injektionssystem (
100 ), das aufweist: eine hochdotierte Emitterschicht (116 ), die Silizium aufweist; einen ersten Anschluss (116A ), der an die hochdotierte Emitterschicht (116 ) gekoppelt ist; eine Basisschicht (118 ), die auf der hochdotierten Emitterschicht (116 ) abgeschieden ist, wobei die Basisschicht Silizium-Germanium aufweist; einen zweiten Anschluss (118A ), der an die Basisschicht (118 ) gekoppelt ist; und einen MOSFET (101 ), der auf der Basisschicht gebildet ist, wobei der MOSFET (101 ) ein schwimmendes Gatter (108 ) umfasst. - Hetero-BiMOS-Injektionssystem nach Anspruch 1, bei dem die hochdotierte Emitterschicht (
116 ) vom Typ N+ ist und die Basisschicht (118 ) vom Typ P ist. - Hetero-BiMOS-Injektionssystem (
100 ) nach Anspruch 1, bei dem die hochdotierte Emitterschicht (116 ) vom Typ P+ ist und die Basisschicht (118 ) vom Typ N ist. - Hetero-BiMOS-Injektionssystem (
100 ) nach Anspruch 1, bei dem der MOSFET (101 ) aufweist: einen Gatterstapel, der auf der Basisschicht (118 ) gebildet ist, wobei der Gatterstapel das schwimmende Gatter (108 ) umfasst, das zwischen zwei Oxidschichten gebildet ist; ein Steuergatter (114 ), das auf dem Gatterstapel gebildet ist; einen Quellenbereich (104 ), der in einem ersten Teil der Basisschicht (118 ) benachbart dem Gatterstapel gebildet ist; einen Senkenbereich (106 ), der in einem zweiten Teil der Basisschicht (118 ) benachbart dem Gatterstapel gebildet ist; und einen dritten Anschluss (104A ,106A ), der an wenigstens einen, den Quellenbereich (104 ) oder den Senkenbereich (106 ), gekoppelt ist. - MOSFET (
101 ) nach Anspruch 4, bei dem: der Quellenbereich (104 ) und der Senkenbereich (106 ) hochdotiert vom Typ N+ sind; und das schwimmende Gatter (108 ) eine Polysiliziumschicht, eine Nitridschicht oder eine metallische Schicht aufweist. - MOSFET (
101 ) nach Anspruch 4, bei dem: der Quellenbereich (104 ) und der Senkenbereich (106 ) hochdotiert und vom Typ P+ sind; und das schwimmende Gatter (108 ) eine Polysiliziumschicht, eine Nitridschicht oder eine metallische Schicht aufweist. - Verfahren, das aufweist: Bereitstellen eines Hetero-BiMOS-Injektionssystems (
100 ), das aufweist: eine hochdotierte Emitterschicht (116 ), die Silizium aufweist; eine Basisschicht (118 ), die auf der hochdotierten Emitterschicht (116 ) abgeschieden ist, wobei die Basisschicht (118 ) Silizium-Germanium aufweist; und einen MOSFET (101 ), der auf der Basisschicht (118 ) gebildet ist, wobei der MOSFET (101 ) ein schwimmendes Gatter (108 ) umfasst; Anlegen einer ersten Spannung an ein Steuergatter (114 ) und einen Quellenbereich (104 ) des MOSFET (101 ), um eine Inversionsschicht (209 ) in einem Kanalbereich (120 ) des MOSFET (101 ) zu bilden; Anlegen einer zweiten Spannung an die Basisschicht (118 ) und die Emitterschicht (116 ), um einen Übergang zwischen der Basisschicht (118 ) und der hochdotierten Emitterschicht (116 ) in Durchlassrichtung vorzuspannen, wobei die Vorspannung in Durchlassrichtung Minoritäts-Ladungsträger aus der hochdotierten Emitterschicht (116 ) in die Basisschicht (118 ) treibt; und Anlegen einer dritten Spannung an die Inversionsschicht (200 ) und die Basisschicht (118 ), um einen Übergang zwischen der Basisschicht (118 ) und der Inversionsschicht (200 ) in Sperrrichtung vorzuspannen, wobei das Vorspannen in Sperrrichtung Minoritäts-Ladungsträger von der Basisschicht (118 ) durch die Inversionsschicht (200 ) in das schwimmende Gatter (108 ) treibt. - Verfahren nach Anspruch 7, bei dem die hochdotierte Emitterschicht (
116 ) vom Typ N+ ist, die Basisschicht vom Typ P ist und die Minoritäts-Ladungsträger Elektronen aufweisen. - Verfahren nach Anspruch 7, bei dem die hochdotierte Emitterschicht (
116 ) vom Typ P+ ist, die Basisschicht (118 ) vom Typ N ist und die Minoritäts-Ladungsträger Löcher aufweisen. - Verfahren nach Anspruch 7, bei dem die hochdotierte Emitterschicht (
116 ) ein Halbleitersubstrat aufweist, auf dem eine integrierte Schaltung gebildet ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/731,162 US7598560B2 (en) | 2007-03-30 | 2007-03-30 | Hetero-bimos injection process for non-volatile flash memory |
US11/731,162 | 2007-03-30 | ||
PCT/US2008/058651 WO2008121815A1 (en) | 2007-03-30 | 2008-03-28 | Hetero-bimos injection process for non-volatile flash memory |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112008000721T5 DE112008000721T5 (de) | 2010-03-11 |
DE112008000721B4 true DE112008000721B4 (de) | 2017-07-27 |
Family
ID=39792744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112008000721.7T Active DE112008000721B4 (de) | 2007-03-30 | 2008-03-28 | Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zum Bereitstellen eines Hetero-BiMOS-Injektionssystems |
Country Status (5)
Country | Link |
---|---|
US (1) | US7598560B2 (de) |
KR (1) | KR101138463B1 (de) |
CN (1) | CN101622705B (de) |
DE (1) | DE112008000721B4 (de) |
WO (1) | WO2008121815A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4987812B2 (ja) * | 2007-09-06 | 2012-07-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
US7800166B2 (en) * | 2008-05-30 | 2010-09-21 | Intel Corporation | Recessed channel array transistor (RCAT) structures and method of formation |
CN103282042B (zh) | 2010-09-17 | 2014-12-10 | 巴克斯特国际公司 | 通过具有组氨酸的水性制剂在弱酸性至中性pH稳定的免疫球蛋白 |
US9343471B2 (en) * | 2012-03-21 | 2016-05-17 | Broadcom Corporation | Embedded flash memory |
CN104465731B (zh) * | 2014-12-08 | 2017-12-05 | 沈阳工业大学 | 具有u形隧穿层基极的栅绝缘隧穿凹槽双极晶体管 |
US11282844B2 (en) * | 2018-06-27 | 2022-03-22 | Ememory Technology Inc. | Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198691A (en) * | 1989-04-10 | 1993-03-30 | Tarng Min M | BiMOS devices and BiMOS memories |
US6313486B1 (en) * | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Floating gate transistor having buried strained silicon germanium channel layer |
US20060284235A1 (en) * | 2005-06-16 | 2006-12-21 | Micron Technology, Inc. | Low power flash memory devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087683A (en) * | 1998-07-31 | 2000-07-11 | Lucent Technologies | Silicon germanium heterostructure bipolar transistor with indium doped base |
JP2001338988A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
CN1309044C (zh) * | 2003-05-19 | 2007-04-04 | 上海先进半导体制造有限公司 | 有DP阱的BiMOS数模混合集成电路及其制造方法 |
US7714412B2 (en) * | 2004-08-27 | 2010-05-11 | International Business Machines Corporation | MOS varactor using isolation well |
US7352631B2 (en) * | 2005-02-18 | 2008-04-01 | Freescale Semiconductor, Inc. | Methods for programming a floating body nonvolatile memory |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
-
2007
- 2007-03-30 US US11/731,162 patent/US7598560B2/en active Active
-
2008
- 2008-03-28 WO PCT/US2008/058651 patent/WO2008121815A1/en active Application Filing
- 2008-03-28 DE DE112008000721.7T patent/DE112008000721B4/de active Active
- 2008-03-28 CN CN2008800064699A patent/CN101622705B/zh active Active
- 2008-03-28 KR KR1020097020528A patent/KR101138463B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198691A (en) * | 1989-04-10 | 1993-03-30 | Tarng Min M | BiMOS devices and BiMOS memories |
US6313486B1 (en) * | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Floating gate transistor having buried strained silicon germanium channel layer |
US20060284235A1 (en) * | 2005-06-16 | 2006-12-21 | Micron Technology, Inc. | Low power flash memory devices |
Also Published As
Publication number | Publication date |
---|---|
US7598560B2 (en) | 2009-10-06 |
CN101622705B (zh) | 2011-05-18 |
DE112008000721T5 (de) | 2010-03-11 |
KR101138463B1 (ko) | 2012-04-25 |
WO2008121815A1 (en) | 2008-10-09 |
KR20100005062A (ko) | 2010-01-13 |
US20080237735A1 (en) | 2008-10-02 |
CN101622705A (zh) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3687108T2 (de) | Halbleiterzellen fuer integrierte schaltungen. | |
DE69613947T2 (de) | Durch heisse Elektroneninjektion programmierbare und durch Tunneleffekt löschbare PMOS-Speicherzelle | |
DE69633958T2 (de) | Verfahren und Vorrichtung für Injektion von heissen Ladungsträgern | |
DE68917807T2 (de) | Speicheranordnung mit schwebendem Gate. | |
DE68926205T2 (de) | Eintransistor-EPROM-Flash-Zelle | |
DE19733975B4 (de) | Speicherzelle und Verfahren zum Programmieren sowie Verfahren zum Lesen derselben | |
DE3009719C2 (de) | ||
DE112008000721B4 (de) | Hetero-BiMOS-Injektionssystem, dessen MOS-Transistor und ein Verfahren zum Bereitstellen eines Hetero-BiMOS-Injektionssystems | |
DE2745290A1 (de) | Integriertes speicherfeld | |
DE2235533B2 (de) | Halbleiterbauelement mit einem ladungsspeicherelement | |
DE102007018631A1 (de) | Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen | |
DE3002493A1 (de) | Substratgekoppelte speicherzelle mit einem floating-gate und verfahren zum betrieb dieser zelle | |
DE112014004243T5 (de) | Asymmetrischer, kompakter Floating Gate nichtflüchtiger Speicher mit entkoppeltem Kondensator | |
DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
DE102007052217A1 (de) | Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen | |
DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
DE2133881A1 (de) | Integrierte Schaltung | |
DE69528118T2 (de) | Speichermatrix mit einer vergrabenen Schicht und Löschverfahren | |
DE69218878T2 (de) | Nichtflüchtiger Halbleiterspeicher | |
EP1772906A1 (de) | Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors | |
DE102004047610A1 (de) | Integrierte Speicher-Schaltungsanordnung mit Ansteuerschaltung und Verwendungen | |
DE19949805C2 (de) | In Silizium-auf-Isolator gebildetes, nichtflüchtiges Direktzugriffs-Speicherelement | |
DE69707169T2 (de) | Programmierung für nicht-flüchtige Speicherzelle | |
DE69517268T2 (de) | Selbstjustierende Flash-Speicherzelle mit begrabenem Kanalübergang und gestapeltem Gate | |
DE4005645C2 (de) | MIS-Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027115000 Ipc: H01L0027115170 |
|
R020 | Patent grant now final | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027115170 Ipc: H10B0041000000 |