JPS5857005B2 - 集積回路 - Google Patents

Description

【発明の詳細な説明】 この発明は外部から供給される電源数を減少して使用性
を向上した集積回路装置に関する。

従来の集積回路装置は、外部電源の供給により所要の回
路動作を実現する複数の回路素子を一半導体基体上に形
成せしめ、一般にモノリシック型集積回路と呼ばれる。

この種の集積回路では、動作速度の向上や出力信号振巾
の増大が要求されるとき、外部電源として高圧源、低圧
源、負電源等の多数の電源を結合する必要がある。

たとえばＭＯ８型集積回路では通常の論理装置に設けら
れる＋５ｖ電源のほかに＋１２〜＋１５Ｖの高圧源と−
２〜−８ｖの負電源を外部回路に要求する。

しかしながらシステム構成において電源増設は容易なこ
とではなく、きわめて使用性が悪くなる。

この発明の目的は、外部電源数が少なく且つ動作特性の
優れた集積回路を提供することにある。

この発明の他の目的は、単一の外部電源の供給で高速動
作を実現するＭＯ８型集積回路を提供することにある。

この発明の集積回路装置は、共通の半導体基体上に機能
回路と共に内部電源発生回路を有する。

即ち、この発明によれば、外部電源の駆動により所定の
回路機能を実現する複数の回路素子を共通の半導体基体
に設けた集積回路において、前記集積回路の内部に前記
外部電源の供給で発振する自励発振回路と、該発振回路
の出力を入力として前記外部電源電圧と異る電位の出力
電圧を発生するコツククロフト回路と、前記出力電圧の
供給で動作する機能回路とを含む集積回路か得られる。

又、この発明の集積回路によれば、好ましくは主たる回
路素子に絶縁ゲート型半導体装置を用いて新規なコツク
クロフト回路が与えられる。

この発明の集積回路は回路動作に必要な高電圧、負電圧
等を集積回路内部で発生できるため、外部からの供給電
源数を減少し使用性を向上することができる。

更に、外部電源数を減少しているにも拘らず従来の多電
源型集積回路と同様の高速動作・大振巾出力を行うこと
ができる。

次にこの発明の特徴をより良く理解するために、この発
明の実施例につき図を用いて説明する。

第１図はこの発明の一実施例のブロック図を示す。

この実施例は、集積回路の共通半導体基体であるチップ
内部に自励発振回路Ａと、コツククロフト回路Ｂと、機
能回路Ｃとを含む。

チップ内部には外部から単一電源ｖＩ）Ｉ）−ＧＮＤと
入力信号ｉｎ、出力信号ｏｕｔが送受される。

即ち、入力信号ｉｎは所定の回路動作の出力信号ｏｕｔ
に現れ、集積回路には唯一の＋５ｖ程度の電源が接続さ
れる。

チツブ内部では単一電源の供給で自励発振回路Ａが動作
し、１０ＭＨｚの高周波出力ｆをコツククロフト回路Ｂ
に供給する。

コツククロフト回路Ｂは外部から供給される電源ｖＤＤ
−ＧＮＤと高周波出力ｆとで＋１２Ｖ程度の直流高電圧
出力ｖＧＧと直流負電圧出力ＶＳＢを発生し機能回路Ｃ
を駆動する。

即ち、チップ内の本来の機能回路Ｃの動作は多電源で回
路動作を行う。

負電圧出力ＶＳＢはチップ内部の共通半導体基体の基体
バイアスであり、この基体内の全絶縁ゲート型電界効果
トランジスタ（ＭＯＳトランジスタ）に同時に基体バイ
アスを提供する。

第２図はこの発明の一実施例の自励発振回路である。

自励発振回路としてはこのほかにブロッキングオシレタ
ー、非安定マルチバイブレータ−を用いる場合があるが
、ここでは出力安定性の良好なリングオシレターを用い
、外部からの＋５Ｖの電源ＶＤＤの供給でトランジスタ
Ｑ１〜Ｑ２ｎ＋３を用いた奇数段のインバータの帰還で
発振作用を生じ、これを出力増巾器ＢＦ１ 、ＢＦ２に
導入する。

出力増巾器ＢＦ１ 、ＢＦ２は互いに相補的高周波出力
φ。

φを生ずる。

第３図はこの発明の一実施例のコツククロフト回路であ
る。

この回路は容量素子Ｃ３１〜Ｃ３３（！：ＭＯＳトラン
ジスタＱ３、〜Ｑ３３とを用いた第１のコツククロフト
回路と、容量素子Ｃ３、′〜Ｃ３≦とＭＯＳトランジス
タＱ３、′〜Ｑ３ｇとを用いた第２のコツククロフト回
路と、容量素子Ｃ３４，Ｃ３５とＭＯＳ）ランジスタＱ
３４ ＋ Ｑ３５とを用いた第３のコツククロフト回路
と、容量素子Ｃ３４１Ｃ３５とＭＯＳトランジスタＱｓ
ｊ ＋ Ｑｓ４とを用いた第４のコツククロフト回路と
を有する。

各コツククロフト回路のＭＯＳトランジスタのゲート電
極は共に低電位側に２端子接続して等何曲に整流ダイオ
ード動作を行う。

又、各容量素子Ｃ３１〜Ｃ３５，Ｃ３１〜Ｃ３コは１０
ｐＦ程度の容量を有する。

従って第１、第２のコツククロフト回路は正電圧昇圧回
路動作を成し、第３、第４のコツククロフト回路は負電
圧昇圧回路動作を行う。

第１、第３のコツククロフト回路の入力端子Ａは第２図
の発振回路の一出力φに接続し、基準端子ＢはＧＮＤ接
続する。

同様に第２、第４のコツククロフト回路の入力端子Ａ′
は発振回路の他の出力φで駆動され基準端子Ｂ／はＧＮ
Ｄ接続する。

この図のコツククロフト回路は出力電圧の効率向上と安
定化のために他のＭＯＳトランジスタＱｓ６＋ Ｑ３ｊ
＋ Ｑ３７ 、Ｑ３子、Ｑ３８・Ｑ３Ｋを有する。

トランジスタＱ３ａ 、Ｑ３；は電源ＶＤＤにドレイン
、ゲート電極を接続し、ソース電極を第１、第２のコツ
ククロフト回路の入力容量素子Ｃ３０，Ｃ３□′の出力
側にそれぞれ接続してこの容量素子への充電効率を高め
る。

トランジスタＱ３７１ Ｑ３７は第１、第２のコツクク
ロフト回路の出力にそれぞれのドレイン・ゲート電極を
接続しソース電極を共通の高電圧出力ＶＧＧに結合する
。

この出力■。Ｇは配線浮遊容量Ｃｏを有し、それぞれの
トランジスタからの相補的な出力を平滑する。

又、ＭＯＳトランジスタＱ３８ ＋ Ｑａｓは負電圧出
力ＶＳＨにドレイン・ゲート電極を接続しソースを第３
、第４のコツククロフト回路の出力に接続して浮遊容量
Ｃ８Ｂと共に平滑する。

この図のコツククロフト回路は各出力ＶＧＧ ＋ＶＳＨ
に対して共に全波型の出力を供給するためリップル率が
低く安定化されている。

第４図はこの発明の一実施例の電源安定化回路であり、
第１図においてコツククロフト回路Ｂに含まれている。

この図の回路は第３図のコツククロフト回路の出力ＶＧ
Ｇ ｌ ｖｓ Ｂの電圧変圧に対して正負荷を与えるた
めに積み重ねのＭＯＳトランジスタＱ４、〜Ｑａａを直
列接続し、その出力をゲート電極が電源ＶＤＤに接続す
るトランジスタでＧＮＤに接続し且つＭＯＳトランジス
タＱ４８のゲート電極を駆動する。

トランジスタＱ４８のドレイン・ソース電極はそれぞれ
出力ＶＧＧ ＋ ＧＮＤに接続する。

出力ｖＧＧの電位上昇があるとトランジスタＱ４８はチ
ャンネルコンダクタンスを増加して出力ＶＧＧに対して
重い負荷となり電位を下降する。

出力ＶＳＢ側に対してもＧＮＤからＭＯＳトランジスタ
Ｑ４９〜Ｑ５□による同様な負荷回路が設けられ電圧変
動を防止している。

第５図はこの発明の一実施例の部分断面図であり、リン
グオシレター〇出力増巾器ＢＦ１とコツククロフト回路
の入力容量素子Ｃ３□を示す。

即ち、各回路素子は共通のＰ型半導体基板ＳＢ上に形成
され、外部から供給される唯一の電源ＶＤＤ−ＧＮＤで
発振出力φを生じ、これを同一基板上の容量素子Ｃ３１
の一電極のシリコンゲート電極Ｇに伝達し、ゲート電極
端部の基板中に導入した他電極のＮ型領域りの電位を上
昇する。

半導体基板は外部に電極導入が行なわれず、内部電位Ｖ
ＳＢでバイアスされる。

上述の実施例によれば機能回路で高電圧出力ＶＧＧを用
いて高振巾の信号処理が行なわれ、且つ基体バイアスに
よって機能回路中のＭＯＳトランジスタの接合容量の軽
減、ソース電位上昇に対するゲート閾値依存性の減少が
起るため、外部からの単一電源駆動の集積回路にも拘ら
ず、高速動作型のＭＯ８集積回路が得られる。

又、外部電源数が少ないため使用性が良好となり、きわ
めて広範な電子装置への用途が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例に用いられるリングオシレターの回路
図、第３図はこの発明の一実施例に用いられるコツクク
ロフト回路図、第４図はこの発明の実施例に用いられる
電圧安定化回路図、第５図はこの発明の一実施例の部分
断面図である。 図中、Ａは自励発振回路、Ｂはコツククロフト回路、Ｃ
は機能回路である。

Claims (1)

【特許請求の範囲】
1. １ 外部電源により所定の回路機能を実現する複数の回
   路素子を共通の半導体に設けた集積回路において、前記
   集積回路の内部に発振回路と、該発振回路の発振出力を
   入力として前記外部電源電圧と異なる電位の正および負
   の駆動電圧をそれぞれ発生する回路と、前記正および負
   の駆動電圧の供給で動作する多電源型の機能回路とを含
   むことを特徴とする集積回路。